KR100239670B1 - 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 - Google Patents
반도체 소자의 열배출용 다이아몬드 박막 제조 방법 Download PDFInfo
- Publication number
- KR100239670B1 KR100239670B1 KR1019960059514A KR19960059514A KR100239670B1 KR 100239670 B1 KR100239670 B1 KR 100239670B1 KR 1019960059514 A KR1019960059514 A KR 1019960059514A KR 19960059514 A KR19960059514 A KR 19960059514A KR 100239670 B1 KR100239670 B1 KR 100239670B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- film
- thermal oxide
- oxide film
- thin film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000010408 film Substances 0.000 claims abstract description 44
- 229910003460 diamond Inorganic materials 0.000 claims abstract description 37
- 239000010432 diamond Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000010409 thin film Substances 0.000 claims abstract description 24
- 239000011148 porous material Substances 0.000 claims abstract description 17
- 230000017525 heat dissipation Effects 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 20
- 238000001020 plasma etching Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims 1
- 230000006911 nucleation Effects 0.000 description 7
- 238000010899 nucleation Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
- H01L21/042—Changing their shape, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 반도체 소자의 열배출용 다이아몬드 박막 제조 방법에 관한 것으로, 반도체 소자의 열배출용 다이아몬드 박막 제조 방법은 소정 두께의 열산화막 및 SOG막이 적층된 실리콘 기판을 제공하는 단계; 실리콘 기판이 노출되도록 상기 SOG막 및 열산화막을 식각하는 단계; 상기 실리콘 기판에 초미세 기공을 형성하기 위하여 실리콘 기판을 식각하는 단계; 소정 화학 용액으로 상기 SOG막 및 열산화막을 제거하는 단계; 상기 초미세 기공이 형성된 실리콘 기판 상에 다이아몬드 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.
Description
본 발명은 반도체 소자의 열배출용 다이아몬드 박막 제조 방법에 관한 것으로, 보다 상세하게는, 실리콘 기판에 초미세 기공을 형성하여 다이아몬드 박막의 핵생성 밀도를 증대시키는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법에 관한 것이다.
반도체 소자의 동작시 발생되는 열은 소자의 특성을 저하시킬 뿐만 아니라, 심한 경우는 소자의 파괴를 야기시킨다. 따라서, 반도체 소자에서 발생되는 열을 외부로 방출시키기 위한 다양한 방법들이 연구되고 있으며, 최근, 연구의 한 결과로 , 단결정 실리콘 기판 상에 히트 싱크(Heat Sinker)로서 열전도도가 높은 다이아몬드 박막을 성장시켜, 반도체 소자 동작시 발생되는 열을 외부로 신속하게 배출시킴으로써, 반도체 소자의 신뢰성을 확보할 수 있는 방법이 실시되고 있다.
그러나, 상기와 같이, 실리콘 기판 상에 열배출용 다이아몬드 박막을 형성시키는 방법은 실리콘과 다이아몬드가 상이한 결정 구조를 갖는 것으로 인하여, 실리콘 기판상에 성장되는 다이아몬드 결정의 핵생성 단위 밀도가 낮아 실리콘 기판 상에 다이아몬드 결정이 박막으로 성장되더라도 다이아몬드 결정이 균일하게 성장되지 못하는 문제점이 있다. 이 결과, 실리콘 기판 상에 성장된 다이아몬드 박막의 표면은 매우 거칠게 되고, 또한, 이것은 다이아몬드 박막 내에 노이즈(noise)를 발생시키는 원인으로 작용함으로써, 반도체 소자의 동작시 발생되는 열이 외부로 신속하게 배출되지 못하는 결과가 초래된다.
한편, 상기 문제점을 해결하기 위하여, 연마 공정으로 실리콘 기판의 표면에 흠집을 내거나, 미세 패턴 형성 기술을 이용하여 실리콘 기판에 트랜치를 형성시켜 다이아몬드 결정의 핵생성 단위 밀도를 높이는 방법등이 실시되고 있다.
도2a 내지 도2c에 트랜치를 이용한 종래의 다이아몬드 박막 제조 방법이 순차적으로 도시되어 있다. 도2a에 도시된 바와 같이, 실리콘 기판(10)상에 포토레지스트 패턴(20)을 형성한다. 그런 다음, 포토레지스트 패턴(20)을 식각 마스크로 하여 실리콘 기판(10)을 식각하여, 도2b와 같이 실리콘 기판(10) 표면에 복수개의 트랜치(11)를 형성한다. 그런 다음, 도2c와 같이 각 트랜치(11) 사이의 돌출부상에 다이아몬드 박막(30)을 형성한다.
그러나, 상기와 같은 종래 기술은, 다이아몬드의 핵생성 밀도를 높이기 위한 흠집 내지 트랜치의 크기가 수 ㎛ 이상이 되기 때문에, 서브미크론 이하의 크기를 갖는 다이아몬드 핵의 단위 밀도를 높이는데 한계가 있는 문제점이 있었다.
따라서, 본 발명은 단결정 실리콘 기판 내에 수천 Å 이하의 초미세 기공을 형성시켜 다이아몬드 핵생성 단위밀도를 수십 내지 수백배 이상으로 증대시킴으로써, 소자의 동작시 발생되는 열을 외부로 신속하게 배출시킬 수 있는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법을 제공하는 것을 목적으로 한다.
도1a 내지 도1d 는 본 발명에 따른 반도체 소자의 열배출용 다이아몬드 박막 제조 방법을 설명하기 위한 단면도.
도2a 내지 도2c는 종래 기술에 따른 다이아몬드 박막 제조 방법을 설명하기 위한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘 기판 2 : 열산화막
3 : SOG막 4a,4b: 기공
5 : 다이아몬드 박막
상기와 같은 목적은, 소정 두께의 열산화막 및 SOG막이 적층된 실리콘 기판을 제공하는 단계; 실리콘 기판이 노출되도록 상기 SOG막 및 열산화막을 식각하는 단계; 상기 실리콘 기판에 초미세 기공을 형성하기 위하여 실리콘 기판을 식각하는 단계; 소정 화학 용액으로 상기 SOG막 및 열산화막을 제거하는 단계; 상기 초미세 기공이 형성된 실리콘 기판 상에 다이아몬드 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 반도체 소자의 열배출용 다이아몬드 박막 제조 방법에 의하여 달성된다.
본 발명에 따르면, 실리콘 기판에 초미세 기공을 형성하여 다이아몬드의 핵생성 단위 밀도를 증대시킴으로써, 우수한 특성을 갖는 열배출용 다이아몬드 박막을 제조할 수 있다.
[실시예]
이하, 도1a 내지 도1d를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도1a를 참조하면, 실리콘 기판(1)상에 약 100 내지 300Å 두께의 열산화막(2) 및 약 1,000 내지 1,200Å 두께의 SOG(Spin On Glass)막(3)이 순차적으로 형성된다.
도1b를 참조하면, 실리콘 기판(1)을 노출시키기 위하여, CF4/Ar/O2 가스를 사용한 반응성 이온 식각법에 의해 SOG막(3) 및 열산화막(2)이 비등방성 에치백(etchback)된다. 상기 식각 공정시, SOG막(3)에 함유된 카본 성분의 유기 물질이 먼저 제거됨으로써, SOG막(3)에 초미세 기공이 형성되고, 계속적인 에치백으로 인하여, 그 하부의 열산화막(2)에도 같은 크기의 초미세 기공(4a)이 형성된다.
도1c를 참조하면, 상기 초미세 기공(4a)이 형성된 SOG막(3) 및 열산화막(2)을 식각 보호막하는 SF6 가스를 사용한 반응성 이온 식각법에 의해 실리콘 기판(1)은 과도 식각되고, 이 결과, 실리콘 기판(1) 내에 상기 SOG막(3) 및 열산화막(2)에 형성된 기공(4a)의 크기와 같은 초미세 기공(4b)이 형성된다.
도1d를 참조하면, SOG막(3) 및 열산화막(2)은 제거되고, 그리고 나서, 약 600 내지 800℃ 의 온도 및 20 내지 800Torr의 기압을 유지하면서, 약 1 내지 5% 농도의 CH4 및 약 200 내지 800SCCM의 H2 가스를 이용한 화학 기상 증착법에 의해 실리콘 기판(1) 상에 다이아몬드 박막(6)이 형성된다. 이때, 초미세 기공(4b)으로 인하여, 다이아몬드 핵생성 단위 밀도가 증대되고, 그 결과, 평탄화된 다이아몬드 박막(6)이 형성된다.
이상에서와 같이, 본 발명의 반도체 소자의 열배출용 다이아몬드 박막 제조방법은 실리콘 기판 내에 초미세 기공을 형성하여 다이아몬드의 핵생성 단위밀도를 증대시킴으로써, 평탄화된 다이아몬드 박막을 형성할 수 있으며, 이로 인하여, 반도체 소자의신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (10)
- 소정 두께의 열산화막 및 SOG막이 적층된 실리콘 기판을 제공하는 단계; 실리콘 기판이 노출되도록 상기 SOG막 및 열산화막을 식각하는 단계; 상기 실리콘 기판에 초미세 기공을 형성하기 위하여 실리콘 기판을 식각하는 단계; 소정 화학 용액으로 상기 SOG막 및 열산화막을 제거하는 단계; 상기 초미세 기공이 형성된 실리콘 기판 상에 다이아몬드 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제1항에 있어서, 상기 열산화막은 약 100 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제1항에 있어서, 상기 SOG막은 약 1,000 내지 1,200Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제1항에 있어서, 상기 SOG막 및 열산화막의 식각은 반응 이온 식각을 이용한 비등방성 에치백인 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제4항에 있어서, 상기 반응성 이온 식각시 CF4/Ar/O2 가스를 사용하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제4항에 있어서, 상기 SOG막의 에치백에 따른 RF 에너지에 의해 그 하부의 열산화막도 식각되는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제1항에 있어서, 상기 실리콘 기판의 식각은 SF6 가스를 이용한 반응 이온 식각인 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제1항에 있어서, 상기 SOG막 및 열산화막의 제거는 HF 용액을 사용하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제1항에 있어서, 상기 다이아몬드 박막은 화학 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
- 제7항에 있어서, 상기 화학 기상 증착시 약 600 내지 800℃의 온도 및 20 내지 800Torr의 기압을 유지하면서, 약 1내지 5% 농도의 CH4 및 약 200 내지 800SCCM의 H2 가스를 이용하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960059514A KR100239670B1 (ko) | 1996-11-29 | 1996-11-29 | 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960059514A KR100239670B1 (ko) | 1996-11-29 | 1996-11-29 | 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980040335A KR19980040335A (ko) | 1998-08-17 |
| KR100239670B1 true KR100239670B1 (ko) | 2000-01-15 |
Family
ID=19484548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960059514A KR100239670B1 (ko) | 1996-11-29 | 1996-11-29 | 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100239670B1 (ko) |
-
1996
- 1996-11-29 KR KR1019960059514A patent/KR100239670B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980040335A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3620833A (en) | Integrated circuit fabrication | |
| US4461672A (en) | Process for etching tapered vias in silicon dioxide | |
| US4131496A (en) | Method of making silicon on sapphire field effect transistors with specifically aligned gates | |
| JP3414590B2 (ja) | 半導体装置の製造方法 | |
| US5068207A (en) | Method for producing a planar surface in integrated circuit manufacturing | |
| KR100239670B1 (ko) | 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 | |
| US6620741B1 (en) | Method for controlling etch bias of carbon doped oxide films | |
| US6831348B2 (en) | Integrated circuit isolation system | |
| US6673695B1 (en) | STI scheme to prevent fox recess during pre-CMP HF dip | |
| KR100239668B1 (ko) | 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 | |
| KR0140655B1 (ko) | 반도체 장치의 소자 분리방법 | |
| US6261965B1 (en) | Effective removal of undesirably formed silicon carbide during the manufacture of semiconductor device | |
| KR20030052665A (ko) | 나노 크기의 스페이스 패턴 형성 방법 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| US6960496B2 (en) | Method of damascene process flow | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| KR20000043904A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20010059173A (ko) | 반도체소자의 캐패시터 형성방법 | |
| JP2723384B2 (ja) | 半導体装置の製造方法 | |
| KR19980056995A (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP3104388B2 (ja) | ドライエッチング方法 | |
| JP2811880B2 (ja) | ドライエッチング方法 | |
| JPH1167724A (ja) | 多結晶シリコン膜の選択エッチング方法およびそれを用いた半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050923 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |