KR19980040335A - 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 - Google Patents

반도체 소자의 열배출용 다이아몬드 박막 제조 방법 Download PDF

Info

Publication number
KR19980040335A
KR19980040335A KR1019960059514A KR19960059514A KR19980040335A KR 19980040335 A KR19980040335 A KR 19980040335A KR 1019960059514 A KR1019960059514 A KR 1019960059514A KR 19960059514 A KR19960059514 A KR 19960059514A KR 19980040335 A KR19980040335 A KR 19980040335A
Authority
KR
South Korea
Prior art keywords
film
silicon substrate
thermal oxide
thin film
diamond thin
Prior art date
Application number
KR1019960059514A
Other languages
English (en)
Other versions
KR100239670B1 (ko
Inventor
박상훈
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960059514A priority Critical patent/KR100239670B1/ko
Publication of KR19980040335A publication Critical patent/KR19980040335A/ko
Application granted granted Critical
Publication of KR100239670B1 publication Critical patent/KR100239670B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/042—Changing their shape, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 열배출용 다이아몬드 박막 제조 방법에 관한 것으로, 반도체 소자의 열배출용 다이아몬드 박막 제조 방법은 소정 두께의 열산화막 및 SOG막이 적층된 실리콘 기판을 제공하는 단계; 실리콘 기판이 노출되도록 상기 SOG막 및 열산화막을 식각하는 단계; 소정 화학 용액으로 상기 SOG막 및 열산화막을 제거하는 단계; 상기 초미세 기공이 형성된 실리콘 기판 상에 다이아몬드 박막을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 열배출용 다이아몬드 박막 제조 방법
본 발명은 반도체 소자의 열배출용 다이아몬드 박막 제조 방법에 관한 것으로, 보다 상세하게는, 실리콘 기판에 초미세 기공을 형성하여 다이아몬드 박막의 핵생성 밀도를 증대시키는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법에 관한 것이다.
반도체 소자의 동작시 발생되는 열은 소자의 특성을 저하시킬 뿐만 아니라, 심한 경우는 소자의 파괴를 야기시킨다. 따라서, 반도체 소자에서 발생되는 열을 외부로 방출시키기 위한 다양한 방법들이 연구되고 있으며, 최근, 연구의 한 결과로, 단결정 실리콘 기판 상에 히트 싱크(Heat Sinker)로서 열전도가 높은 다이아몬드 박막을 성장시켜, 반도체 소자 동작시 발생되는 열을 외부로 신속하게 배출시킴으로써, 반도체 소자의 신뢰성을 확보할 수 있는 방법이 실시되고 있다.
그러나, 상기와 같이, 실리콘 기판 상에 열배출용 다이아몬드 박막을 형성시키는 방법은 실리콘과 다이아몬드가 상이한 결정 구조를 갖는 것으로 인하여, 실리콘 기판상에 성장되는 다이아몬드 결정의 핵생성 단위 밀도가 낮아 실리콘 기판 상에 다이아몬드 결정이 막막으로 성장되더라도 다이아몬드 결정이 균일하게 성장되지 못하는 문제점이 있다. 이 결과, 실리콘 기판 상에 성장된 다이아몬드 박막의 표면은 매우 거칠게 되고, 또한, 이것은 다이아몬드 박막 내에 노이즈(noise)를 발생시키는 원인으로 작용함으로써, 반도체 소자의 동작시 발생되는 열이 외부로 신속하게 배출되지 못하는 결과가 초래된다.
한편, 상기 문제점을 해결하기 위하여, 연마 공정으로 실리콘 기판의 표면에 흠집을 내거나, 미세 패턴 형성 기술을 이용하여 실리콘 기판에 트랜치를 형성시켜 다이아몬드 결정의 핵생성 단위 밀도를 높이는 방법등이 실시되고 있다.
그러나, 상기와 같은 종래 기술은, 다이아몬드의 핵생성 밀도를 높이기 위한 흠집 내지 트랜치의 크기가 수 ㎛ 이상이 되기 때문에, 서브미크론 이하의 크기를 갖는 다이아몬드 핵의 단위 밀도를 높이는데 한계가 있는 문제점이 있었다.
따라서, 본 발명은 단결정 실리콘 기판 내에 수천 Å 이하의 초미세 기공을 형성시켜 다이아몬드의 핵생성 단위밀도를 수십 내지 수백배 이상으로 증대시킴으로써, 소자의 동작시 발생되는 열을 외부로 신속하게 배출시킬 수 있는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법을 제공하는 것을 목적으로 한다.
도 1A 내지 도 1D 는 본 발명에 따른 반도체 소자의 열배출용 다이아몬드 박막 제조 방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판, 2 : 열산화막, 3 : SOG막, 4a,4b : 기공, 5 : 다이아몬드 박막
상기와 같은 목적은, 소정 두께의 열산화막 및 SOG막이 적층된 실리콘 기판을 제공하는 단계; 실리콘 기판이 노출되도록 상기 SOG막 및 열산화막을 식각하는 단계; 상기 실리콘 기판에 초미세 기공을 형성하기 위하여 실리콘 기판을 식각하는 단계; 소정 화학 용액으로 상기 SOG막 및 열산호막을 제거하는 단계; 상기 초미세 기공이 형성된 실리콘 기판 상에 다이아몬드 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 본 발명에 따른 반도체 소자의 열배출용 다이아몬드 박막 제조방법에 의하여 달성된다.
본 발명에 따르면, 실리콘 기판에 초미세 기공을 형성하여 다이아몬드의 핵생성 단위 밀도를 증대시킴으로써, 우수한 특성을 갖는 열배출용 다이아몬드 박막을 제조할 수 있다.
[실시예]
이하, 도 1A 내지 도 1D 를 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1A 를 참조하면, 실리콘 기판(1) 상에 약 100 내지 300Å 두께의 열산화막(2) 및 약 1,000 내지 1,200Å 두께의 SOG(Spin On Glass)막(3)이 순차적으로 형성된다.
도 1B 를 참조하면, 실리콘 기판(1)을 노출시키기 위하여, CF4/Ar/O2가스를 사용한 반응성 이온 식각법에 의해 SOG막(3) 및 열산화마(2)이 비등방성 에치백(etchback)된다. 상기 식각 공정시, SOG막(3)에 함유된 카본 성분의 유기 물질이 먼저 제거됨으로써, SOG막(3)에 초미세 기공이 형성되고, 계속적인 에치백으로 이하여, 그 하부의 열산화막(2)에도 같은 크기의 초미세 기공(4a)이 형성된다.
도 1C 를 참조하면, 상기 초미세 기공(4a)이 형성된 SOG막(3) 및 열산화막(2)을 식각 보호막하는 SF6 가스를 사용한 반응성 이온 식각법에 의해 실리콘 기판(1)은 과도 식각되고, 이 결과, 실리콘 기판(1) 내에 상기 SOG막(3) 및 열산화막(2)에 형성된 기공(4a) 의 크기와 같은 초미세 기공(4b)이 형성된다.
도 1D 를 참조하면, SOG막(3) 및 열산화막(2)은 제거되고, 그리고 나서, 약 600 내지 800℃ 의 온도 및 20 내지 800Torr의 기압을 유지하면서, 약 1 내지 %% 농도의 CH4및 약 200 내지 800SCCM의 H2가스를 이용한 화학 기상 증착법에 의해 실리콘 기판(1) 상에 다이아몬드 박막(5)이 형성된다. 이때, 초미세 기공(4b)으로 인하여, 다이아몬드의 색생성 단위 밀도가 증대되고, 그 결과, 평탄화된 다이아몬드 박막(6)이 형성된다.
이상에서와 같이, 본 발명의 반도체 소자의 열배출용 다이아몬드 박막 제조 방법은 실리콘 기판 내에 초미세 기공을 형성하여 다이아몬드의 핵생성 단위밀도를 증대시킴으로써, 평탄화된 다이아몬드 박막을 형성할 수 있으며, 이로 인하여, 반도체 소자의 신뢰성을 향상시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (10)

  1. 소정 두께의 열산화막 및 SOG막이 적층된 실리콘 기판을 제공하는 단계; 실리콘 기판이 노출되도록 상기 SOG막 및 열산화막을 식각하는 단계; 상기 실리콘 기판에 초미세 기공을 형성하기 위하여 실리콘 기판을 식각하는 단계; 소정 화학 용액으로 상기 SOG막 및 열산화막을 제거하는 단계; 상기 초미세 기공이 형성된 실리콘 기판 상에 다이아몬드 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박마 제조 방법.
  2. 제 1 항에 있어서, 상기 열산화막은 약 100 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
  3. 제 1 항에 있어서, 상기 SOG막은 약 1,000 내지 1,200Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
  4. 제 1 항에 있어서, 상기 SOG막 및 열산화막의 식각은 반응 이온 식각을 이용한 비등방성 에치백인 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
  5. 제 4 항에 있어서, 상기 반응성 이온 식각시 CF4/Ar/O2가스를 사용하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
  6. 제 4 항에 있어서, 사기 SOG막의 에치백에 따른 RF 에너지에 의해 그 하부의 열산화막도 식각되는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
  7. 제 1 항에 있어서, 상기 실리콘 기판의 식각은 SF6가스를 이용한 반응 이온 시각인 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
  8. 제 1 항에 있어서, 상기 SOG막 및 열산화막의 제거는 HF 용액을 사용하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 박막 제조 방법.
  9. 제 1 항에 있어서, 상기 다이아몬드 박막은 화학 기상 증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 제조 방법.
  10. 제 7 항에 있어서, 상기 화학 기상 증착시 약 600 내지 800℃ 의 온도 및 20 내지 800Torr의 기압을 유지하면서, 약 1 내지 5% 농도의 CH4및 약 200 내지 800SCCM의 H2가스를 이용하는 것을 특징으로 하는 반도체 소자의 열배출용 다이아몬드 제조 방법.
KR1019960059514A 1996-11-29 1996-11-29 반도체 소자의 열배출용 다이아몬드 박막 제조 방법 KR100239670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960059514A KR100239670B1 (ko) 1996-11-29 1996-11-29 반도체 소자의 열배출용 다이아몬드 박막 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960059514A KR100239670B1 (ko) 1996-11-29 1996-11-29 반도체 소자의 열배출용 다이아몬드 박막 제조 방법

Publications (2)

Publication Number Publication Date
KR19980040335A true KR19980040335A (ko) 1998-08-17
KR100239670B1 KR100239670B1 (ko) 2000-01-15

Family

ID=19484548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960059514A KR100239670B1 (ko) 1996-11-29 1996-11-29 반도체 소자의 열배출용 다이아몬드 박막 제조 방법

Country Status (1)

Country Link
KR (1) KR100239670B1 (ko)

Also Published As

Publication number Publication date
KR100239670B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US3620833A (en) Integrated circuit fabrication
US5064683A (en) Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
US5246883A (en) Semiconductor contact via structure and method
JPH03291921A (ja) 集積回路製作方法
JPH0642470B2 (ja) 微細構造デバイスにおけるＳｉエッチング残留物除去方法
JP3154128B2 (ja) ドライエッチング方法
JP4540847B2 (ja) 高密度プラズマシステムを用いた半導体デバイスの平坦化方法
JPH1012716A (ja) 半導体装置の製造方法
US5068207A (en) Method for producing a planar surface in integrated circuit manufacturing
JPH06163476A (ja) ドライエッチング方法
JP2687787B2 (ja) ドライエッチング方法
US6376357B1 (en) Method for manufacturing a semiconductor device with voids in the insulation film between wirings
KR100239670B1 (ko) 반도체 소자의 열배출용 다이아몬드 박막 제조 방법
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
KR100239668B1 (ko) 반도체 소자의 열배출용 다이아몬드 박막 제조 방법
US5640038A (en) Integrated circuit structure with self-planarized layers
JPH0945674A (ja) 蝕刻液及びこれを利用した半導体装置の蝕刻方法
KR20030052665A (ko) 나노 크기의 스페이스 패턴 형성 방법
US6261965B1 (en) Effective removal of undesirably formed silicon carbide during the manufacture of semiconductor device
JPS59167021A (ja) 半導体装置の製造方法
JPH10340952A (ja) 集積回路の多層配線形成方法
US6960496B2 (en) Method of damascene process flow
JP3104388B2 (ja) ドライエッチング方法
JP2723384B2 (ja) 半導体装置の製造方法
JP2811880B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee