JP2811880B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP2811880B2 JP2811880B2 JP2058606A JP5860690A JP2811880B2 JP 2811880 B2 JP2811880 B2 JP 2811880B2 JP 2058606 A JP2058606 A JP 2058606A JP 5860690 A JP5860690 A JP 5860690A JP 2811880 B2 JP2811880 B2 JP 2811880B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- etching method
- polysilicon
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体製造装置におけるドライエッチング
方法に関し、特に半導体基板およびポリシリコンのエッ
チング方法に関する。
方法に関し、特に半導体基板およびポリシリコンのエッ
チング方法に関する。
従来、Si基板あるいはポリシリコンのエッチングは、
フッ素系のガス主体で行なわれている。フッ素系のガス
はSiと良く反応するので、エッチング速度が高い。しか
し、フッ素系のガスはラジカルの生成も多く等方性エッ
チングになってしまう。そこで、カーボンを含む塩素系
のガスを添加したり、バイアスを印加したりしている。
フッ素系のガス主体で行なわれている。フッ素系のガス
はSiと良く反応するので、エッチング速度が高い。しか
し、フッ素系のガスはラジカルの生成も多く等方性エッ
チングになってしまう。そこで、カーボンを含む塩素系
のガスを添加したり、バイアスを印加したりしている。
また、塩素系ガス単体によるエッチングも検討されて
いるが、エッチング速度が極端に遅くなり、特に塩素ガ
ス（Cl2）によるエッチングにおいては、基板に印加す
るバイアスを大きくしないと、エッチング中にデポジシ
ョンがおこり、エッチングの進行が止ってしまう。
いるが、エッチング速度が極端に遅くなり、特に塩素ガ
ス（Cl2）によるエッチングにおいては、基板に印加す
るバイアスを大きくしないと、エッチング中にデポジシ
ョンがおこり、エッチングの進行が止ってしまう。
上述した従来のエッチング方法では、高速エッチン
グ，マスク材料や下地材料との高選択エッチング，異方
性エッチング，デポジションのないクリーンエッチング
など全てを両立することが難しいという問題がある。
グ，マスク材料や下地材料との高選択エッチング，異方
性エッチング，デポジションのないクリーンエッチング
など全てを両立することが難しいという問題がある。
本発明のドライエッチング方法は、半導体基板および
半導体基板上に形成されたポリシリコン膜をプラズマエ
ッチング法により、エッチングする際に、Cl2ガスを使
いイオン電流密度を少なくとも10mA/cm2に保ち、エッチ
ング中の圧力を10-4Torr台に保ちながら、プラズマエッ
チングを行うものである。
半導体基板上に形成されたポリシリコン膜をプラズマエ
ッチング法により、エッチングする際に、Cl2ガスを使
いイオン電流密度を少なくとも10mA/cm2に保ち、エッチ
ング中の圧力を10-4Torr台に保ちながら、プラズマエッ
チングを行うものである。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例に用いるためのプラズマ
エッチング装置の断面図である。第１図において１はマ
イクロ波の導波管、２は2.45GHzのマイクロ波、３はプ
ラズマチャンバー、４はソレノイドコイル、５はウェハ
ー設置電極、６はRF電源、７は排気口、８はウェハーで
ある。プラズマチャンバー３には、2.45GHzのマイクロ
波と875ガウスの磁場強度をもつソレノイドコイルを配
し、電子のサイクロトロン共鳴（ECR）によりCl2ガス
で、15mA/cm2以上のイオン電流密度を実現している。
エッチング装置の断面図である。第１図において１はマ
イクロ波の導波管、２は2.45GHzのマイクロ波、３はプ
ラズマチャンバー、４はソレノイドコイル、５はウェハ
ー設置電極、６はRF電源、７は排気口、８はウェハーで
ある。プラズマチャンバー３には、2.45GHzのマイクロ
波と875ガウスの磁場強度をもつソレノイドコイルを配
し、電子のサイクロトロン共鳴（ECR）によりCl2ガス
で、15mA/cm2以上のイオン電流密度を実現している。
第２図（ａ）〜（ｃ）は、上述したプラズマエッチン
グ装置を使用した本発明の一実施例を説明するための工
程順に示した半導体チップの断面図である。
グ装置を使用した本発明の一実施例を説明するための工
程順に示した半導体チップの断面図である。
まず、第２図（ａ）に示すように、シリコン基板の表
面にシリコン酸化膜等の絶縁膜を形成し、この上にポリ
シリコン膜を成長し、このポリシリコンにP+をドープし
た後、（ｂ）の様にホトレジストでパターンニングす
る。次で、（ｃ）の様にCl2ガス20sccmを用いたECRエッ
チング法により、P+ドープのポリシリコンのエッチング
を行う。このとき、プラズマチャンバー内には、2.45GH
zのマイクロ波と875ガウスの磁場が印加されており、EC
R条件がつくられている。エッチング中の圧力も５×10
-4Torrと低圧である。この様にして形成したポリシリコ
ン電極は、異方性に優れ、側方へのエッチングの進行も
ほとんどなく、ホトレジストと同一の寸法でゲート電極
を形成することができる。さらに、イオン電流密度も15
mA/cm2と大きくできるため、Cl2ガスのみでRFバイアス
を印加せず、3000Å/min以上の高速エッチングが実現で
きる。また、５×10-4Torr台でプラズマを生成できるの
で、異方性エッチングも同時に実現できる。
面にシリコン酸化膜等の絶縁膜を形成し、この上にポリ
シリコン膜を成長し、このポリシリコンにP+をドープし
た後、（ｂ）の様にホトレジストでパターンニングす
る。次で、（ｃ）の様にCl2ガス20sccmを用いたECRエッ
チング法により、P+ドープのポリシリコンのエッチング
を行う。このとき、プラズマチャンバー内には、2.45GH
zのマイクロ波と875ガウスの磁場が印加されており、EC
R条件がつくられている。エッチング中の圧力も５×10
-4Torrと低圧である。この様にして形成したポリシリコ
ン電極は、異方性に優れ、側方へのエッチングの進行も
ほとんどなく、ホトレジストと同一の寸法でゲート電極
を形成することができる。さらに、イオン電流密度も15
mA/cm2と大きくできるため、Cl2ガスのみでRFバイアス
を印加せず、3000Å/min以上の高速エッチングが実現で
きる。また、５×10-4Torr台でプラズマを生成できるの
で、異方性エッチングも同時に実現できる。
次に、第３図（ａ）−（ｃ）は、上述したプラズマエ
ッチング装置を使用した本発明の第二の実施例を説明す
るための工程順に示した半導体チップの断面図である。
（ａ）に示す様に、シリコン基板の表面にシリコン酸化
膜１μｍを形成し、次いでその上にフォトレジストを塗
布したのち、パターニングしてマスクを形成する。次
に、（ｂ）の様にCF4を用いた反応性イオンエッチング
法により、シリコン酸化膜をエッチングし、開孔部を形
成する。さらに、フォトレジストを除去した後、（ｃ）
に示す様に、シリコン基板をシリコン酸化膜をマスクに
Cl2ガス20sccmを用いたECRエッチング法により深い溝加
工を行う。このときのエッチング中の圧力は、１×10-4
Torrという低圧である。この様にして、形成したシリコ
ンの深い溝は、50V程度の低いRFバイアスを印加するだ
けで、１μm/min以上の高速で、異方性エッチングが実
現できる。また、シリコン深溝パターン側壁への付着物
も、まったくなく、エッチング後に溝内を洗浄する必要
もないというメリットもある。
ッチング装置を使用した本発明の第二の実施例を説明す
るための工程順に示した半導体チップの断面図である。
（ａ）に示す様に、シリコン基板の表面にシリコン酸化
膜１μｍを形成し、次いでその上にフォトレジストを塗
布したのち、パターニングしてマスクを形成する。次
に、（ｂ）の様にCF4を用いた反応性イオンエッチング
法により、シリコン酸化膜をエッチングし、開孔部を形
成する。さらに、フォトレジストを除去した後、（ｃ）
に示す様に、シリコン基板をシリコン酸化膜をマスクに
Cl2ガス20sccmを用いたECRエッチング法により深い溝加
工を行う。このときのエッチング中の圧力は、１×10-4
Torrという低圧である。この様にして、形成したシリコ
ンの深い溝は、50V程度の低いRFバイアスを印加するだ
けで、１μm/min以上の高速で、異方性エッチングが実
現できる。また、シリコン深溝パターン側壁への付着物
も、まったくなく、エッチング後に溝内を洗浄する必要
もないというメリットもある。
ECRエッチングを用いて、Cl2ガスのみで、RFバイアス
を印加しない場合のポリシリコンのエッチング速度は第
４図に示す様に、イオン電流密度に大きく依存し、10mA
/cm2以上のイオン電流密度で、エッチング生成物のデポ
ジションがなくなり、エッチングが進行してくる。した
がって、低バイアスでエッチングする場合は、10mA/cm2
の電流密度が必要である。
を印加しない場合のポリシリコンのエッチング速度は第
４図に示す様に、イオン電流密度に大きく依存し、10mA
/cm2以上のイオン電流密度で、エッチング生成物のデポ
ジションがなくなり、エッチングが進行してくる。した
がって、低バイアスでエッチングする場合は、10mA/cm2
の電流密度が必要である。
以上説明した様に、本発明は半導体基板および半導体
基板上に形成されたポリシリコンを、Cl2ガス単体を用
いて、プラズマエッチングによりエッチングする際に、
少なくともイオン電流密度として10mA/cm2を確保し、10
-4Torr台の圧力下でエッチングすることで、高速で高選
択な異方性エッチングが実現できる。
基板上に形成されたポリシリコンを、Cl2ガス単体を用
いて、プラズマエッチングによりエッチングする際に、
少なくともイオン電流密度として10mA/cm2を確保し、10
-4Torr台の圧力下でエッチングすることで、高速で高選
択な異方性エッチングが実現できる。
第１図は本発明の実施を行うためのプラズマエッチング
装置の断面図である。第２図（ａ）〜（ｃ）は本発明の
一実施例を説明するための工程順に示した半導体チップ
の断面図、第３図（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。第４図はECRプラズマエッチング法における
ポリシリコンのエッチング速度のイオン電流密度依存性
を示す図である。 １……導波管、２……マイクロ波（2.45GHz）、３……
プラズマチャンバー、４……ソレノイドコイル、５……
ウェハー設置電極、６……RF電源、７……排気口、８…
…ウェハー、９……シリコン基板、10……ゲート酸化膜
（100Å）、11……フォトレジスト、12……リンドープ
のポリシリコン、13……パターニングされたポリシリコ
ン、14……マスク用酸化膜（１μｍ）、15……フォトレ
ジスト、16……シリコン酸化膜開孔部、17……シリコン
基板の深溝加工（５μｍ）。
装置の断面図である。第２図（ａ）〜（ｃ）は本発明の
一実施例を説明するための工程順に示した半導体チップ
の断面図、第３図（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための工程順に示した半導体チップの断面
図である。第４図はECRプラズマエッチング法における
ポリシリコンのエッチング速度のイオン電流密度依存性
を示す図である。 １……導波管、２……マイクロ波（2.45GHz）、３……
プラズマチャンバー、４……ソレノイドコイル、５……
ウェハー設置電極、６……RF電源、７……排気口、８…
…ウェハー、９……シリコン基板、10……ゲート酸化膜
（100Å）、11……フォトレジスト、12……リンドープ
のポリシリコン、13……パターニングされたポリシリコ
ン、14……マスク用酸化膜（１μｍ）、15……フォトレ
ジスト、16……シリコン酸化膜開孔部、17……シリコン
基板の深溝加工（５μｍ）。
Claims (2)
- 【請求項１】半導体基板及び半導体基板上に形成され
た、ポリシリコン膜をCl2ガスのみを用いてプラズマエ
ッチングし、パターンを形成する半導体装置の製造方法
において、イオン電流密度を少なくとも10mA/cm2に保ち
且つ前記プラズマエッチング中の圧力を10-4Torr台に保
ち、プラズマエッチングすることを特徴とするドライエ
ッチング方法。 - 【請求項２】前記プラズマエッチングを電子サイクロト
ロン共鳴放電プラズマを用いてエッチングすることを特
徴とする請求項１記載のドライエッチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058606A JP2811880B2 (ja) | 1990-03-08 | 1990-03-08 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2058606A JP2811880B2 (ja) | 1990-03-08 | 1990-03-08 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03259516A JPH03259516A (ja) | 1991-11-19 |
| JP2811880B2 true JP2811880B2 (ja) | 1998-10-15 |
Family
ID=13089182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2058606A Expired - Lifetime JP2811880B2 (ja) | 1990-03-08 | 1990-03-08 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2811880B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142135A (ja) * | 1984-08-02 | 1986-02-28 | Agency Of Ind Science & Technol | プラズマエツチング方法 |
| JPH07107899B2 (ja) * | 1985-11-06 | 1995-11-15 | 日電アネルバ株式会社 | ドライエツチング装置 |
| JPS63239948A (ja) * | 1987-03-27 | 1988-10-05 | Nec Corp | ドライエツチング装置 |
-
1990
- 1990-03-08 JP JP2058606A patent/JP2811880B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03259516A (ja) | 1991-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6914009B2 (en) | Method of making small transistor lengths | |
| US7153779B2 (en) | Method to eliminate striations and surface roughness caused by dry etch | |
| KR100413894B1 (ko) | 플라즈마에칭방법 | |
| JP2913936B2 (ja) | 半導体装置の製造方法 | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| US6121154A (en) | Techniques for etching with a photoresist mask | |
| KR100311487B1 (ko) | 산화막식각방법 | |
| JP3331979B2 (ja) | 半導体のエッチング方法 | |
| US7008878B2 (en) | Plasma treatment and etching process for ultra-thin dielectric films | |
| US6746925B1 (en) | High-k dielectric bird's beak optimizations using in-situ O2 plasma oxidation | |
| US5968278A (en) | High aspect ratio contact | |
| JPH11186229A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| US7067429B2 (en) | Processing method of forming MRAM circuitry | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| JP2811880B2 (ja) | ドライエッチング方法 | |
| JPH11150180A (ja) | 半導体装置の製造方法 | |
| US5520770A (en) | Method of fabricating semiconductor device | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| KR20010075177A (ko) | 집적 회로 게이트 전도체 위에 형성된 스페이서를식각하기 위한 디바이스 및 방법 | |
| JP5171091B2 (ja) | プラズマ処理方法 | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| US5738752A (en) | System and method for plasma etching | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| US6656847B1 (en) | Method for etching silicon nitride selective to titanium silicide | |
| JP3550276B2 (ja) | 半導体装置の製造方法 |