KR100238405B1

KR100238405B1 - Frequency phase coincidence method of time-frequence generator

Info

Publication number: KR100238405B1
Application number: KR1019970016911A
Authority: KR
Inventors: 이빈
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-05-01
Filing date: 1997-05-01
Publication date: 2000-01-15
Also published as: KR19980082174A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

시간/주파수 발생장치Time / Frequency Generator

2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention

종래 이중화된 시간/주파수 발생장치에서 두 시간/주파수 발생장치의 각 출력의 상승 시점을 일치시키지 않고 절체를 행함으로써 발생하는 타임 점프 문제를 해결하고자 한 것임.In the conventional redundant time / frequency generator, it is intended to solve the time jump problem caused by switching without having to coincide the rising time of each output of the two time / frequency generators.

3. 발명의 해결방법의 요지3. Summary of Solution to Invention

이중화된 시간/주파수 발생장치에서 발생된 각각의 출력을 제어 지연량 만큼 지연시켜 출력하는 2개의 가변 지연장치를 구비하고, 시간/주파수 발생 동작이 시작되면 주기적으로 이중화된 시간/주파수 발생장치에서 각각 발생된 클럭을 최소자승법으로 계산하여 차이값을 산출하는 제1과정과; 상기 제1과정에서 산출한 차이값만큼 대기상태인 가변 지연장치의 지연량을 제어하여 두 출력의 상승 시점을 일치시키는 제2과정으로 이루어짐을 특징으로 한 것이다.It is equipped with two variable delay devices which delay and output each output generated from the redundant time / frequency generator by the control delay amount, and each time in the duplicated time / frequency generator periodically when the time / frequency generation operation starts. Calculating a difference value by calculating a generated clock by a least square method; And a second process of matching the rising time points of the two outputs by controlling the delay amount of the variable delay device in the standby state by the difference value calculated in the first process.

4. 발명의 중요한 용도4. Important uses of the invention

이중화로된 시간/주파수 발생장치에서 절체시 주파수 위상을 일치시키는데 적용되는 것임.It is applied to match frequency phase when switching in redundant time / frequency generator.

Description

Frequency phase matching method of time / frequency generator

일반적으로, 시간/주파수 발생장치(TFG; Time-Frequence Generator)는 GPS로부터 기준 시간을 수신하여 세계 표준 협정시(UTC:Universal Coordinated Time)로부터 시스템 설계자가 제시하는 만큼의 시간 오차를 가진 1PPS와, 주파수 오차를 가진 주파수 클럭을 출력하는 장비를 말한다.In general, a Time-Frequence Generator (TFG) receives a reference time from a GPS and has a time offset of 1 PPS that the system designer suggests from Universal Coordinated Time (UTC). Refers to equipment that outputs a frequency clock with frequency error.

종래의 시간/주파수 발생장치는, 시간/주파수를 발생하는 동일한 장치가 이중화로 구성되며, 이는 메인(액티브)이 되는 시간/주파수 발생장치가 운용중에 이상이 발생하면 즉시 대기상태로 있는 스탠바이 시간/주파수 발생장치로 절체를하여 시간/주파수 발생이 유지되도록 동작한다.In the conventional time / frequency generator, the same device that generates time / frequency consists of redundancy, which means the standby time / stand-by state immediately when an abnormality occurs during operation of the main / active time / frequency generator It operates to maintain time / frequency generation by switching to frequency generator.

그러나 상기와 같이 이중화로 구성되어 시간/주파수를 발생하는 종래의 시간/주파수 발생장치는 상승 시점이 유효한 2개의 클럭의 시간적 일치를 확인하지 않고 메인의 고장 유무에 따라서만 절체가 이루어지므로 시간적으로 큰 타임 점프가 발생하는 문제점이 있었다.However, the conventional time / frequency generator which is composed of redundancy and generates time / frequency as described above does not check the time coincidence of the two clocks in which the rising time is valid, so that switching is performed only depending on whether or not the main breakdown occurs. There was a problem that a time jump occurred.

다시 말해, 제1도에 도시된 바와 같이 상승 시점이 유효한 2개의 클럭이 시간적으로 일치하지 않을 때 절체를 실시하면 시간적으로 큰 타임 점프(Time Jump)가 발생하게 된다.In other words, as shown in FIG. 1, when a switchover is performed when two clocks having a valid rise time do not coincide in time, a large time jump occurs in time.

상기와 같은 타임 점프는 주파수 클럭에서 위상이 0-180°까지 오차가 발생되어 사용자 시스템에 심각한 악영향을 주게된다.Such a time jump causes a phase error of 0-180 ° in the frequency clock, which seriously affects the user system.

제1(a)도는 현재 동작하고 있는 메인 시간/주파수 발생장치의 출력이고, 제1(b)도는 대기중인 예비 시간/주파수 발생장치의 출력이며, 제1(c)도는 출력의 상승 시점 변화를 나타낸 것이다.FIG. 1 (a) is the output of the main time / frequency generator that is currently operating, FIG. 1 (b) is the output of the standby time / frequency generator that is waiting, and FIG. 1 (c) is the change in the rise time of the output. It is shown.

따라서 본 발명은 상기와 같은 종래 시간/주파수 발생장치의 절체시 발생하는 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 출력 주파수의 주기와 같은 크기의 지연장치와 최소 자승법을 이용하여 항상 시간/주파수 발생 이중화 회로의 출력을 시간적으로 일치시키도록 한 시간/주파수 발생장치의 주파수 위상 일치방법을 제공하는데 있다.Therefore, the present invention has been proposed to solve various problems that occur during the switching of the conventional time / frequency generator as described above, and an object of the present invention is to always use a delay device having a size equal to a period of an output frequency and a least square method. The present invention provides a method of frequency phase matching of a time / frequency generator so that the output of a time / frequency generation redundancy circuit is matched in time.

이러한 본 발명의 목적을 달성하기 위한 방법은, 이중화된 시간/주파수 발생장치에서 발생된 각각의 출력을 제어 지연량 만큼 지연시켜 출력하는 2개의 가변 지연장치를 구비하고, 시간/주파수 발생 동작이 시작되면 주기적으로 이중화된 시간/주파수 발생장치에서 각각 발생된 클럭을 최소 자승법으로 계산하여 차이값을 산출하는 제1과정과; 상기 제1과정에서 산출한 차이값만큼 대기상태인 가변 지연장치의 지연량을 제어하여 두 출력의 상승 시점을 일치시키는 제2과정으로 이루어진다.The method for achieving the object of the present invention comprises two variable delay devices for delaying and outputting each output generated in the redundant time / frequency generator by a control delay amount, and the time / frequency generation operation starts. A first step of calculating a difference value by periodically calculating a clock generated in each of the redundant time / frequency generators by the least square method; The second step of controlling the delay amount of the variable delay device in the standby state by the difference value calculated in the first step to match the rising time of the two outputs.

이하, 본 발명의 바람직한 실시예에 대한 작용 및 효과를 설명하면 다음과 같다.Hereinafter, the operation and effects of the preferred embodiment of the present invention will be described.

제1도는 종래 시간/주파수 발생장치의 절체시 발생하는 문제점을 설명하기 위한 타이밍도.1 is a timing diagram for explaining a problem that occurs when switching the conventional time / frequency generator.

제2도는 본 발명에 의한 시간/주파수 발생장치의 이중화회로도.2 is a redundant circuit diagram of a time / frequency generator according to the present invention.

제3도는 본 발명에서 가변 지연장치를 사용한 경우의 시간/주파수 발생장치의 출력 타이밍도.3 is an output timing diagram of a time / frequency generator when the variable delay device is used in the present invention.

제4도는 본 발명에 의한 시간/주파수 발생장치의 주파수 위상 일치 방법을 보인 타이밍도.4 is a timing diagram showing a frequency phase matching method of a time / frequency generator according to the present invention.

제5도는 본 발명에서 가변 지연장치를 이용하여 주파수를 제어한 경우의 액티브/스탠바이 장치의 주파수 상태도.5 is a frequency diagram of an active / standby device in the case where the frequency is controlled using the variable delay device in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 제1가변 지연장치 2 : 제2가변 지연장치1: first variable delay device 2: second variable delay device

3 : 선택 스위치 4 : 제어부3: selection switch 4: control unit

제2도는 본 발명에 의한 주파수 위상 일치장치 이중화 회로도로서, 이중화된 시간/주파수 발생장치로부터 각각 발생된 클럭(입력)을 비교하여 오차를 산출하고 그 오차에 대응하는 지연량 제어값을 현재 대기중인 가변 지연장치에 전달해주는 제어부(4)와, 상기 제어부(4)에서 얻어지는 지연량 제어값에 따라 상기 이중화된 시간/주파수 발생장치로부터 각각 발생된 클럭(입력)을 지연시켜 출력하는 제1 및 제2가변 지연장치(1)(2)와, 상기 제1 및 제2가변 지연장치(1)(2)의 출력중 하나를 선택하기 위한 선택 스위치(3)로 구성된다.FIG. 2 is a circuit diagram of a frequency phase matching device duplication according to the present invention, which calculates an error by comparing clocks (inputs) generated from each of the duplicated time / frequency generators, and is currently waiting for a delay amount control value corresponding to the error. First and second delaying and outputting the clocks (inputs) generated from the redundant time / frequency generators according to the control unit 4 for transmitting to the variable delay unit and the delay amount control value obtained from the control unit 4; It consists of a two variable delay device (1) (2) and a selector switch (3) for selecting one of the outputs of the first and second variable delay devices (1) (2).

이와 같이 구성된 주파수 위상 일치장치를 참조하여 본 발명에 의한 주파수 위상 일치방법을 첨부한 도면 제2도 내지 제5도에 의거 설명하면 다음과 같다.Referring to the frequency phase matching method according to the present invention with reference to the frequency phase matching device configured as described above with reference to FIGS. 2 to 5 as follows.

먼저, 본 발명은 이중화된 시간/주파수 발생장치로부터 각각 출력되는 클럭(입력)에 시간 주파수 발생장치 설계자가 제시한 오차 범위의 2배 만큼의 최대 지연량을 가진 가변 지연장치(1)(2)를 구비하고, 두 시간/주파수 발생장치에서 발생하는 클럭의 시간적 오차를 제거한 상태에서 절체가 이루어지도록 동작 한다.First, the present invention provides a variable delay device (1) (2) having a maximum delay amount of twice the error range suggested by the time-frequency generator designer on a clock (input) output from each of the redundant time / frequency generators. It is provided so that the switching is performed in a state in which the time error of the clock generated by the two time / frequency generator is removed.

여기서, 상기 제1 및 제2가변 지연장치(1)(2)의 길이는, 입력이 주파수이고 주파수가 10MHz이면 주기가 100nsec이므로 주기의 2배인 4π(200nsec)의 가변 지연 장치를 구성되며, 반면 입력이 1펄스/초(Pluse/sec)이면 시간 주파수 발생장치 시스템 설계자에 의해 그 오차가 상기 UTC로부터 1μsec라고 설정된다면 길이는 1μsec가 되도록 구성된다.Here, the length of the first and second variable delay devices (1) (2) is a variable delay device of 4π (200 nsec), which is twice the period, since the period is 100 nsec if the input is a frequency and the frequency is 10 MHz. If the input is 1 pulse / sec, the length is configured to be 1 μsec if the error is set to 1 μsec from the UTC by the time-frequency generator system designer.

다음으로 상기와 같은 원리에 의해 가변 지연장치의 길이를 설정한 상태에서, 이중화된 시간/주파수 발생장치가 동작을 시작하면, 제어부(4)는 현재 동작하고 있는 기준이 되는 가변 지연장치가 어느 것인지를 판별한다. 여기서 기준이 되는 가변 지연장치를 판별하는 것은 현재 동작하고 있는 가변 지연장치는 현재 출력이 존재하는 상태이므로 이 가변 지연장치를 제어하면 출력 변화에 이상이 발생하기 때문에 기준이 아닌(현재 대기상태) 가변 지연장치를 제어하기 위함이다.Next, when the length of the variable delay device is set in accordance with the principle described above, when the redundant time / frequency generator starts to operate, the control unit 4 determines which variable delay device is currently a reference. Determine. In this case, the variable delay device that is used as a reference is a variable delay device that is currently in operation, and a state in which there is an output is present. This is to control the delay device.

상기 단계후 제어부(4)는 이중화로된 시간/주파수 발생장치로부터 각각 발생된 두 입력(시간 또는 주파수)을 최소 자승법을 통해 계산하여 차이값을 산출한다.After the step, the control unit 4 calculates the difference value by calculating two inputs (time or frequency) generated from the redundant time / frequency generators through the least squares method.

여기서, 차이값 산출은 도면에는 도시하지 않았지만 비교기를 이용하면 그 차이값을 간단히 산출할 수 있으며, 차이값 산출은 일정한 주기를 갖고 실행된다.Here, the difference value calculation is not shown in the figure, but the difference value can be simply calculated by using a comparator, and the difference value calculation is performed at regular intervals.

한편, 상기와 같이 차이값이 산출되면 그 차이값에 의해 대기중인 가변 지연장치(본 발명에서는 제2도의 2를 스탠바이 가변 지연장치라 정함)를 제어하여 제3도와 같이 두 가변 지연장치의 출력 상승시점을 일치시키게 된다.On the other hand, when the difference value is calculated as described above, the variable delay device (in the present invention, 2 in FIG. 2 is designated as the standby variable delay device) is controlled by the difference value, thereby increasing the output of the two variable delay devices as shown in FIG. Match the time points.

제3(a)도는 현재 동작하고 있는 메인 가변 지연장치의 출력이고, 제3(b)도는 대기중인 예비 가변 지연장치의 출력이며, 제3(c)도는 출력의 상승 시점 변화를 나타낸 것이다.FIG. 3 (a) shows the output of the main variable delay device currently in operation, and FIG. 3 (b) shows the output of the standby preliminary variable delay device. FIG. 3 (c) shows the change in the rise time of the output.

상기한 출력 상승시점의 일치 방법을 좀 더 상세히 설명하면 다음과 같다.The matching method of the above-mentioned output rising time will be described in more detail as follows.

일반적으로, 절체 스위치는 항상 메인(액티브)측에 연결되어 있으며, 메인의 지연량은 통상 중심값에 맞추어 있다. 그리고 예비측은 출력에 영향을 미치지 않으므로 비교기를 통해 주기적으로 메인측의 출력과 예비측의 출력을 비교하여 오차를 산출하고, 그 산출한 오차값으로 예비측 가변 지연장치(2)의 지연량을 제어하여 메인측의 출력과 상승 시점을 일치 시키게 된다.In general, the transfer switch is always connected to the main (active) side, and the delay amount of the main is usually centered. Since the spare side does not affect the output, the comparator periodically compares the output of the main side with the spare side output to calculate an error, and controls the delay amount of the spare side variable delay device 2 with the calculated error value. By matching the output of the main side with the ascending time point.

이때, 오차는 제4도에 도시된 바와 같이, 가변 지연장치에서 제어하는 스텝의 1/2이내가 된다. 그리고 상승 시점의 일치는 양쪽 가변 지연장치의 출력이 비교기의 입력으로 되어 그 차이값을 최소 자승법에 의해 계속 확인하고 있으므로 차이값이 지연기 스텝의 1/2이 되면 다음 스텝을 기준으로 지연량을 제어하게 된다.At this time, the error is within 1/2 of the step controlled by the variable delay device, as shown in FIG. The coincidence of the rise time is that the outputs of both variable delay devices are input to the comparator and the difference value is continuously checked by the least square method. Control.

지연 제어후에도 여전히 부호가 반대인체 1/2스텝의 오차가 있으나 계속하여 같은 방향으로 오차가 발생하므로 차이값은 점점 줄어들게 되며, 임의의 시점에서는 두 출력의 상승 시점이 일치되는 것이다.Even after delay control, there is still an error of 1/2 step of opposite human body, but the error continues to occur in the same direction, and the difference value decreases gradually.

제4(a)도는 현재 동작하고 있는 메인 가변 지연장치의 출력이고, 제4(b)도는 대기중인 예비 가변 지연장치의 출력이다.4 (a) is the output of the main variable delay device currently in operation, and FIG. 4 (b) is the output of the standby variable delay device in standby.

상기와 같은 방식은 가변 지연장치의 길이를 길게해야하는 단점이 있으나 절체가 되지 않는 보통의 상태에서는 출력에 타임 점프가 발생하지 않아 사용자에게 양질의 출력을 공급할 수 있으며, 특히 주파수의 위상은 아주작은 타임 점프라도 큰 주파수 오차를 유발하므로 반드시 상기와 같이 두 출력의 상승 시점을 일치시킨 상태에서 절체를 실행해야 한다.The above method has a disadvantage in that the length of the variable delay device needs to be lengthened. However, in a normal state without switching, a time jump does not occur in the output, so that a high-quality output can be supplied to the user. In particular, the phase of the frequency is very small. Even if a jump causes a large frequency error, transfer must be performed while the rising points of the two outputs are matched as described above.

이상에서 상세히 설명한 바와 같이 본 발명은 이중화된 시간/주파수 발생장치 운용중에 주파수/클럭을 타임 점프없이 절체가 가능한 효과가 있으며, 절체시 가변지연장치의 제어단위 이내의 시간 점프안에서 시스템의 절체가 가능한 효과가 있다.As described in detail above, the present invention has the effect that the frequency / clock can be switched without time jump during operation of a redundant time / frequency generator, and the system can be switched in a time jump within a control unit of the variable delay device. It works.

본 발명은 출력 주파수의 주기와 같은 크기의 지연장치와 최소 자승법을 이용하여 항상 시간/주파수 발생 이중화 회로의 출력을 시간적으로 일치시키도록 한 시간/주파수 발생장치의 주파수 위상 일치방법에 관한 것이다.The present invention relates to a frequency phase coincidence method of a time / frequency generator in which the output of a time / frequency generation redundancy circuit is always matched in time using a delay device having the same magnitude as the period of the output frequency and a least square method.

Claims

A frequency phase matching method of a time / frequency generator having two variable delay devices for delaying and outputting each output generated by a redundant time / frequency generator by a control delay amount,

A first step of periodically calculating a clock generated by the redundant time / frequency generator by the least square method and calculating a difference value between the two clocks when a time / frequency generation operation starts;

And a second process of controlling the delay amount of the variable delay device in the standby state by the difference value calculated in the first process to match the rising time of the output frequency of the variable delay device in the active state and the variable delay device in the standby state. Frequency phase matching method of the time / frequency generator characterized in that made.

The method of claim 1, wherein the second process comprises:

If the output of the standby variable delay device differs by more than 1/2 step from the output of the currently active variable delay device, the standby variable delay device is controlled to within an error of 1/2 or less of the unit steps of the variable delay device. A frequency phase matching method of a time / frequency generator, characterized in that the rising time of the two variable delay device is controlled to match.