KR100227798B1 - Frequency phase agreement method of time-frequency generator - Google Patents

Frequency phase agreement method of time-frequency generator Download PDF

Info

Publication number
KR100227798B1
KR100227798B1 KR1019970017312A KR19970017312A KR100227798B1 KR 100227798 B1 KR100227798 B1 KR 100227798B1 KR 1019970017312 A KR1019970017312 A KR 1019970017312A KR 19970017312 A KR19970017312 A KR 19970017312A KR 100227798 B1 KR100227798 B1 KR 100227798B1
Authority
KR
South Korea
Prior art keywords
value
delay
delay device
time
frequency
Prior art date
Application number
KR1019970017312A
Other languages
Korean (ko)
Other versions
KR19980082409A (en
Inventor
박성익
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970017312A priority Critical patent/KR100227798B1/en
Publication of KR19980082409A publication Critical patent/KR19980082409A/en
Application granted granted Critical
Publication of KR100227798B1 publication Critical patent/KR100227798B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/155—Ground-based stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야][Technical field to which the invention described in the claims belong]

시간/주파수 발생장치Time / Frequency Generator

[발명이 해결하려고 하는 기술적 과제][Technical Challenges to Invent]

종래 시간/주파수 발생장치에서 하드웨어적으로 주파수 주기의 2배 크기의 가변 지연장치를 구성하는 것이 매우 어렵다는 문제점과, 가변 지연장치 제어후 중심에 복구시 위상 점프가 발생하는 문제점 및 가변 지연장치 제어후 중심에 미복구시에는 제어가 곤란한 문제점을 해결하고자 한 것임.In the conventional time / frequency generator, it is very difficult to construct a variable delay device that is twice the frequency period in hardware, a problem that a phase jump occurs when recovering to the center after controlling the variable delay device, and after controlling the variable delay device. It is to solve the problem that control is difficult when the center is not restored.

[발명의 해결방법의 요지][Summary of the solution of the invention]

시간/주파수의 발생동작이 시작되면 이중화된 시간/주파수 발생장치에서 각각 발생된 클럭을 최소 자승법으로 계산하여 오차를 산출하고 그 오차값과 가변 지연장치의 한 스텝의 크기와 비교하는 제1과정(ST1)(ST2)과; 상기 제1과정의 비교결과에 따라 가변 지연장치의 제어값을 산출하는 제2과정(ST3)(ST4)과; 상기 제2과정에서 산출한 제어값과 제어 주기를 판단하기 위해 기설정한 기준치를 비교하여 제어 주기를 판단하는 제3과정(ST5-ST9)과; 상기 판단된 제어 주기에 따라 상기 가변 지연장치의 지연시간을 제어하는 제4과정(ST7)으로 이루어짐을 특징으로 한 것이다.The first process of calculating the error by calculating the clock generated by the redundant time / frequency generator by the least square method when the generation operation of the time / frequency is started and comparing the error value with the size of one step of the variable delay device ( ST1) (ST2); A second process (ST3) (ST4) for calculating a control value of the variable delay device according to the comparison result of the first process; A third step (ST5-ST9) of comparing the control value calculated in the second step with a preset reference value to determine the control period (ST5-ST9); And a fourth process (ST7) of controlling the delay time of the variable delay device according to the determined control period.

[발명의 중요한 용도][Important Uses of the Invention]

이중화로된 시간/주파수 발생장치에서 절체시 주파수 위상을 일치시키는데 적용되는 것임.It is applied to match frequency phase when switching in redundant time / frequency generator.

Description

시간/주파수 발생장치의 주파수 위상 일치방법Frequency phase matching method of time / frequency generator

일반적으로, 시간/주파수 발생장치(TEG : Time-Frequence Generator)는 GPS로부터 기준 시간을 수신하여 세계 표준 협정시(UTC : Universal Coordinated Time)로부터 시스템 설계자가 제시하는 만큼의 시간 오차를 가진 1PPS와, 주파수 오차를 가진 주파수 클럭을 출력하는 장비이다.In general, a Time-Frequence Generator (TEG) receives a reference time from a GPS and has a 1PPS with a time error as suggested by the system designer from Universal Coordinated Time (UTC). It is a device that outputs frequency clock with frequency error.

종래의 시간/주파수 발생장치의 이중화 회로는 첨부된 도면 제1도에 도시된 바와 같이, 주파수 주기의 2배 크기의 제1 및 제2가변 지연장치(1)(2)와, 상기 가변지연장치(1)(2)의 출력중 하나를 선택하기 위한 선택 스위치(3)로 구성되었다.The redundant circuit of the conventional time / frequency generator includes first and second variable delay devices (1) and (2) of twice the frequency period, as shown in FIG. (1) consists of a selector switch (3) for selecting one of the outputs of (2).

이와 같이 구성된 종래의 시간/주파수 발생장치의 이중화 회로는, 2개의 제1 및 제2시간 주파수 발생장치로부터 각각 출력되는 클럭(입력)에 시간 주파수 발생장치 설계자가 제시한 오차 범위 만큼의 최대 지연량을 가진 가변 지연장치(1)(2)를 삽입하여 두 시간/주파수 발생장치에서 발생하는 클럭의 시간적 오차를 제거하여 절체를 실시하도록 동작하게 된다.In the redundant circuit of the conventional time / frequency generator configured as described above, the maximum delay amount corresponding to the error range suggested by the time-frequency generator designer to the clocks (inputs) output from the two first and second time-frequency generators, respectively. By inserting the variable delay device (1) (2) having the control to remove the time error of the clock generated from the two time / frequency generator to operate to perform the transfer.

그러나 상기와 같이 동작하는 종래 시간/주파수 발생장치의 이중화 회로는 하드웨어적으로 주파수 주기의 2배 크기의 가변 지연장치를 구현하는 것이 매우 어려운 단점이 있었다.However, the redundant circuit of the conventional time / frequency generator operating as described above has a disadvantage in that it is very difficult to implement a variable delay device having a size twice the frequency period in hardware.

일예로, 주파수가 10MHz이며 주기가 100nsec이므로 200nsec의 지연 장치를 구성해야 하는데, 이때 한 스텝이 3.5nsec이며 가변 지연장치가 60스텝으로 구성되어야 하므로 그 구성이 어려울뿐 아니라 복잡해지는 것이다.For example, since the frequency is 10 MHz and the period is 100 nsec, a delay device of 200 nsec should be configured. In this case, since one step is 3.5 nsec and the variable delay device should be configured as 60 steps, the configuration is not only difficult but also complicated.

또한, 가변 지연장치 제어후 중심에 복구시 위상 점프가 발생하는 문제점이 있었으며, 가변 지연장치 제어후 중심에 미복구시에는 제어가 곤란한 단점이 있었다.In addition, there was a problem that a phase jump occurs when the center is recovered after the control of the variable delay device, and control is difficult when the center is not restored after the control of the variable delay device.

따라서 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위해 제안된 것으로, 본 발명의 목적은 출력 주파수의 주기와 같은 크기의 지연장치와 최소 자승법을 이용하여 항상 시간/주파수 발생 이중화 회로의 출력을 시간적으로 일치시키도록 한 시간/주파수 발생장치의 주파수 위상 일치방법을 제공하는데 있다.Therefore, the present invention has been proposed to solve the above-mentioned problems of the prior art, and an object of the present invention is to always output a time / frequency generation redundancy circuit using a delay device having the same magnitude as the period of the output frequency and a least square method. It is to provide a frequency phase matching method of the time / frequency generator to match the time.

이러한 본 발명의 목적을 달성하기 위한 방법은, 시간/주파수의 발생동작이 시작되면 이중화된 시간/주파수 발생장치에서 각각 발생된 클럭을 최소 자승법으로 계산하여 오차를 산출하고 그 오차값과 가변 지연장치의 한 스텝의 크기와 비교하는 제1과정과; 상기 제1과정의 비교 결과에 따라 가변 지연장치의 제어값을 산출하는 제2과정과; 상기 제2과정에서 산출한 제어값과 제어 주기를 판단하기 위해 기설정한 기준치를 비교하여 제어 주기를 판단하는 제3과정과; 상기 판단된 제어 주기에 따라 상기 가변 지연장치의 지연시간을 제어하는 제4과정으로 이루어진다.The method for achieving the object of the present invention, when the generation operation of the time / frequency starts, calculates the error by calculating the clock generated in each of the redundant time / frequency generator by the least square method and the error value and the variable delay device A first step of comparing the size of one step of the step with; A second step of calculating a control value of the variable delay device according to the comparison result of the first step; A third step of determining a control period by comparing a control value calculated in the second step with a preset reference value to determine a control period; And a fourth process of controlling the delay time of the variable delay device according to the determined control period.

이하, 본 발명의 바람직한 실시예에 대한 작용 및 효과를 설명하면 다음과 같다.Hereinafter, the operation and effects of the preferred embodiment of the present invention will be described.

제1도는 종래 시간/주파수 발생장치 이중화 회로도.1 is a conventional time / frequency generator redundancy circuit diagram.

제2도는 본 발명에 의한 시간/주파수 발생장치 이중화 회로도.2 is a time / frequency generator redundancy circuit according to the present invention.

제3도는 본 발명에 의한 시간/주파수 발생장치의 주파수 위상 일치 방법을 보인 흐름도.3 is a flowchart showing a frequency phase matching method of a time / frequency generator according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 제1가변 지연장치 20 : 제2가변 지연장치10: first variable delay device 20: second variable delay device

30 : 선택 스위치30: selection switch

제2도는 본 발명에 의한 시간/주파수 발생장치의 주파수 위상 일치장치 이중화 회로도로서, 이중화된 시간/주파수 발생장치로부터 각각 발생된 클럭(입력)을 지연량 제어값에 따라 각각 지연시켜 출력하는 제1 및 제2 가변 지연장치(10)(20)와, 상기 제1 및 제2가변 지연장치(10)(20)의 출력중 하나를 선택하기 위한 선택 스위치(30)로 구성된다.FIG. 2 is a circuit diagram of a frequency phase coincidence device redundancy circuit of a time / frequency generator according to the present invention. The first and second delay signals are respectively outputted according to a delay amount control value. And a select switch 30 for selecting one of the outputs of the first and second variable delay devices 10 and 20 and the second variable delay device 10 and 20.

이와 같이 구성된 주파수 위상 일치장치를 참조하여 본 발명에 의한 주파수 위상 일치방법을 첨부한 도면 제3도에 의거 설명하면 다음과 같다.Referring to the frequency phase matching method according to the present invention with reference to the frequency phase matching device configured as described above according to Figure 3 as follows.

먼저, 이중화된 시간/주파수 발생장치에서 각각 발생된 출력은 제2도의 제1 및 제2 가변 지연장치(10)(20)에 각각 입력되며, 제1 및 제2 가변 지연장치(10)(20)는 지연량 제어(중심값)에 따라 입력을 지연시켜 출력시키게 된다.First, outputs respectively generated by the redundant time / frequency generator are input to the first and second variable delay devices 10 and 20 of FIG. 2, respectively, and the first and second variable delay devices 10 and 20 are respectively. ) Delays the input and outputs it according to the delay control (center value).

여기서, 이중화 가변 지연장치(10)(20)의 길이는 입력되는 주파수 또는 시간에 따라 그 길이가 가변되는데, 만일 입력이 주파수이고 10MHz이면 그 주기는 100nsec이므로 오차의 한계가 100nsec가 되어 주파수의 주기와 같은 2π(100ns)가 되며, 입력이 1펄스/초(Pluse/sec)이면 시간 주파수 발생장치 시스템 설계자에 의해 그 오차가 상기 UTC로부터 1μsec라고 설정된다면 길이는 1μsec가 된다.Here, the length of the redundant variable delay device 10, 20 is variable according to the input frequency or time, if the input is frequency and 10MHz, the period is 100nsec, so the limit of the error is 100nsec, the period of the frequency If the input is 1 pulse / sec, the length is 1 µsec if the error is set to 1 µsec from the UTC.

이러한 가변 지연장치를 이용한 지연량 제어는 첨부한 도면 제3도와 같다.Delay amount control using such a variable delay device is shown in FIG.

즉, 이중화된 시간/주파수 발생장치가 동작을 시작하면, 현재 동작하고 있는 기준이 되는 가변 지연장치가 어느 것인지를 판별한다(ST1). 여기서 기준이 되는 가변 지연장치를 판별하는 것은 현재 동작하고 있는 가변 지연장치는 현재 출력이 존재하므로 이 가변 지연장치를 제어하면 출력 변화에 이상이 발생하므로 기준이 아닌(현재 대기상태) 가변 지연장치를 제어하기 위함이다.That is, when the redundant time / frequency generator starts to operate, it is determined which variable delay device is a reference currently operating (ST1). In this case, the variable delay device that is used as a reference is a variable delay device that is currently in operation, and there is a current output. Therefore, if the variable delay device is controlled, an error occurs in the output change. To control.

상기 단계(ST1)후 이중화로된 시간/주파수 발생장치로부터 각각 발생된 두 입력(시간 또는 주파수)을 최소 자승법을 통해 계산하여 오차값(Last-Phase-Value)을 산출하고, 그 산출한 오차값과 가변 지연장치의 한 스텝의 크기(3.5ns)를 비교한다(ST2).After the step ST1, two inputs (time or frequency) generated from the redundant time / frequency generators are respectively calculated through the least square method to calculate an error value (Last-Phase-Value), and the calculated error value. And the size of one step (3.5ns) of the variable delay device (ST2).

이 비교결과 산출한 오차값이 상기 한 스텝의 크기보다 클 경우에는 기준이 아닌 가변 지연장치의 기존 지연값에서 계산된 오차값을 지연장치 스텝으로 제산(Last-Phase-Error/3.5e-9(지연장치스텝))한 값을 감산하고(ST3), 이와는 달리 산출한 오차값이 상기 한 스텝의 크기보다 작을 경우에는 기준이 아닌 가변 지연장치의 기존 지연값에서 계산된 오차값을 지연장치 스텝크기의 1/2로 제산(Last-Phase-Error/1.75e-9(지연장치스텝의 1/2),한 값을 감산하게 된다(ST4).When the error value calculated as a result of the comparison is larger than the size of the one step, the error value calculated from the existing delay value of the variable delay device, which is not a reference, is divided by the delay device step (Last-Phase-Error / 3.5e-9 ( Delay unit step)) subtracted (ST3), and if the calculated error value is smaller than the size of the one step, the error value calculated from the existing delay value of the variable delay unit, which is not a reference, is the delay unit step size. Division by one-half (Last-Phase-Error / 1.75e-9 (1/2 of the delay unit step)) is subtracted (ST4).

다음으로, 상기와 같은 선택적인 감산에 의해 얻어지는 새로운 지연값(New-Delay-Value)과 가변지연장치의 최소한계값(0)을 비교하여(ST5), 새로운 지연값이 상기 가변지연장치의 최소한계값(0)보다 작을 경우, 즉 주파수가 한 주기를 앞선 경우에는 가변지연장치의 최대한계값을 가산하여 설정하고(ST6), 다음 주기에 가변 지연장치의 지연량을 제어하게 된다(ST7).Next, the new delay value (New-Delay-Value) obtained by the selective subtraction as described above is compared with the minimum value (0) of the variable delay apparatus (ST5), so that the new delay value is the minimum of the variable delay apparatus. If it is smaller than the limit value (0), that is, if the frequency is earlier than one period, the maximum value of the variable delay device is added and set (ST6), and the delay amount of the variable delay device is controlled in the next period (ST7). .

아울러 상기 단계(ST5)에서 비교 결과 새로이 설정한 지연값이 가변지연장치의 최소한계값(0)보다 클 경우에는 그 새로이 설정한 지연값과 상기 가변지연장치의 최대한계값(28)을 비교하여(ST8), 새로이 설정한 지연값이 상기 가변지연장치의 최대한계값(28)보다 클 경우(주파수가 이미 한 주기를 지난 경우)에만 전 주기의 가변 지연장치값에서 가변지연장치의 최대한계값을 감산하여 그 결과치로 설정하고(ST9), 설정된 값에 의해 기준이 아닌 가변 지연장치의 지연량을 제어하게 되는 것이다(ST7).When the newly set delay value is larger than the minimum limit value (0) of the variable delay device as a result of the comparison in the step ST5, the newly set delay value is compared with the maximum limit value 28 of the variable delay device. (ST8) The maximum value of the variable delay device at the variable delay device value of the entire cycle only when the newly set delay value is larger than the maximum value 28 of the variable delay device (when the frequency has already passed one cycle). Is subtracted and set to the resultant value (ST9), and the delay amount of the variable delay device other than the reference is controlled by the set value (ST7).

이렇게 이중화된 가변 지연장치의 지연량을 제어하면 절체시 가변지연장치의 제어단위 이내의 시간 점프안에서 시스템을 절체할 수 있게 된다.By controlling the delay amount of the redundant variable delay device as described above, the system can be switched in a time jump within the control unit of the variable delay device.

이상에서 상세히 설명한 바와 같이 본 발명은 이중화된 시간/주파수 발생장치 운용중에 주파수/클럭을 타임 점프없이 절체가 가능한 효과가 있으며, 절체시 가변지연장치의 제어단위 이내의 시간 점프안에서 시스템의 절체가 가능한 효과가 있다.As described in detail above, the present invention has the effect that the frequency / clock can be switched without time jump during operation of a redundant time / frequency generator, and the system can be switched in a time jump within a control unit of the variable delay device. It works.

또한, 상기와 같은 원리를 이용하여 가변 지연장치를 구성하게 되며 설계의 단순화가 가능하므로 기존과 같이 복잡한 하드웨어의 구성으로 인해 발생하는 설계의 어려움 및 과다한 경비 문제를 해소시킬 수 있는 잇점이 있다.In addition, since the variable delay device is configured using the above principle and the design can be simplified, the design difficulty and the excessive cost problem caused by the complicated hardware configuration can be solved.

본 발명은 출력 주파수의 주기와 같은 크기의 지연장치와 최소 자승법을 이용하여 항상 시간/주파수 발생 이중화 회로의 출력을 시간적으로 일치시키도록 한 시간/주파수 발생장치의 주파수 위상 일치방법에 관한 것이다.The present invention relates to a frequency phase coincidence method of a time / frequency generator in which the output of a time / frequency generation redundancy circuit is always matched in time using a delay device having the same magnitude as the period of the output frequency and a least square method.

Claims (5)

이중화로 운용되는 시간/주파수 발생장치에 있어서, 시간/주파수의 발생동작이 시작되면 이중화된 시간/주파수 발생장치에서 각각 발생된 출력을 최소 자승법으로 계산하여 오차를 산출하고 그 오차값과 가변 지연장치의 한 스텝의 크기와 비교하는 제1과정(ST1)(ST2)과; 상기 제1과정의 비교 결과에 따라 가변 지연장치의 제어값을 산출하는 제2과정(ST3)(ST4)과; 상기 제2과정에서 산출한 제어값과 제어 주기를 판단하기 위해 기설정한 기준치를 비교하여 제어 주기를 판단하는 제3과정(ST5-ST9)과; 상기 판단된 제어 주기에 따라 상기 가변 지연장치의 지연시간을 제어하는 제4과정(ST7)를 포함하여 이루어짐을 특징으로 하는 시간/주파수 발생장치의 주파수 위상 일치방법.In the time / frequency generator that is operated by redundancy, when the time / frequency generation operation starts, the output generated by the doubled time / frequency generator is calculated by the least-square method to calculate the error and the error value and the variable delay device. A first process (ST1) (ST2) for comparing with the size of one step of; A second process (ST3) (ST4) for calculating a control value of the variable delay device according to the comparison result of the first process; A third step (ST5-ST9) of comparing the control value calculated in the second step with a preset reference value to determine the control period (ST5-ST9); And a fourth process (ST7) of controlling the delay time of the variable delay device according to the determined control period. 제1항에 있어서, 상기 제1과정(ST1)(ST2)은 현재 동작하고 있는 기준이 되는 가변 지연장치를 판별하는 단계와; 상기 단계후 이중화로된 시간/주파수 발생장치로부터 각각 출력되는 신호를 최소 자승법으로 계산하여 오차값(Last-Phase-Value)을 산출하고, 그 산출한 오차값과 가변 지연장치의 한 스텝의 크기(3.5ns)를 비교하는 단계로 이루어짐을 특징으로 하는 시간/주파수 발생장치의 주파수 위상 일치방법.2. The method of claim 1, wherein the first steps (ST1) (ST2) comprises the steps of: determining a variable delay device as a reference currently operating; After the above step, the least-pass-value is calculated by calculating the signals output from the redundant time / frequency generators using the least square method, and the calculated error value and the size of one step of the variable delay device ( Frequency phase matching method of time / frequency generator, characterized in that the step of comparing (3.5ns). 제1항에 있어서, 상기 제2과정(ST3)(ST4)은 상기 제1과정의 비교결과 산출한 오차값이 상기 한 스텝의 크기보다 클 경우에는 기준이 아닌 가변 지연장치의 기존 지연값에서 계산된 오차값을 지연장치의 한 스텝 크기(3.5e-9)로 제산(Last-Phase-Error/3.5e-9)한 값을 감산하여 지연 제어값을 산출하는 단계와, 상기 비교결과 산출한 오차값이 상기 한 스텝의 크기보다 작을 경우에는 기준이 아닌 가변 지연장치의 기존 지연값에서 계산된 오차값을 지연장치의 1/2스텝크기(1.75e-9)로 제산(Laset-Phase-Error/1.75e-9)한 값을 감산하여 오차값을 산출하는 단계로 이루어짐을 특징으로 하는 시간/주파수 발생장치의 주파수 위상 일치방법.The method of claim 1, wherein the second processes ST3 and ST4 are calculated based on an existing delay value of a variable delay device that is not a reference when the error value calculated as a result of the comparison of the first process is larger than the size of the one step. Calculating a delay control value by subtracting the obtained error value by a step size (3.5e-9) of the delay device (Last-Phase-Error / 3.5e-9) and calculating the delay control value; If the value is smaller than the size of the one step, the error value calculated from the existing delay value of the variable delay apparatus, which is not a reference, is divided by the half-step size (1.75e-9) of the delay apparatus (Laset-Phase-Error / 1.75e-9) subtracting the calculated value to calculate the error value frequency phase matching method of the time / frequency generator. 제1항에 있어서, 상기 제3과정(ST5-ST9)은 상기 제2과정에서 얻어진 새로운 지연값(New-Delay-Value)과 지연장치의 최소한계값(0)을 비교하는 단계와, 상기 새로운 지연값이 상기 지연장치의 최소한계값(0)보다 작을 경우에는 다음 주기의 가변 지연장치값에 지연장치의 최대한계값을 가산하여 그 결과치를 지연량 제어값으로 설정하는 단계와, 상기 단계에서 비교 결과 새로이 설정한 지연값이 지연장치의 최소한계값(0)보다 클 경우에는 그 새로이 설정한 지연값과 상기 지연장치의 최대한계값을 비교하는 단계와, 상기 새로이 설정한 지연값이 상기 지연장치의 최대한계값보다 클 경우에만 전 주기의 가변 지연 장치값에서 지연장치 최대한계값을 감산하여 그 결과치로 지연 제어값을 설정하는 단계로 이루어짐을 특징으로 하는 시간/주파수 발생장치의 주파수 위상 일치방법.The method of claim 1, wherein the third process ST5-ST9 compares the new delay value obtained in the second process with the minimum value 0 of the delay device. If the delay value is less than the minimum value (0) of the delay device, adding the maximum value of the delay device to the variable delay device value of the next period and setting the result as a delay amount control value; If the newly set delay value is greater than the minimum limit value (0) of the delay device, comparing the newly set delay value with the maximum limit value of the delay device, and the newly set delay value is the delay value. The frequency of the time / frequency generating device is characterized by subtracting the maximum value of the delay device from the variable delay device value of the entire period only if it is larger than the maximum value of the device and setting the delay control value to the result. Phase matching method. 제1항에 있어서, 상기 제4과정(ST7)은 지연량 제어시 현재 동작하고 있지 않은 대기상태의 가변 지연장치를 제어하는 것을 특징으로 하는 시간/주파수 발생장치의 주파수 위상 일치방법.The method of claim 1, wherein the fourth process (ST7) controls a variable delay device in a standby state that is not currently operating when controlling a delay amount.
KR1019970017312A 1997-05-06 1997-05-06 Frequency phase agreement method of time-frequency generator KR100227798B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970017312A KR100227798B1 (en) 1997-05-06 1997-05-06 Frequency phase agreement method of time-frequency generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970017312A KR100227798B1 (en) 1997-05-06 1997-05-06 Frequency phase agreement method of time-frequency generator

Publications (2)

Publication Number Publication Date
KR19980082409A KR19980082409A (en) 1998-12-05
KR100227798B1 true KR100227798B1 (en) 1999-11-01

Family

ID=19504945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970017312A KR100227798B1 (en) 1997-05-06 1997-05-06 Frequency phase agreement method of time-frequency generator

Country Status (1)

Country Link
KR (1) KR100227798B1 (en)

Also Published As

Publication number Publication date
KR19980082409A (en) 1998-12-05

Similar Documents

Publication Publication Date Title
KR100301720B1 (en) Clock control device and method
CN110690879B (en) Parameter-adjustable PWM controller based on programmable device and PWM pulse generation method
KR0133471B1 (en) Semiconductor integrated circuit
KR960700568A (en) Retriggered Oscillator for MJ Phase Synchronous Loop Frequency Synthesis
JP3039781B1 (en) Timer circuit
KR100227798B1 (en) Frequency phase agreement method of time-frequency generator
JP2002016492A (en) Digital pll pulse generator
JP3461428B2 (en) Clock non-stop switching device
JP2000092851A (en) Pwm system rotating machine controller
KR100238405B1 (en) Frequency phase coincidence method of time-frequence generator
JPH08298502A (en) Dual clock generation device
KR100557607B1 (en) Clock generating device
SU1644119A1 (en) Programmable cycles generator
JP2001217819A (en) Synchronous circuit
JPH0837459A (en) Pll controller
KR100286223B1 (en) Time clock coinciding method of time/frequency generator system
JP2988410B2 (en) Clock synchronization system
JP3155507B2 (en) Instantaneous interruption switching device
JP3238334B2 (en) Clock time unit time signal generator
KR100260090B1 (en) Method for controlling fine phase in a network synchronization system
JPH10257017A (en) Sliding correlator and its synchronization method
JPH11154940A (en) Clock generating circuit
JP2716294B2 (en) System switching method
SU1266004A1 (en) Voltage-to-frequency converter
JP2642295B2 (en) Clock generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060801

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee