KR100228147B1 - 절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로 - Google Patents

절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로 Download PDF

Info

Publication number
KR100228147B1
KR100228147B1 KR1019960010279A KR19960010279A KR100228147B1 KR 100228147 B1 KR100228147 B1 KR 100228147B1 KR 1019960010279 A KR1019960010279 A KR 1019960010279A KR 19960010279 A KR19960010279 A KR 19960010279A KR 100228147 B1 KR100228147 B1 KR 100228147B1
Authority
KR
South Korea
Prior art keywords
thick film
paste
printed circuit
layer
insulating
Prior art date
Application number
KR1019960010279A
Other languages
English (en)
Other versions
KR960039289A (ko
Inventor
히로미치 가와카미
히로지 다니
Original Assignee
무라타 야스타카
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라타 야스타카, 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 무라타 야스타카
Publication of KR960039289A publication Critical patent/KR960039289A/ko
Application granted granted Critical
Publication of KR100228147B1 publication Critical patent/KR100228147B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C03C8/16—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions with vehicle or suspending agents, e.g. slip
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/02—Frit compositions, i.e. in a powdered or comminuted form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

본 발명은 SiO2, B2O3및 K2O를 포함하는 글래스(glass) 성분과, 유기 담체를 포함하며, 상기 글래스 성분의 조성비가 xSiO2-yB2O3-zK2O(x, y, z는 구성 성분의 중량

Description

절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로
제1도는 특성 평가에 사용되어지는 것으로서, 본 발명의 후막 다층 인쇄 회로의 일 실시예를 나타내는 단면도이다.
제2도는 본 발명의 페이스트의 글래스 성분의 조성 범위를 나타내는 삼원 조성도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 10 : 케페시터
12 : 절연층 30 : 저항체
31 : 절연층 32 : 저항층
33,34 : 도체층
본 발명은, 저유전율의 글래스(glass)를 절연성분으로 함유하며, 후막(厚膜) 절연층이 인쇄(printing)에 의해 형성되어질 수 있는 절연 페이스트(paste)에 대한 것이며, 또한, 상기 페이스트로 제조된 절연층을 갖는 후막 다층 인쇄 회로에 대한 것이다.
전자기기의 고밀도와, 고속신호화로 인해, 전자 기기의 후막 인쇄 다층회로에 사용되는 절연층의 저유전율화가 요구되어진다.
일반적으로, 후막 인쇄 다층 회로의 절연층은, 기판 위에 글래스 페이스트를 도포한 후에 소성을 실시함으로써 형성되어진다. 종래에는, 절연층 형성을 위해, Al2O3-B2O3-SiO2계의 글래스와 같이 비유전율(比誘電率)이 10 정도인 결정화 글래스 또는 비정질 글래스를 내열성 필러(filler)와 함께 사용하였다.
비정질 글래스로 형성된 절연층은 갖는 종래의 후막 인쇄 다층 회로는, 850에서 비정질 글래스의 절연층을 절연층 상하부의 후막 도체층 및 후막 저항층과 함께 소성하여서 형성된다. 따라서, 비정질 글래스의 절연층, 후막 도체층 및 후막 저항층 사이에서 소성 중에 발생하는 성분의 층간 확산으로 인해, 층들의 특성이 저하되는 여러 문제점이 발생한다. 특히, 절연층의 절연 저항이 저하되고, 후막 도체층의 배선 저항이 증가하며, 후막 저항층의 저항값과 저항-온도 계수가 변화하는 문제점이 있다.
본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로서, 회로의 후막 도체층의 배선 저항을 증가시키지 않고, 후막 저항층의 저항 값 및 저항-온도 계수를 변화시키지 않으면서, 후막 인쇄 다층 회로의 절연층 형성에 적절히 사용될 수 있는, 저유전율과 고절연성을 갖는 절연 페이스트를 제공하는 것이며, 또한, 상기 페이스트로 형성된 절연층을 갖는 후막 인쇄 다층 회로를 제공하는 것이다.
상기 목적들을 달성하기 위해, 본 발명의 절연 페이스트는, 필수적으로 SiO2, B2O3및 K2O만으로 이루어진 글래스 성분과, 유기 담체를 포함한다. 글래스 성분의 조성비는 xSiO2-yB2O3-zK2O(x, y, z는 구성 성분의 중량비)로 표현되고, 삼원 조성도에서 점 A(x=65, y=35, z=0), B(x=65, y=20, z=15), C(x=85, y=0, z=15) 및 D(x=85, y=15, z=0)에 의해 형성된 다각형 내의 범위에 들어간다.
본 발명은 또한, 내부의 절연층이 상기 글래스 성분을 포함하는 후막 다층 인쇄 회로를 제공한다.
이하, 첨부된 도면을 참조로 하여, 본 발명의 절연 페이스트 및 이를 이용한 후막 다층 인쇄 회로에 대해 상세히 설명한다.
제1도는 후술하는 바와 같이 제조된 본 발명의 후막 다층 인쇄 회로의 일 실시예를 보여주는 단면도로서, 특성 평가를 위해 사용되어진다.
제1도에 도시된 바와 같이, 기판(1)상에, 커페시터(10), 도체(20) 및 저항체(30)들이 본 발명의 후막 다층 인쇄 회로의 부품으로서 형성되어져 있다. 상기 커페시터(10)은 한 쌍의 전극(11,13) 및 상기 전극들 사이에 배치되어져 있는 절연층(12)를 포함한다. 상기 도체(20)은 기판(1)과 절연층(22) 사이에 배치되어져 있는 세선(細線) (21)를 포함한다. 상기 저항체(30)은 절연층(31)상에 형성되어져 있으며, Ru2O3계 저항층(32) 및 도체층(33,34)를 포함한다. 도체층(33)과 (34)는 상기 저항층(32)에 전기적으로 접속되어져 있다. 절연층(12,22,31)들은, 본 발명의 절연 페이스트를 코팅하고 소성함으로써 형성되어진다. 커페시터(10)등이 본 발명의 후막 다층 인쇄 회로의 부품으로서 도시되어져 있지만, 본 발명의 후막 다층 인쇄 회로의 구조는 단순화될 수 있고, 복수개의 적층된 절연층을 포함할 수 있으며, 상기 복수개의 적층된 절연층들 내부 또는 그 위에 커페시터(10), 도체(20), 저항체(30) 등이 형성되어질 수 있음을 이해하여야 한다.
이하, 본 발명의 절연 페이스트 및 후막 다층 인쇄 회로의 제조방법에 대해 설명한다.
우선, 절연 페이스트를 제조하였다. 특히, 페이스트에 사용되어지는 글래스 성분의 출발 원료 물질로서, SiO2, B2O3및 K2O를 준비하였다. 상기 성분들을 혼합하여서, 표 1에 나타난 일련의 글래스 글래스 조성을 얻었으며, 얻은 혼합물을 1,600∼1,750사이의 온도에서 용융하여 용융 글래스를 제조하였다. 그 후에, 각 용융 글래스를 대기 중에서 실온으로 급히 퀘ㄴ칭(quenching)하고 분쇄하여서 글래스 분말을 얻었다. 그 후에,-테르피네올(terpineol)에 용해된 아크릴 수지를 함유하는 유기 담체 40중량부를 100중량부의 글래스 분말에 첨가하고 혼합하여서 절연 페이스트를 제조하였다.
[표 1]
상기한 바와 같이하여 얻은 각 절연 페이스트를 기판 상에 코팅하고 소성하여서 상기 페이스트로 형성된 절연층을 갖는 후막 다층 인쇄 회로를 제조하였다.
보다 상세하게는, 알루미나 기판(1)을 제조하였고, 스크린-프린팅에 의해 Ag 페이스트로 인쇄한 후에, 850대기 중에서 소성하여서, 기판(1)상에 하부 도체층(11,21)을 형성하였다. 상기 층(11)은 커페시터에 대한 하나의 전극에 해당하며, 직경 8mm인 디스크 형상이고, 상기 층(21)은 도체의 저항 측정용이며, 길이가 1.2mm이고 폭이 100㎛이다. 하부 도체층의 양단간의 저항을 측정하였다. 그 후에, 상기한 바와 같이 제조되어진 절연 페이스트를 스크린 프린팅에 의해 도포하였고 대기중의 표 2에 나타난 온도에서 소성하여서, 하부 도체층(11)상에 직경이 6mm인 디스크 형상의 절연층(12)을 형성하고, 하부 도체층(21)의 양단이 상기 층 (22)에 의해 코팅되지 않고 노출되도록 하부 도체층 (21)상에 절연층(32)를 형성한 후에 바로, 저항층이 형성된 절연층(31)을 기판 상에 형성하였다.
그 후에, 상기 절연층(31)상에 Ru2O3계 저항 페이스트를 스크린 프린팅에 의해 도포하고 대기중의 850에서 소성하여서 층(31)상에 저항층(32)를 형성하였다. 면적 저항값이, 20/square, 20k/square, 2M/square인 세 개의 다른 저항 페이스트들을 사용하여서 세 개의 다른 저항층을 형성하였다.
그 후에, 스크린 프린팅에 의해 Ag 페이스트를 도포하고 대기중의 850에서 소성하여서, 커페시터의 또다른 전극인 직경 4mm의 상부 도체층(13)을 형성하였고, 저항층(32)의 양단에 터미날(terminal) 전극인 상부 도체층(3,34)를 형성하였다. 상기와 같은 방식으로, 후막 다층 인쇄 회로 샘플들을 완성하여 그들의 특성을 평가하였다.
한 쌍의 대향하는 전극인 하부 도체층(11)과 상부 도체층(12)를 포함하고 유전체층인 절연층(12)를 포함하는 커페시터의 특성을 평가하고, 절연층(12)의 특성을 평가하였다. 즉, 주파수 1MHz, 전압 1Vrms 및 온도 25의 조건에서 정전 용량과 유전 손실(tanδ)을 측정하였으며, 얻어진 정전 용량과 커페시터의 디멘젼으로부터 비유전율(εr)을 계산하였다. 또한, 100V의 직류 전류(DC)를 1분간 커페시터 샘플에 인가하여, 샘플의 절연 저항(IR)을 측정하였다. 또한, 절연층(22) 하부의 하부 도체층(21)의 양단 사이의 저항을 측정한 후에, 이전에 측정되었던, 층(22)로 코팅되지 않은 층(21)의 양단 사이의 저항값과 비교하였다. 상기 데이터로부터, 층(21)의 양단사이의 저항의 변화율()를 얻었으며, 이 값은 이하에서 배선 저항 변화율()라고 칭해진다. 그 결과는 아래의 표 2에 나타나 있다.
[표 2]
샘플 번호 1과 샘플 번호 7의 저항체(32)의 저항값과 저항-온도 계수를 측정하였다. 각 샘플 번호에 대하여 50개의 샘플 저항체들을 25에서 측정하였고, 50개의 샘플들의 평균 저항값과 측정된 저항값들의 오차를 계산하였다. 측정된 저항값들의 변화율(CV)은 다음과 같이 표현된다:
CV = {[샘플 표준 오차]/[평균 저항값]}100()
저항-온도 계수는, 25에서 측정된 저항값을 기준으로 하여서, 25와 150사이의 저항의 변화율(HTCR)과, 25와 -55사이의 저항 변화율(CTCR)을 ppm/의 단위로 표현한 것이다.
두 개의 비교 샘플을 또한 준비하였으며, 본 발명의 샘플들에 대한 저항 특성값과 상기 비교 샘플들의 저항 특성값을 비교하였다. 구체적으로, 절연 페이스트로서 Al-B-Si계 비정질 글래스를 사용하여 저항체(30)을 형성하는 것을 제외하고는, 본 발명의 상기한 샘플들과 동일한 비교 샘플 A를 준비하였다. 또한, 기판과 저항층 사이에 절연층을 형성하지 않고 알루미나 기판상에 저항층을 직접 형성하는 것을 제외하고는, 본 발명의 상기 샘플들과 동일한 비교 샘플 B를 준비하였다. 상기한 바와 동일한 방법으로, 비교 샘플 A와 B의 저항값과 저항-온도 계수를 측정하였다. 얻어지 저항 특성값들은 하기 표 3에 나타나 있다.
[표 3]
본 발명에 의하면, 절연 페이스트 내의 글래스 성분은 비정질이며 저유전율을 갖는다. 페이스트가 기판상에서 코팅되고 소성될 때, 페이스트 내의 글래스 성분은, 인접한 후막 도체층이나 후막 저항층으로의 층간 확산을 덜 야기시킨다. 따라서, 본 발명에 의한 페이스트로 제조되어진 절연층은 우수한 절연성을 가지고 있으며, 인접한 후막 도체층과 후막 저항층의 특성들을 저하시키지 않는다.
보다 상세하게는, 상기 표 1∼표 3에서 명백히 알 수 있는 바와 같이, 본 발명의 절연 페이스트를 코팅하고 소성함으로써 형성된 절연층은 4.0∼7.0 사이의 낮은 비유전율을 갖는다. 또한, 상기 절연층들은, 절연층들에 인접하게 형성된 후막 도체층들의 배선저항의 변화율이 10를 넘지 않는 우수한 절연성을 갖는다. 본 발명의 절연 페이스트로 형성된 절연층에 인접한 후막 저항층의 저항값과 저항-온도 계수는, 비정질 글래스의 절연층상에 형성되거나 알루미나 기판상에 직접 형성된 동일한 후막 저항층들의 값들에 거의 필적한다. 상기한 결과들은, 본 발명의 절연 페이스트가 기판상의 후막 다층 인쇄 회로내의 절연층 형성에 사용되어질 때, 기판상에 형성된 절연층과, 인접한 후막 도체층 및 후막 저항층들간에 각 층을 형성하는 성분들의 층간 확산이 발생하지 않아서 층들의 특성이 저하되지 않음을 확인시켜 준다.
이하, 본 발명의 절연 페이스트의 글래스 성분의 바람직한 조성비에 대해 설명한다. 제2도에 도시된 바와 같이, SiO2: B2O3: K2O를 중량단위인 x : y : z로 나타낼 경우, 상기 비율은, 점 A(x=65, y=35, z=0), B(x=65, y=15, z=15), C(x=85, y=0, z=15) 및 D(x=85, y=15, z=0)로 둘러싸인 영역 내에 들어가는 것이 바람직하다.
또한, 보다 바람직하게는, 점 A'(x=75, y=25, z=0), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D(x=85, y=15, z=0)로 둘러싸인 영역에 들어간다. 이것은, 상기한 범위 내의 조성비를 갖는 절연 페이스트로부터 제조된 절연 페이스트가 K2O 배합량이 감소됨에 따라 저유전율을 갖게 되고 B2O3의 배합량이 감소됨에 따라 내습윤성이 향상되기 때문이다.
내습윤성을 향상시키기 위해, 상기 범위는 점 A"(x=75, y=24.5, z=0.5), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D"(x=85, y=14.5, z=0.5)로 둘러싸인 영역에 들어가는 것이 보다 바람직하다.
상기한 비율이 영역 S, 즉, x가 65 이하인 영역에 들어갈 때, 절연층의 절연 저항값은, 예를 들어, 샘플 번호 1에서의 11010 와 같이 낮으며, 후막 다층 도체층의 배선 저항값의 변화율은, 예를 들어, 샘플 번호 1에서의 15와 같이 높다. 따라서, 영역 S 내의 비율은 바람직하지 않다. 또한, 영역 S의 저항체의 저항값의 변화율(CV)값이 크고, 저항체의 저항-온도 계수값이 크다.
상기 비율이 영역 T, 즉, z가 15이상이고 y가 65이상인 범위에 들어갈 때, 절연층의 비유전율은, 예를 들어 샘플 번호 4의 8.0과 같이 높고, 절연 저항은 예를 들어 샘플번호 4의 11010 과 같이 더 낮아지며, 후막 도체층의 배선 저항값은, 예를 들어 샘플 번호 4의 12와 같이 크다. 따라서, 상기 영역 T의 범의에 들어가는 비율은 바람직하지 않다.
상기한 비율의 영역 U의 범위 즉, x가 85이상인 범위에 들어갈 때, 페이스트의 글래스 연화점이 높고 상기 연화점이 높은 글래스로부터 제조되어진 페이스트들은 샘플번호 11에서와 같이 1000에서 소성하여도 막을 형성시키지 못하였다. 따라서, 영역 U 범위에 들어가는 비율은 바람직하지 않다.
또한, 절연 페이스트의 글래스 성분들의 조성비는 일반적으로 유전율과 관련되어 있으며, 절연 페이스트가 소성되는 온도에 관련되어져 있다. 따라서, 저유전율을 갖는 절연층을 필요로 하는 경우에 상기 비율은 점 A(x=65, y=35, z=0), B(x=65, y=30, z=8), C(x=85, y=10, z=5) 및 D(x=85, y=15, z=0)로 둘러싸인 영역에 들어가는 것이 바람직하다. 이 때에, 유전율은 5 이하가 된다. 반면에, 절연 페이스트가 약 850에서 소성되어질 때, 상기 비율은 점 A'(x=75, y=30, z=5), B'(x=75, y=25, z=0), C'(x=84, y=16, z=0) 및 D'(x=84, y=11, z=5)으로 둘러싸인 영역에 들어가는 것이 바람직하다.
상기의 실시예에서,-테르피네올(terpineol)에 용해된 아크릴 수지 용액을 절연 페이스트에 함유되어지는 유기 담체로서 사용하였지만, 특별히 제한된 것은 아니다. 상기 유기 담체 외에도, 에틸 셀룰로오스 수지, 니트로셀룰로오스 수지, 부티랄 수지 및 다른 수지들이 수지 성분으로서 사용되어지며, 부틸 카르비톨(butyl carbitol) 등과 같을 알콜 용제, 부틸 카르비톨 아세테이트와 같은 에스테르 용제, 부티레이트 등이 용제 성분으로 사용되어진다. 또는, 프탈레이트 에스테르와 같은 가소제가 본 발명의 절연 페이스트의 용도에 따라 첨가되어질 수 있다.
상기한 실시예에서, 절연 페이스트를 대기 중에서 소성하였다. 이것과는 달리, 절연 페이스트를 중성 분위기(예를 들어, N2)에서 소성하여서 상기 실시예서와 동일한 효과를 얻을 수 있다.
본 발명에 의한 절연 페이스트는 후막 다층 인쇄 회로 뿐만 아니라 단층 회로에서 유약으로 사용되어질 수 있어서, 회로의 저항체와 도체선의 특성값들의 변동을 감소시킬 수 있다.
다층 인쇄 회로가 제조되어진 상기 실시예에서, Ag가 도체 성분으로 사용되어졌지만, Cu, Ag/Pd, Ag/Pt, Au 및 다른 성분들 또한 도체 성분으로서 사용되어져서 상기 실시예에서와 동일한 효과를 가질 수 있다.
또한, 상기한 실시예에서의 Ru2O3계 저항층과는 달리, LaB6계 저항층을 갖는 다른 다층 인쇄 회로 또한, 상기 실시예에서와 동일한 효과를 가질 수 있다.
상술한 바와 같이, 본 발명의 절연 페이스트가 기판상에서 코팅되어지고 소성되어져서 페이스트로 형성된 절연층을 갖는 후막 다층 인쇄 회로가 제조되어질 때, 형성된 절연층들은 비정질이며 저유전율을 갖는다. 또한, 후막 다층 인쇄 회로의 후막 도체층의 배선 저항이 증가하지 않으며, 회로의 후막 저항층의 저항값들의 변동값과 후막 저항층의 저항-온도 계수가 증가하지 않으며, 회로의 절연층들은 고절연성을 갖는다. 따라서, 고밀도 및 저항이 낮은 인쇄 회로 패턴을 갖는 후막 다층 인쇄 회로를 제조할 수 있어서, 인쇄 회로 패턴내에서 전송되는 신호의 속도를 증가시킬 수 있다.
실시예를 통해 본 발명을 보다 상세히 설명하였지만, 본 발명의 정신과 범위를 벗어나지 않는 범위 내에서 다양한 변화와 변형이 가능함을 당업자에게 명백해질 것이다.

Claims (9)

  1. 필수적으로 SiO2, B2O3및 K2O만으로 이루어진 글래스(glass) 성분과, 유기 담체를 포함하며, 상기 글래스 성분의 조성비가 xSiO2-yB2O3-zK2O(x, y, z는 구성 성분의 중량비)로 표현되고, 점 A(x=65, y=35, z=0), B(x=65, y=20, z=15), C(x=85, y=0, z=15) 및 D(x=85, y=15, z=0)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 하는 절연 페이스트.
  2. 제1항에 있어서, 상기 구성 성분들이 점 A'(x=75, y=25, z=0), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D(x=85, y=15, z=0)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 하는 절연 페이스트.
  3. 제1항에 있어서, 상기 구성 성분들이 점 A"(x=75, y=24.5, z=0.5), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D"(x=85, y=14.5, z=0.5)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 하는 절연 페이스트.
  4. 제1항에 있어서, 필수적으로 SiO2, B2O3및 K2O만으로 이루어진 글래스 성분을 포함하는 절연층을 포함하며, 상기 글래스 성분의; 조성비가 xSiO2-yB2O3-zK2O(x, y, z는 구성 성분의 중량비)로 표현되고, 점 A(x=65, y=35, z=0), B(x=65, y=20, z=15), C(x=85, y=0, z=15) 및 D(x=85, y=15, z=0)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 하는 후막 다층 인쇄 회로.
  5. 제4항에 있어서, 상기 구성 성분들이 점 A'(x=75, y=25, z=0), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D(x=85, y=15, z=0)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 하는 후막 다층 인쇄 회로.
  6. 제5항에 있어서, 상기 구성 성분들이 점 A"(x=75, y=24.5, z=0.5), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D"(x=85, y=14.5, z=0.5)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 후막 다층 인쇄 회로.
  7. 필수적으로 SiO2, B2O3및 K2O만으로 이루어진 글래스 성분을 포함하는 절연층을 표면의 일부에 갖는 기판을 포함하며, 상기 글래스 성분의 조성비가 xSiO2-yB2O3-zK2O(x, y, z는 구성 성분의 중량비)로 표현되고, 점 A(x=65, y=35, z=0), B(x=65, y=20, z=15), C(x=85, y=0, z=15) 및 D(x=85, y=15, z=0)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 하는 후막 인쇄 회로.
  8. 제7항에 있어서, 상기 구성 성분들이 점 A'(x=75, y=25, z=0), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D(x=85, y=15, z=0)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 하는 후막 인쇄 회로.
  9. 제8항에 있어서, 상기 구성 성분들이 점 A"(x=75, y=24.5, z=0.5), B'(x=75, y=20, z=5), C'(x=85, y=10, z=5) 및 D"(x=85, y=14.5, z=0.5)를 연결한 선으로 둘러싸인 영역내에 포함되어 있음을 특징으로 후막 인쇄 회로.
KR1019960010279A 1995-04-04 1996-04-04 절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로 KR100228147B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7-79058 1995-04-04
JP7079058A JP3067580B2 (ja) 1995-04-04 1995-04-04 絶縁ペースト及びそれを用いた厚膜印刷多層回路

Publications (2)

Publication Number Publication Date
KR960039289A KR960039289A (ko) 1996-11-25
KR100228147B1 true KR100228147B1 (ko) 1999-11-01

Family

ID=13679304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960010279A KR100228147B1 (ko) 1995-04-04 1996-04-04 절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로

Country Status (3)

Country Link
US (2) US5766741A (ko)
JP (1) JP3067580B2 (ko)
KR (1) KR100228147B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3473353B2 (ja) * 1997-10-17 2003-12-02 株式会社村田製作所 絶縁体ペースト
JP2000207938A (ja) * 1999-01-13 2000-07-28 Murata Mfg Co Ltd 絶縁性ガラスペ―スト及び厚膜回路部品
JP2000284472A (ja) * 1999-01-27 2000-10-13 Murata Mfg Co Ltd 感光性絶縁体ペースト及び厚膜多層回路基板
JP3651298B2 (ja) * 1999-02-17 2005-05-25 株式会社村田製作所 感光性絶縁体ペースト及び厚膜多層回路基板
US6248680B1 (en) 1999-06-01 2001-06-19 Alliedsignal, Inc. Low temperature burnout screen printing frit vehicles and pastes
DE60021828D1 (de) * 1999-10-28 2005-09-15 Murata Manufacturing Co Dickschicht-Widerstand und Keramiksubstrat
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP4055775B2 (ja) * 2002-08-07 2008-03-05 松下電器産業株式会社 荷重センサ及びその製造方法
JP4544067B2 (ja) * 2005-07-14 2010-09-15 パナソニック株式会社 電子部品
DE102005034155B3 (de) * 2005-07-21 2006-11-16 Eos Gmbh Electro Optical Systems Vorrichtung zum schichtweisen Herstellen eines dreidimensionalen Objekts
TW201000910A (en) * 2008-04-21 2010-01-01 Top Eng Co Ltd Card for MEMS probe and method for manufacturing thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342674A (en) * 1992-03-10 1994-08-30 Hitachi, Ltd. Ceramic composition and ceramic circuit board

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2466849A (en) * 1944-01-03 1949-04-12 Corning Glass Works Molded glass article
US2561325A (en) * 1948-06-26 1951-07-24 Pittsburgh Plate Glass Co Ultraviolet transmitting glass
US3723790A (en) * 1971-02-01 1973-03-27 Corning Glass Works Electrical lamp or tube comprising copper coated nickel-iron alloy electrical current conductors and a glass enclosure
US4029605A (en) * 1975-12-08 1977-06-14 Hercules Incorporated Metallizing compositions
US4172733A (en) * 1977-11-15 1979-10-30 Okuno Chemical Industry Co., Ltd. Vitreous enamel compositions
US4287260A (en) * 1979-11-01 1981-09-01 Anchor Hocking Corporation Cordierite crystal-containing glaze
GB2115403B (en) * 1982-02-20 1985-11-27 Zeiss Stiftung Optical and opthalmic glass
US4812422A (en) * 1985-06-17 1989-03-14 Matsushita Electric Industrial Co., Ltd. Dielectric paste and method of manufacturing the paste
US5403664A (en) * 1992-05-11 1995-04-04 Nippon Electric Glass Co., Ltd. Marble-like glass ceramic
US5281562A (en) * 1992-07-21 1994-01-25 Corning Incorporated Ultraviolet absorbing glasses
GB9319971D0 (en) * 1993-09-28 1993-11-17 Cookson Group Plc Cobalt glass compositions for coatings
US5447891A (en) * 1993-09-29 1995-09-05 Ferro Corporation Lead-free glaze or enamel for use on ceramic bodies
US5403789A (en) * 1994-02-28 1995-04-04 Corning Incorporated Ultraviolet absorbing, fixed tint brown sunglass
US5503926A (en) * 1995-01-11 1996-04-02 Saint-Gobain/Norton Industrial Ceramics Corporation Hipped silicon nitride having a reduced reaction layer
DE19638380B4 (de) * 1995-09-22 2004-11-04 Murata Manufacturing Co., Ltd., Nagaokakyo Verwendung einer Glasmasse mit einer niedrigen Dielektrizitätskonstante für Hochfrequenzstromkreise
JPH0986955A (ja) * 1995-09-29 1997-03-31 Murata Mfg Co Ltd 絶縁体用ガラス組成物、絶縁体ペースト、および厚膜印刷回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342674A (en) * 1992-03-10 1994-08-30 Hitachi, Ltd. Ceramic composition and ceramic circuit board

Also Published As

Publication number Publication date
KR960039289A (ko) 1996-11-25
JP3067580B2 (ja) 2000-07-17
US5766741A (en) 1998-06-16
US5968858A (en) 1999-10-19
JPH08273437A (ja) 1996-10-18

Similar Documents

Publication Publication Date Title
US4650923A (en) Ceramic article having a high moisture proof
KR100306554B1 (ko) 후막저항체및그의제조방법
US6436316B2 (en) Conductive paste and printed wiring board using the same
KR100228147B1 (ko) 절연 페이스트 및 이를 이용한 후막 인쇄 다층 회로
US4071881A (en) Dielectric compositions of magnesium titanate and devices thereof
KR100244375B1 (ko) 전도성 페이스트, 및 이를 함유하는 도체 및 세라믹 기판
JP2970713B2 (ja) 厚膜抵抗体組成物
KR0166446B1 (ko) 절연체용 글래스 조성물, 절연체 페이스트, 및 후막 인쇄 회로
IE55727B1 (en) Hexaboride resistor composition
US5763339A (en) Insulating glass composition
US3837869A (en) Celsian containing dielectric crossover compositions
JP2989936B2 (ja) ガラスフリット、抵抗体ペーストおよび配線基板
JP3017530B2 (ja) 厚膜回路用絶縁ペースト
JP2986539B2 (ja) 厚膜抵抗組成物
JPS6054721B2 (ja) 絶縁体形成用ペースト組成物
JPH04328207A (ja) 導体組成物および配線基板
JPH0768065B2 (ja) ガラス被覆窒化アルミニウム焼結体およびその製法
JP2760035B2 (ja) 厚膜回路基板
US6355188B1 (en) Resistive material, and resistive paste and resistor comprising the material
JPH0260236B2 (ko)
JP2023135971A (ja) 厚膜抵抗ペースト、厚膜抵抗体、及び電子部品
JPH01232797A (ja) セラミック多層回路基板
JPH059954B2 (ko)
JP2006261250A (ja) 抵抗体ペースト、抵抗体及び電子部品
JPH0497594A (ja) 混成集積回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110718

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee