KR100227236B1 - 스텝된 반도체 웨이퍼위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법 - Google Patents

스텝된 반도체 웨이퍼위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법 Download PDF

Info

Publication number
KR100227236B1
KR100227236B1 KR1019910005115A KR910005115A KR100227236B1 KR 100227236 B1 KR100227236 B1 KR 100227236B1 KR 1019910005115 A KR1019910005115 A KR 1019910005115A KR 910005115 A KR910005115 A KR 910005115A KR 100227236 B1 KR100227236 B1 KR 100227236B1
Authority
KR
South Korea
Prior art keywords
wafer
aluminum
sputtering
temperature
deposition step
Prior art date
Application number
KR1019910005115A
Other languages
English (en)
Inventor
치엔-로네왕
Original Assignee
조셉 제이. 스위니
어플라이드 머티어리얼스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 조셉 제이. 스위니, 어플라이드 머티어리얼스 인코포레이티드 filed Critical 조셉 제이. 스위니
Application granted granted Critical
Publication of KR100227236B1 publication Critical patent/KR100227236B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은, 알루미늄을 반도체 웨이퍼의 표면에 스퍼터링시키고 웨이퍼 상에 밀접하게 거리 간격을 가져 덜어져 있는 스텝부, 좁은 트랜치 또는 소직경 바이어스와 같은 밀접하게 거리간격을 가져 떨어져 있는 볼록부들 사이의 하부 영역이 스퍼터링된 알루미늄으로 완전히 채워지는, 알루미늄 증착방법을 개시한다. 본 방법은 하부 영역에서 얇지 않고 제2도의 (24') 및 (26')과 같이 본질적인 평탄면에서 양기울기 까지의 표면을 갖는 알루미늄층을 형성시킨다. 제1단계는, 웨이퍼 온도를 50 내지 250
Figure kpo00001
로 그리고 스퍼터링 플라즈마를 1 내지 16킬로와트의 전력 레벨로 유지시키면서 약 200 내지 2000
Figure kpo00002
의 알루미늄을 스퍼터링시킴으로써 행해진다. 제2단계에서, 어느 쪽을 먼저 행하던지, 상기 전력 레벨을 약 14 내지 20킬로와트로 변화시키고 직류 또는 교류 바이어스를 웨이퍼에 가하고, 약 20 내지 45초의 부가적 시간 동안 또는 웨이퍼 온도가 500

Description

스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법
제1도는 종래의 방법에 의해 밀접하게 거리 간격을 가져 떨어져 있는 스텝부를 갖는 반도체 웨이퍼상에 증착된 알루미늄층의 부분 수직 단면도.
제1(a)도는 간략화를 위해 부호가 생략되었고, 제1도의 하부영역(14)의 알루미늄층이 "음 기울기"로 언급된, 알루미늄층의 나머지 부분으로 형성되는, 90
Figure kpo00005
보다 더 큰 각을 보이는 제1도의 일부를 도시한 부분 수직 단면도.
제2도는 밀접하게 거리 간격을 가져 떨어져 있는 스텝부를 갖는 반도체 웨이퍼에 본 발명의 방법에 의해 스퍼터링된 알루미늄층의 부분 수직 단면도.
제2(a)도는 간략화를 위해 부호가 생략되었고, 제2도의 하부영역(14)의 알루미늄층이 "양 기울기"로 언급된, 알루미늄층의 나머지 부분으로 형성되는, 90
Figure kpo00006
보다 더 작은 각을 보이는 제2도의 일부를 도시한 부분 수직단면도.
제3도는 웨이퍼를 챔버로 이동시킨 후 및 웨이퍼를 스퍼터링 위치로 상승시키기 전의 웨이퍼를 나타낸, 본 발명의 방법에 이용된 스퍼터링 챔버의 수직 단면도.
제4도는 제3도에 도시한 것과 동일 스퍼터링 챔버이지만 웨이퍼가 스퍼터링 공정을 개시할 수 있는 위치로 상승되는 스퍼터링 챔버의 수직 단면도.
제5도는 본 발명의 방법을 설명하는 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10,30 : 반도체 웨이퍼 11,12,13 : 스텝부
20 : 알루미늄층 40 : 스퍼터링 챔버
46 : 스퍼터링 가스 유입구 포트 48 : 출구 포트
50 : 지지부재 60 : 알루미늄 티켓
66 : 전력 공급원 70 : 실드부재
74 : 내부 립 80 : 클램프 링
100 : 웨이퍼 지지 플랫폼 114 : 중공측 또는 로드
120 : 가열수단 130 : 바이어스 전력 공급원
본 발명은 반도체 웨이퍼 위에 알루미늄층을 형성시키는 방법에 관한 것이며, 더 상세하게는, 밀접하게 거리 간격을 가져 떨어져 있는 볼록부를 갖는 반도체 웨이퍼 표면 위에 알루미늄층을 증착시키는 다단계 스퍼터링 방법에 관한 것이다.
공간이 작은 경우에, 예를 들어 공간가인들 또는 트랜치 벽들이 1.6μm 이하로 떨어져 있거나 또는 비아(via)의 직경이 1.6μm 이하일 경우에, 예를 들면 직접회로 구조물이 반도체 웨이퍼 위에 공간형 라인들, 트랜치 및/또는 비아 또는 접촉구멍을 포함할 경우에, 스텝된(stepped:층이 형성되어 있는) 표면 위에 알루미늄을 증착시키기 위해 스퍼터링 시킴으로써 알루미늄층을 형성함에 있어서, 종래의 스퍼터링 방법에 의해 형성된 알루미늄층은 평탄하지 않고 밀접하게 거리 간격을 가져 떨어져 있는 볼록부들 사이, 즉, 스텝부들 또는 트랜치벽들 사이 또는 비아 위의 영역에서 더 얇았다.
이것은, 만일 원자가 웨이퍼에 거의 수직한 경로로부터 웨이퍼에 이르지 않으면, 좁은 영역상 어느 한 측면에 있는 볼록부 또는 스텝부가 스퍼터링된 원자의 증착이 이러한 영역에 이르지 못하도록 하는 그림자 효과(shadowing effect) 때문이다. 즉, 웨이퍼를 향한 각으로 이동하는 스퍼터링된 원자는 볼록부 또는 트랜치 또는 비아의 측벽을 만나, 그들의 상부에 증착되는데, 이때 밀접하게 또는 좁게 거리 간격을 가져 떨어져 있는 볼록부사이의 웨이퍼의 하부 영역에 이르지 않는다.
종래의 방법을 사용하여 얻은 결과를 설명하는 제1도는, 반도체 웨이퍼상의 스텝부가 밀접하게 거리 간격을 가져 떨어질 때의 그림자 효과를 도시한 도면이다. 반도체 웨이퍼(10)는 웨이퍼 위에 알루미늄층(20)을 스퍼터링시키기 전에 웨이퍼 상에 형성되는 스텝부(11,12,13)를 구비하고 있다. 알루미늄층(20)이 밀접하게 거리 간격을 가져 떨어져 있지 않은 스텝부(11,12) 사이의 좁은 영역을 채우지 않지만 알루미늄층(20)의 나머지 부분보다 더 얇은 박층(22)을 단지 형성시키는데, 그 이유는 영역(14)이 인접해 있는 높은 위치의 스텝부(11,12)에 의해 그늘지기 때문이다. 이와는 대조로, 밀접하지 않게 거리 간격을 가져 떨어져 있는 스텝부(12,13) 사이의 넓은 영역(16)은 (24)로 표시한 바와 같이 층(20)의 나머지 부분보다 더 얇지 않은 알루미늄으로 완전히 채워지는데, 그 이유는 이 영역에는 영역(14)에서와 같은 그림자 효과가 없기 때문이다.
영역(14,16)에 증착된 알루미늄 사이의 두께 차이 외에, 알루미늄층(20)이 좁은 영역(14)의 측벽에 박층(26)을 형성시키고나서 음 기울기로 점차 내향으로 기울어져, 종래기술 제1도의 (28)에 알루미늄층(20)의 내향 네킹(necking) 또는 오우버행(over hang)을 형성시킨다. 이 효과는 또한 제1도의 영역(16) 위 (24)에 알루미늄층(20)에 약하게 나타나므로, 이러한 넓은 영역에서의 효과는 무시해도 무방하다. 하지만, 제1도의 영역(14)을 통해 도시한 바와 같이, 반도체 웨이퍼의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부들 사이의 영역에서의 이러한 음 기울기 효과는 알루미늄층에 공극을 형성시키고 영역(14)에로의 스퍼터링된 알루미늄의 통로를 더 방해함으로써 그림자 효과를 부가시킨다.
반도체 웨이퍼 상에 형성된 집적회로 구조물이 미세지형으로 점점 작아지고 박라인, 소라인 피치 및 소접촉구멍을 구비하므로, (a) 반도체 웨이퍼의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 하부 영역에서의 알루미늄의 음 기울기 증착과 그림자 효과를 극복할 수 있는 것이 중요하고, 및 (b) 집적회로 구조물의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부사이의 영역에 박막 또는 박층을 형성하지 않지만, 차라리 반도체 웨이퍼의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 하부 영역을 완전히 채우고 알루미늄 증착 단계 중 음 기울기를 형성시키지 않을, 밀접하게 거리간격을 가져 떨어져 있는 볼록부를 갖는 웨이퍼 표면 위에 알루미늄층을 스퍼터링시킬 수 있는 것이 중요하다.
본 발명의 주요 목적은, 반도체 웨이퍼상의 밀접하게 거리 간격을 빠져 떨어져 있는 볼록부 사이의 하부 영역을 완전히 채우고 알루미늄 증착 중에 음 기울기를 형성시키지 않을, 상기 볼록부를 갖는 반도체 웨이퍼 상에 알루미늄 층을 스퍼터링시키기 위한 개선된 방법을 제공함에 있다.
본 발명의 또 다른 목적은, (a) 약 250
Figure kpo00007
이하 온도 및 약 1 내지 16kW의 플라즈마 전력 레벨에 웨이퍼를 유지시키면서 약 2000
Figure kpo00008
이하의 알루미늄층을 웨이퍼 상에 스퍼터링시키는 제1스퍼터링 단계; 및 (b) 플라즈마 전력 레벨을 약 14 내지 20kw로 변화시키고, 직류 또는 교류 바이어스 전압을 반도체 웨이퍼에 가하고, 약 20 내지 45초 동안 또는 온도가 약 500
Figure kpo00009
이하의 온도로 상승될 때까지 알루미늄 스퍼터링을 계속하는 제2스퍼터링단계로 이루어짐으로써, 반도체 웨이퍼상의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 하부 영역이 완전히 채워지고 음 기울기가 형성되지 않도록 하는 다단계 공정을 사용하여 상기 볼록부를 가진 반도체 웨이퍼 상에 알루미늄층을 스퍼터링시키기 위한 개선된 방법을 제공함에 있다.
본 발명의 또 다른 목적은, (a) 약 250
Figure kpo00010
이하의 온도 및 약 1 내지 16kw의 플라즈마 전력 레벨로 반도체 웨이퍼를 유지시키면서 약 2000
Figure kpo00011
이하의 알루미늄층을 반도체 웨이퍼에 스퍼터링시키는 단계; (b) 플라즈마 전력 레벨을 약 14 내지 20kw로 변화시키고 약 100 내지 150볼트의 직류 바이어스 전압 또는 피이크 투 피이크(양의 피이크 값에서 음의 피이크 값까지의 진폭)가 약 300 내지 500볼트인 교류 바이어스를 웨이퍼에 가하고 약 20 내지 45분 동안 또는 웨이퍼의 온도가 약 500
Figure kpo00012
이하의 온도로 상승할 때까지 알루미늄 스퍼터링을 계속하는 단계로 이루어짐으로써, 반도체 웨이퍼 상의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 하부 영역이 본질상 완전히 채워지고 음 기울기가 형성되지 않도록 하는 다단계를 사용하여 밀접하게 거리 간격을 가져 떨어져 있는 볼록부를 갖는 반도체 웨이퍼 상에 알루미늄층을 스퍼터링시키는 개선된 방법을 제공함에 있다.
본 발명의 또 다른 목적은, (a) 반도체 웨이퍼를 약 250
Figure kpo00013
이하의 온도 및 약 1 내지 16kw의 플라즈마 전력 레벨로 유지시키면서 약 2000
Figure kpo00014
이하의 알루미늄층을 웨이퍼에 스퍼터링시키는 단계, 및 (b) 플라스마 전력 레벨을 약 14 내지 20kw로 변화시키고 약 100 내지 150볼트의 직류 바이어스 전압 또는 피이크 투 피이크가 약 300 내지 500볼트인 교류 바이어스 전압 및 약 400 내지 1000와트의 전력 레벨을 웨이퍼에 가하고 나서, 약 20 내지 45초 동안 또는 웨이퍼의 온도가 약 500
Figure kpo00015
이하의 온도로 상승할 때까지 알루미늄 스퍼터링을 계속하는 단계로 이루어짐으로써, 웨이퍼상의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 하부 영역이 본질상 완전히 채워지고 음 기울기가 형성되지 않도록 하는 다단계 공정을 사용하여 밀접하게 거리 간격을 가져 떨어져 있는 볼록부를 갖는 반도체 웨이퍼 상에 알루미늄층을 스퍼터링시키는 개선된 방법을 제공함에 있다.
본 발명의 또 다른 목적은, (a) 약 250
Figure kpo00016
이하의 온도 및 약 1 내지 16kw의 플라즈마 전력 레벨에 반도체 웨이퍼를 유지시키면서 약 2000
Figure kpo00017
이하의 알루미늄층을 웨이퍼에 스퍼터링시키는 단계; (b) 플라즈마 전력 레벨을 약 14 내지 20kw로 변화시키고, 약 100 내지 150볼트의 직류 바이어스전압이나 피이크 투 피이크가 약 300 내지 500볼트인 교류 바이어스 전압을 웨이퍼에 가하고 나서, 약 20 내지 45초 동안 또는 웨이퍼의 온도가 약 500
Figure kpo00018
이하의 온도로 상승할 때까지 알루미늄 스퍼터링을 계속 행하는 단계, 및 (c) 추가 약 0 내지 45초 동안 알루미늄을 웨이퍼 표면으로 스퍼터링시키면서 웨이퍼의 온도를 안정시키도록 웨이퍼를 웨이퍼 지지부에 열적으로 연결시키기 위해 웨이퍼의 후측면을 열전도성 가스에 접촉시키는 단계로 이루어짐으로써, 웨이퍼상의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 하부 영역이 완전히 채워지고 음 기울기가 형성되지 않도록 하는 다단계 공정을 사용하여 밀접하게 거리 간격을 가져 떨어져 있는 볼록부를 갖는 반도체 웨이퍼 상에 알루미늄층을 스퍼터링시키는 개선된 방법을 제공함에 있다.
본 발명에 의해, 제2도에서(22')로 도시한 바와 같이, 다단계 공정을 사용하여 알루미늄층을 반도체 웨이퍼 표면에 스퍼터링시켜, 제1도에 도시된 종래 공정의 결과와는 대조로, 웨이퍼상의 밀접하게 거리 간격을 가져 떨어져 있는 스텝부 사이의 영역이 완전히 채워진다. 또한, 알루미늄층이 제1도에 (26)으로 나타낸 바와 같이 음 기울기를 갖는 표면에 증착되지 않지만, 알루미늄은 증착하여 제2도에 (24') 및 (26')로 나타낸 바와 같은 평탄층에서 양 기울기 부분까지의 층을 형성시킨다.
용어 "밀접하게 거리 간격을 가져 떨어져 있는 볼록부"는 반도체 웨이퍼 상에 볼록라인, 트랜치의 마주하는 벽부 또는 비아의 측벽과 같은 볼록부을 의미하며, 하부 영역의 폭에 대한 이러한 볼록부 또는 벽부의 높이 사이의 가로세로비는 약 0.625 내지 1이고, 벽부가 테이퍼링될 때의 소정 경우는 2 정도로 높다.
본 발명에 따른 반도체 웨이퍼 상에 스퍼터링된 알루미늄층의 표면을 나타내는데 사용된 "음 기울기" 및 "양 기울기"는 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 반도체 웨이퍼의 하부 영역상의 알루미늄층 표면이 알루미늄층 표면의 나머지 부분에 관해 정의하는 각을 의미한다. 제1도 및 제1(a)도에 (26)으로 나타낸 바와 같이 각이 90
Figure kpo00019
이상일 때는 기울기는 "음 기울기"이고, 제2도 및 제2(a)도에 나타낸 바와 같이 각이 90
Figure kpo00020
이하일 때는 기울기는 "양 기울기"이다.
본 발명 방법에 의해 형성된 스퍼터링된 알루미늄층은 순수 알루미늄, 예를 들어 99.9+ wt.% 알루미늄이거나, 또는 약 1.5 이하 wt.% 실리콘이거나 약 2 이하 wt.% 구리 또는 이 특정범위 내 실리콘 및 구리의 혼합물을 함유하는 알루미늄 합금으로 이루어질 수도 있다. 따라서 용어 "알루미늄"은 순수 알루미늄 그리고 실리콘이나 구리 또는 상기한 범위내의 실리콘 및 구리와 합금화된 알루미늄을 포함함을 의미한다.
[스퍼터링 장치]
본 발명의 방법을 행하는데 사용될 수 있는 통상적인 스퍼터링 장치가 제3도 및 제4도에 도시되어 있다. 웨이퍼(30)는 초기에 상부벽(42) 및 측벽(48)으로 이루어지는 스퍼터링 챔버(40)내로 삽입되고, 웨이퍼(30)를 지지하기 위해 적당한 직경의 확대 상부 플랜지(52)가 제공된 제3도 및 제4도에 도시한 실린더형 또는 링형 지지부재(50)와 같은 웨이퍼 지지부재 위에 배치된다. 지지부재(50)는 핀 또는 브래킷(56)에 의해 챔버벽에 설치될 수 있다.
챔버(40)에는 30 내지 300sccm의 비율로 챔버내로 흐르는 아르곤과 같은 스퍼터링 가스공급원(도시 않음)에 연결된 스퍼터링 가스 유입구 포트(46)가 더 제공된다. 스퍼터링 챔버 내를 약 1 내지 8밀리토르의 압력으로 유지시키기 위해 출구 포트(48)를 진공펌프수단(도시 않음)에 연결시킨다.
챔버(40)의 상부벽(42)에 설치되는 알루미늄 타겟(60)은 절연체(62)에 의해 챔버(40)의 접지벽(48)으로부터 절연된다. 알루미늄 타겟(60)을 조절할 수 있는(재설정할 수 있는) 전력 레벨을 갖는 전력 공급원(66)의 음단자에 전기적으로 연결시킨다.
타겟(60) 주위 및 챔버(40)의 상부벽(42)에 설치되는 실린더형 실드부재(70)에는 웨이퍼가 스퍼터링 위치로 상승할 때 나중에 기술될 목적을 위해 웨이퍼(30)를 원형 웨이퍼 지지 플랫폼(100)에 밀폐시키기 위해 웨이퍼(30)의 상부 표면 테두리가 맞물리도록 클램프 링(80)을 이동시키는 상향으로 뻗어있는 내부 립(74)과 하부 플랜지 또는 쇼울더(72)가 제공된다.
제3도에 도시한 바와 같이, 웨이퍼 지지 플랫폼(100)은 챔버(40)로의 웨이퍼(30)의 초기 로딩을 촉진시키기 위해 웨이퍼(30) 아래에 위치한다. 하지만, 제4도에 도시한 바와 같이, 플랫폼(100)을 사용하여 웨이퍼(30)를 웨이퍼 지지부재(50)로부터 떨어지게, 실드(70)내 위치에 및 타겟(60) 아래로 올려, 웨이퍼(30)상에 알루미늄층을 스퍼터링 증착시킨다. 웨이퍼 지지 플랫폼(100)은 또한 웨이퍼(30)를 위한 바이어스 수단, 가열수단 및 열 안정화 수단으로써 역할을 한다.
플랫폼(100)은 초기에 예를 들어 중공축 또는 로드(rod:114)를 경유하여 플랫폼(100)에 결합된 유체 전력 실린더로 이루어질 수 있는 올림수단(110)을 통해 실린더형 지지부재(50)로부터 웨이퍼(30)를 올리는 위치로 상승한다.
플랫폼(100)은 또한 중공축(114)을 통해 가열기 전력 공급원(124)에 전기적으로 연결된 전기저항 가열기로 구성되는 가열수단(120)을 구비한다. 스퍼터링 증착공정을 시작할 때, 가열기수단(120)은 웨이퍼(30)를 처음으로 가열시키는 역할을 한다. 플랫폼(100)에는 수냉코일(도시 않음)과 같은 냉각수단이 제공되어 플랫폼(100)의 온도를 더 안정화시킨다.
본 발명의 스퍼터링 공정 중에 웨이퍼(30)의 온도를 안정화시키기 위해, 웨이퍼(30)의 뒷표면 테두리를 플랫폼(100)의 상부 표면(102)에 밀폐시키기 위해 클램프 링(80)과 협력하는 플랫폼(100)의 볼록 상부 표면(102) 테두리에 인접해 있는 크라운(104)이 플랫폼(100)에 더 제공되어서, 나중에 기술될 일부 공정 동안 상부 표면(102)의 개구부(106)를 통해 아르곤과 같은 열전도성 가스의 유입이 허용되고, 웨이퍼(30)의 뒷표면과 상부 표면(102) 사이에 약 1 내지 2μm의 두께를 갖는 밀폐된 챔버를 형성시킨다.
중공축(114)을 통해 가스공급원(108)으로부터 공급된 열전도성 가스는 웨이퍼(30)를 플랫폼(100)에 열적으로 연결시키는 역할을 한다. 과도열을 스퍼터링 공정 중에 웨이퍼(30)에 가함에 따라, 이러한 열이 웨이퍼(30)로부터 가스를 농해 웨이퍼보다 훨씬 무거운 플랫폼(100)에 전달되어서, 이 열이 생길 때 부가적 열을 흡수하기 위해 대용량의 히트싱크로서 작용한다.
이 웨이퍼는 또한 바이어스 전력 공급원(130)으로부터 플랫폼(100)및 클램프 링(80)을 통해 접지 챔버에 대해 전기적으로 바이어스될 수 있다. 이 바이어스는 나중에 기술될, 웨이퍼(30)에 가해지는 직류 또는 교류 바이어스일 수 있다.
[제1증착 단계]
본 발명의 다단계 스퍼터링 공정은 약 200 내지 2000
Figure kpo00021
의 두께를 갖는 초기 알루미늄층을 형성시키기 위해 충분한 시간 동안 웨이퍼 표면에 알루미늄을 제1스퍼터링시킴으로써 행해진다. 이 단계의 목적은 나중에 기술될 제2증착 단계 중 반도체 웨이퍼 위에 교류 또는 직류 바이어스로 나중에 전기 바이어스될 웨이퍼 표면을 가지도록 스퍼터링되는 알루미늄층의 전도성 표면을 형성함에 있다. 만일 전도성 알루미늄층이 후에 교류 및 직류 바이어스를 사용하기 전에 한 단계에서 형성되지 않으면, 직류 바이어스의 사용으로 아아크가 발생하고 교류 바이어스에 의해 불연속막이 형성될 수 있다. 그래서, 제1증착 단계는 후증착 단계 또는 단계들이 의도한 방법으로 작용하기에 충분한 두께의 전도성 재료층을 형성시키는 역할만 한다.
제1증착 단계 중 웨이퍼의 온도는 약 50 내지 250
Figure kpo00022
, 바람직하게는 50 내지 200
Figure kpo00023
및 가장 바람직하게는 50 내지 150
Figure kpo00024
로 유지된다.
타겟 전력 공급원은 약 -600 내지 -400볼트, 바람직하게는 -550 내지 -450볼트 및 가장 바람직하게는 약 -500볼트의 압력과 약 1 내지 16kw의 전력 레벨로 설치된다.
제1스퍼터링 단계 및 본 발명 공정의 나머지 단계 전체 동안에, 스퍼터링 챔버 내 압력을 약 1 내지 8밀리토르로 유지시키는 동시에 아르곤과 같은 스퍼터링 가스를 약 30 내지 300sccm의 비율로 스퍼터링 챔버 내로 흘린다.
본 발명 스퍼터링 증착 공정의 제1단계를 수행하기 위해, 웨이퍼는 초기에 로드록 진공챔버로부터 지지링(50)으로 로딩되고 챔버(40)는 약 10-7토르까지 진공처리된다. 웨이퍼(30)가 챔버(40)에 삽입되기 전에 플랫폼(100)에 있는 가열수단(120)은 약 250 내지 450
Figure kpo00025
로 플랫폼(100)을 미리 가열시킨다. 웨이퍼(30)가 챔버(40)에 및 지지링(50)에 삽입된 후 그리고 플랫폼(100) 위에 놓이기 전에, 0 내지 60초의 선택적 시간 간격이 방사에 의해 웨이퍼(30)를 가열시키는데 사용될 수 있다.
그리고 나서 플랫폼(100)을 상승시켜 웨이퍼(30)와 접촉시키고 웨이퍼(30)를 지지부재(50)로부터 제4도에 도시한 위치로 제거시킨다. 플랫폼은 제1증착 단계를 시작하기 전에 플랫폼(100)내 가열기로부터 가열 방사시킴으로써 웨이퍼 온도를 바람직한 범위까지 상승시키기 위해 약 5 내지 120초 동안 웨이퍼(30)와 접촉하도록 유지된다.
어떤 열전도성 가스도 이 단계에서 웨이퍼의 후측면과 웨이퍼 지지플랫폼(100)의 상부 표면(102) 사이에 형성된 영역에 대해 허용되지 않는데, 그 이유는 이것은 만일 열전도성 가스가 이 단계에서 사용될 경우에 발생할 가열기와 웨이퍼 사이의 더 효과적인 열전달 때문에 웨이퍼 온도를 바람직한 온도보다 더 높은 온도로 상승시키기 때문이다.
제1단계 중 가열기가 바람직한 웨이퍼 온도보다 더 높은 온도로 유지되는 이유는, 가열기 온도가 후속 단계보다 더 높은 게 틀림없고, 본 발명의 단계들에 대한 속도가 주어지면 제1단계 중 가열기를 더 낮은 온도로 유지시킨 이후에 상기 가열기가 제2 또는 3단계 전에 웨이퍼를 추가로 가열하기는 불가능하기 때문이다. 그래서, 가열기는 전체 공정 동안 및 제1단계 중의 짧은 접촉시간 동안 동일한 온도, 즉 약 250 내지 450
Figure kpo00026
로 유지되고, 전도열 결합 및 전달보다는 차라리 방사열 전달이 나머지 공정의 온도보다 제1증착 단계 중의 웨이퍼 온도를 더 낮게 유지시키는 바람직한 목적을 이루게 한다.
그리고 나서, 아르곤과 같은 스퍼터링 가스를 상기한 흐름 범위로 챔버 내로 흘리고 타겟(60), 원칙적으로는 실드(70)에 노출된 챔버(40)의 접지부와 타겟(60) 사이에 플라즈마를 점화시키는 동시에 챔버(40)를 약 1 내지 8밀리토르의 바람직한 압력 범위로 유지시킴으로써 증착 공정의 제1단계가 시작된다. 제1증착 단계는 약 200 내지 2000
Figure kpo00027
두께의 바람직한 초기 알루미늄층이 웨이퍼 상에 증착될 때까지 행해진다.
[제2증착 단계]
제2증착 단계는 약 15 내지 45초 동안 행해진다. 이 단계는 시간이나 전력 레벨보다는 웨이퍼의 온도에 제한 받는데, 웨이퍼의 최대 온도는 약 500
Figure kpo00028
이하이고, 바람직한 온도는 약 400
Figure kpo00029
이하이다. 따라서, 최대 웨이퍼 제한 온도를 넘지 않는 한, 12 내지 14kw의 플라즈마 전력 레벨이 사용될 수 있다. 플라즈마 전력 공급원에 사용된 전압은 제1단계에서와 같은 레벨로 유지될 수 있다. 만일 스퍼터링이 진행됨에 따라 웨이퍼 온도가 최대 웨이퍼 온도에 접근하면, 제2단계는 끝나고 제3단계가 시작된다.
본 발명에 의해, 웨이퍼의 밀접하게 인접해 떨어져 있는 블록부들 사이의 하부 영역을 포함한 웨이퍼 표면에 스퍼터링된 알루미늄의 균일한 증착을 제공하기 위해, 웨이퍼 지지 플랫폼(100) 및 클램프 링(80)을 통해 웨이퍼(30)에 연결된 웨이퍼 바이어스 전력 공급원(130)을 사용하여 실드(70) 및 증착 챔버(40)의 접지벽에 관해 바이어스 전압을 웨이퍼에 가한다.
웨이퍼(30)에 가한 바이어스는 직류 또는 교류 바이어스일 수 있다. 직류 바이어스를 웨이퍼(30)에 가할 때, 약 -150 내지 -100볼트 직류의 음 바이어스를 약 400 내지 1000와트의 전력 레벨로 웨이퍼(30)에 가한다. 교류 바이어스를 웨이퍼(30)에 가할 때, 피이크 투 피이크가 약 300 내지 500볼트인 전압이 다시 약 400 내지 1000와트의 전력 레벨로 약 50 내지 500kHz의 주파수에서 사용된다. 전력 레벨에 관하여, 웨이퍼에서의 바이어스는 접지된 챔버벽(48) 및 실드를 구비한 스퍼터링 챔버의 접지부와 웨이퍼(30) 및 클램프 링(80) 사이를 챔버 내 이온화 가스를 통해 전류가 흐르도록 한다. 따라서, 챔버 및/또는 실드의 기하학적 변화와 웨이퍼 및 클램프 링의 치수변화가 전체 전류 흐름 및 그에 따라 웨이퍼(30)의 바이어스에 의해 소비된 전력량에 영향을 준다.
웨이퍼 온도가 약 500
Figure kpo00030
, 바람직하게는 약 400
Figure kpo00031
에 이르렀을 때, 본 발명의 스퍼터링 공정의 제2단계가 완료된다. 제2단계의 엔드 포인트는 웨이퍼 온도를 모니터링하거나 또는 최대 500
Figure kpo00032
이하의 웨이퍼 온도를 가지도록 실험적으로 결정된 상술한 시간 내에 소정 포인트에서 엔드될 제2단계의 시간을 정함으로써 결정될 수 있다.
[선택적 제3증착 단계]
본 발명 스퍼터링 공정의 제2단계가 완료될 때, 아르곤과 같은 열전도성 가스를 플랫폼(100)의 표면(102)과 웨이퍼(30) 사이의 밀폐된 영역으로 흘리는 단계로 이루는지는 제3단계가 시작된다. 이것은 웨이퍼(30)를 플랫폼(100)에 열적으로 결합시키며, 이에 의해 웨이퍼의 온도 증가를 추가로 제한한다. 그리고 나서, 스퍼터링 공정이 0 내지 45초의 부가적 시간 동안 동일 전력 레벨 및 동일 웨이퍼 바이어스에서 선택적으로 계속된다.
제3단계는 또한 제2단계에서 요구된 최대 온도를 넘지 않는 최대 웨이퍼 온도를 갖는 웨이퍼 온도로 다시 제어 및 제한된다. 만일 필요하다면, 제3단계 중 웨이퍼 온도를 인용된 제한 범위 이내로 유지시키기 위해 전력 레벨이 감소될 수 있다. 하지만, 통상적으로, 제3단계 동안 전력 레벨을 약 14kw 이하로는 감소되지 않을 것이다.
만일 웨이퍼 온도 및 증착율의 더 정확한 제어를 제공하는 것이 요구된다면, 웨이퍼에서의 바이어스 전압 및 스피터링 전력은 제2단계 또는 제3단계 동안 조절될 수 있다.
제3단계 중 알루미늄의 선택적 부가적 증착에 관해, 즉 웨이퍼의 후측면을 플랫폼에 열적으로 결합시키기 위해 가스를 웨이퍼의 후측면에 흘리기 시작한 후, 웨이퍼 위에 증착될 전체 알루미늄 양은 웨이퍼의 기초 지형(topography)에 어느 정도 따를 것이다. 웨이퍼의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부들 사이의 웨이퍼 하부 영역 상부에 증착된 알루미늄층의 전체 두께는 비아 또는 트랜치의 깊이, 모는 웨이퍼상의 라인의 높이에 대해 80% 이상 및 바람직하게는 약 100 내지 200%이다.
상기 절차를 사용함으로써, 기초 반도체 웨이퍼의 최고부의 상부에 약 0.6 내지 2μm의 평균 두께, 통상적으로 약 1.0μm의 두께를 갖는 알루미늄층이 증착된다. 증착된 알루미늄층이 웨이퍼의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 하부 영역을 완전히 채우고 이러한 웨이퍼의 하부 영역 상에 음 기울기를 형성시키지 않는다.
이점에 있어서, 본 발명의 방법을 사용함으로써, 1.25(높이/폭)만큼 높은 가로세로비를 갖는 밀접하게 거리 간격을 가져 떨어져 있는 수직 볼록라인들 사이의 영역과 똑바른 벽(기울어지지 않은 벽) 형태의 트랜치는 상술한 종래의 알루미늄박층을 형성시키지 않으면서 알루미늄으로 바람직하게 채워질 수 있다. 그리고, 벽이 수평에 대해 약 80
Figure kpo00033
이하의 각으로 테이퍼링되면(볼록라인들 사이의 영역 또는 트랜치의 하부에 측정된 바와 같이) 가로세로비가 2인 볼록라인들 사이 영역 및 트랜치가 본 발명의 방법을 사용하여 알루미늄으로 바람직하게 채워질 수 있다.
마찬가지로, 가로세로비 1인 똑바른 벽형 바이어스가 본 발명의 방법을 사용하여 바람직하게 채워지고 수평에 대해 70
Figure kpo00034
이하의 각을 이루는 벽을 갖는 테이퍼링된 비아는 본 발명에 의해 2 정도의 가로세로비로 바람직하게 채워질 수 있다.
본 발명의 방법을 더 설명하기 위해, 0.6mm 실리콘 웨이퍼를 상기한바와 같은 스퍼터링 챔버로 이동시킨다. 이 웨이퍼는 약 1μm의 스텝들 사이에 공간으로 형성된 일련의 1μm 높이 및 1μm 폭의 산화규소 스텝을 가진다.
그리고 나서, 스퍼터링 챔버에 약 3.3×10-8토르의 압력을 펌핑 하강시킨다. 타겟 전력 공급원은 -428볼트 직류 타겟 전압을 갖는 2000와트 전력으로 설정된다. 가열기의 온도는 300
Figure kpo00035
이다. 웨이퍼를 챔버로 이동시킨 후, 약 1분 이내에 웨이퍼를 스퍼터링 위치에 이동시키기 위해 플랫폼을 상승시킨다. 이어 아르곤 가스를 100sccm으로 챔버를 통해 흘린다. 이어 플라즈마를 점화시키고 약 10초 동안 상기 전력 레벨 2000와트로 웨이퍼를 스퍼터링시킨다.
이어 타겟 전력 공급원의 전력 레벨을 18kw로 재설정하고 -120볼트직류의 웨이퍼 바이어스를 지지 플랫폼과 클램프 링을 통해 웨이퍼에 가한다.
웨이퍼의 온도를 제어하기 위해 웨이퍼 지지부와 웨이퍼의 후측면 사이에 아르곤 가스가 허용된 후, 웨이퍼를 추가 30초 동안 스퍼터링시킨다. 이 스퍼터링 공정을 추가 40초 동안 15kw의 전력 레벨 및 -140볼트 직류의 웨이퍼 바이어스 전압에서 계속한다. 이 공정을 멈추기 위해 타겟 전력 공급을 멈춘다.
이어, 웨이퍼를 챔버로부터 제거 및 분리하여 주사 전자 현미경(SEM)하에 검사한다. 밀접하게 거리 간격을 가져 떨어져 있는 스텝부들 사이의 하부 영역이 알루미늄으로 완전히 채워졌고 공극도 형성되지 않았고 하부 영역 상부에 증착된 알루미늄층의 기울기는 양이 됨을 알 수 있다.
그래서, 본 발명은, 반도체 웨이퍼상의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부 사이의 영역이 알루미늄으로 완전히 채워지고 웨이퍼의 밀접하게 거리 간격을 가져 떨어져 있는 볼록부들 사이의 하부 영역의 상부에 증착된 알루미늄층에서의 음 기울기를 피할 수 있는, 새로운 알루미늄 증착 방법을 제공한다.

Claims (10)

  1. 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기 위한 스퍼터링 방법에 있어서, (a) 타겟에 1 내지 16킬로와트의 전력 레벨을 유지시키면서 타겟으로부터 200 내지 2000
    Figure kpo00036
    의 알루미늄을 상기 웨이퍼 상에 스퍼터링시키는 제1증착 단계; (b) 직류 또는 교류 바이어스를 상기 웨이퍼에 가하면서, 전력 레벨을 적어도 14킬로와트로 변화시키고 25 내지 45초 동안 또는 웨이퍼의 온도가 500
    Figure kpo00037
    에 이를 때까지 알루미늄을 스퍼터링시키는 제2증착 단계; 및 (c) 상기 웨이퍼를 500
    Figure kpo00038
    이하의 온도로 유지시키기 위해 열전도성 가스를 상기 웨이퍼의 후측면에 접촉시키면서, 0 내지 45초 동안 상기 웨이퍼 상에 추가의 알루미늄을 선택적으로 스퍼터링시키는 제3증착 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 바이어스는 -150 내지 -100볼트 범위의 직류 바이어스이거나 피이크 투 피이크의 진폭이 300 내지 500볼트범위인 교류 바이어스인 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 제1증착 단계로 웨이퍼의 온도를 50 내지 250
    Figure kpo00039
    로 유지시키면서 행해지는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 타겟 전압은 전체 공정에 걸쳐 -400 내지 -600볼트 범위 내에 유지되고, 상기 스퍼터링 챔버 내 압력은 전체공정에 걸쳐 1 내지 9밀리토르 범위 내에 유지되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 웨이퍼의 온도는 제2증착 단계 동안 400
    Figure kpo00040
    이하로 제한되는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 열전도성 가스는 제3증착 단계 동안 상기 웨이퍼의 온도를 제어하기 위해 상기 웨이퍼를 450
    Figure kpo00041
    이하의 온도로 유지된 가열기에 결합시키는 것을 특징으로 하는 방법.
  7. 제2항에 있어서, 상기 가열기는 웨이퍼 지지 플랫폼에 배치되고, 상기 가열기 및 지지 플랫폼은 상기 제1스퍼터링 단계에 앞서 초기에 250 내지 450
    Figure kpo00042
    의 온도로 가열되고, 상기 열전도성 가스는 상기 제2증착 단계 후 제3증착 단계 동안 상기 웨이퍼를 상기지지 플랫폼에 열 결합시켜 웨이퍼의 온도를 제어하기 위해 상기 웨이퍼 지지 플랫폼의 상부표면과 상기 웨이퍼의 후측면 사이의 밀폐된 영역에 유입되는 것을 특징으로 하는 방법.
  8. 밀접하게 거리 간격을 가져 떨어져 있는 볼록부를 갖는 반도체 웨이퍼 위에 알루미늄층을 증착시키는 방법에 있어서, (a) 스퍼터링 챔버내의 웨이퍼 지지 플랫폼을 250 내지 450
    Figure kpo00043
    의 온도로 가열시키는 단계; (b) 상기 가열된 지지 플랫폼을 상승시켜 상기 웨이퍼에 접촉시키고 상기 웨이퍼 및 플랫폼을 상기 챔버내의 스퍼터링 위치로 이동시키는 단계; (c) 타겟의 전력 레벨을 1 내지 16킬로와트로 유지시키면서, 상기 웨이퍼 상에 알루미늄을 200 내지 2000
    Figure kpo00044
    증착시키기에 충분한 시간동안 타겟으로부터의 알루미늄을 상기 웨이퍼 상에 스피터링시키는 제1증착 단계; (d) 직류 또는 교류 바이어스를 상기 웨이퍼에 가하면서, 상기 전력 레벨을 14 내지 20킬로와트로 변화시키고 25 내지 45초 동안 또는 웨이퍼의 온도가 500
    Figure kpo00045
    에 이를 때까지 알루미늄을 스퍼터링시키는 제2증착 단계; 및 (e) 상기 웨이퍼의 바이어스를 유지시키면서, 상기 웨이퍼의 온도를 제어하기 위해 열전도성 가스를 웨이퍼의 후측면에 접촉시키고 0 내지 45초 동안 추가의 알루미늄을 웨이퍼 상에 선택적으로 스퍼터링시키는 제3증착 단계를 포함하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 제2 및 3증착 단계 동안 상기 웨이퍼상의 바이어스는 -150 내지 -100볼트의 직류 바이어스이거나 피이크 투 피이크의 진폭이 300 내지 500볼트인 교류 바이어스인 것을 특징으로 하는 방법.
  10. 밀접하게 거리 간격을 가져 떨어져 있는 볼록부를 갖는 반도체 웨이퍼 위에 평면으로부터 양의 기울기까지의 범위를 갖는 표면을 구비한 알루미늄층을 스퍼터링시키는 방법에 있어서, (a) 스퍼터링 챔버내의 웨이퍼 지지 플랫폼을 250 내지 450
    Figure kpo00046
    로 가열시키는 단계; (b) 상기 가열기 지지 플랫폼을 상승시켜 웨이퍼에 접촉시키고 상기 가열기 지지 플랫폼 상의 웨이퍼를 상기 챔버내의 스퍼터링 위치로 상승시키는 단계; (c) 타겟을 1 내지 16킬로와트의 전력 레벨로 유지시키고 -600 내지 -400볼트의 타겟전압을 유지시키면서, 200 내지 2000
    Figure kpo00047
    의 알루미늄이 상기 웨이퍼 상에 증착될 때까지 타겟으로부터의 알루미늄을 웨이퍼 상에 스퍼터링시키는 제1증착 단계; (d) 상기 웨이퍼에 -150 내지 -100볼트의 직류 바이어스 전압 또는 피이크 투 피이크 진폭이 300 내지 500볼트의 교류 바이어스 전압을 가하면서, 상기 전력 레벨을 14 내지 20킬로와트의 범위로 변화시키고 25 내지 45초 동안 또는 상기 웨이퍼의 온도가 500
    Figure kpo00048
    에 이를 때까지 알루미늄을 스퍼터링시키는 제2증착 단계; 및 (e) 상기 웨이퍼의 바이어스를 계속 유지시키면서, 상기 웨이퍼의 온도를 제어하기 위해 열전도성 가스를 웨이퍼의 후측면에 접촉시키고 0 내지 45초 동안 추가의 알루미늄을 웨이퍼 상에 선택적으로 스퍼터링시키는 제3증착 단계를 포함하는 것을 특징으로 하는 방법.
KR1019910005115A 1990-03-30 1991-03-30 스텝된 반도체 웨이퍼위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법 KR100227236B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/502,362 US5108570A (en) 1990-03-30 1990-03-30 Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
US7/502,362 1990-03-30

Publications (1)

Publication Number Publication Date
KR100227236B1 true KR100227236B1 (ko) 1999-11-01

Family

ID=23997467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005115A KR100227236B1 (ko) 1990-03-30 1991-03-30 스텝된 반도체 웨이퍼위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법

Country Status (5)

Country Link
US (1) US5108570A (ko)
EP (1) EP0451571B1 (ko)
KR (1) KR100227236B1 (ko)
DE (1) DE69123870T2 (ko)
ES (1) ES2098279T3 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402941B1 (ko) * 1996-08-19 2004-03-18 주식회사 하이닉스반도체 반도체 소자의 금속층 형성방법

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69031903T2 (de) 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5658828A (en) 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
US6287963B1 (en) * 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
EP0552893B1 (en) * 1992-01-21 1995-12-06 STMicroelectronics, Inc. Method for forming an aluminium contact
US6033534A (en) * 1992-05-20 2000-03-07 Siemens Aktiengesellschaft Method for producing an Al-containing layer with a planar surface on a substrate having hole structures with a high aspect ratio in the surface
EP0594300B1 (en) * 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
US5358616A (en) * 1993-02-17 1994-10-25 Ward Michael G Filling of vias and contacts employing an aluminum-germanium alloy
US5360524A (en) * 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
US5540821A (en) * 1993-07-16 1996-07-30 Applied Materials, Inc. Method and apparatus for adjustment of spacing between wafer and PVD target during semiconductor processing
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
KR960026261A (ko) * 1994-12-14 1996-07-22 제임스 조셉 드롱 재 도입형 콘택 홀을 피복시키거나 또는 충진시키기 위한 방법 및 장치
US5766426A (en) * 1995-02-14 1998-06-16 Sputtered Films, Inc. Apparatus for, and method of, depositing a film on a substrate
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US6238533B1 (en) 1995-08-07 2001-05-29 Applied Materials, Inc. Integrated PVD system for aluminum hole filling using ionized metal adhesion layer
US5807467A (en) * 1996-01-22 1998-09-15 Micron Technology, Inc. In situ preclean in a PVD chamber with a biased substrate configuration
US5741406A (en) * 1996-04-02 1998-04-21 Northerwestern University Solid oxide fuel cells having dense yttria-stabilized zirconia electrolyte films and method of depositing electrolyte films
EP0799903A3 (en) 1996-04-05 1999-11-17 Applied Materials, Inc. Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
US5997699A (en) * 1996-04-08 1999-12-07 Micron Technology Inc. Insitu faceting during deposition
US5827408A (en) * 1996-07-26 1998-10-27 Applied Materials, Inc Method and apparatus for improving the conformality of sputter deposited films
US6309971B1 (en) 1996-08-01 2001-10-30 Cypress Semiconductor Corporation Hot metallization process
GB9619461D0 (en) * 1996-09-18 1996-10-30 Electrotech Ltd Method of processing a workpiece
US6156645A (en) * 1996-10-25 2000-12-05 Cypress Semiconductor Corporation Method of forming a metal layer on a substrate, including formation of wetting layer at a high temperature
US5873983A (en) * 1997-01-13 1999-02-23 Vanguard International Semiconductor Corporation Method for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
US6176983B1 (en) * 1997-09-03 2001-01-23 Vlsi Technology, Inc. Methods of forming a semiconductor device
FR2769923B1 (fr) * 1997-10-17 2001-12-28 Cypress Semiconductor Corp Procede ameliore de metallisation a chaud
US6140228A (en) 1997-11-13 2000-10-31 Cypress Semiconductor Corporation Low temperature metallization process
JP4947834B2 (ja) 1997-11-26 2012-06-06 アプライド マテリアルズ インコーポレイテッド ダメージフリー被覆刻設堆積法
US20050272254A1 (en) * 1997-11-26 2005-12-08 Applied Materials, Inc. Method of depositing low resistivity barrier layers for copper interconnects
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6169030B1 (en) * 1998-01-14 2001-01-02 Applied Materials, Inc. Metallization process and method
US6177350B1 (en) 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
US6140236A (en) * 1998-04-21 2000-10-31 Kabushiki Kaisha Toshiba High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring
US6162332A (en) * 1998-05-07 2000-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for preventing arcing in sputter chamber
US6187667B1 (en) 1998-06-17 2001-02-13 Cypress Semiconductor Corp. Method of forming metal layer(s) and/or antireflective coating layer(s) on an integrated circuit
US6638856B1 (en) 1998-09-11 2003-10-28 Cypress Semiconductor Corporation Method of depositing metal onto a substrate
US6306265B1 (en) * 1999-02-12 2001-10-23 Applied Materials, Inc. High-density plasma for ionized metal deposition capable of exciting a plasma wave
US6556949B1 (en) * 1999-05-18 2003-04-29 Applied Materials, Inc. Semiconductor processing techniques
US6303395B1 (en) 1999-06-01 2001-10-16 Applied Materials, Inc. Semiconductor processing techniques
US6456894B1 (en) 1999-06-01 2002-09-24 Applied Materials, Inc. Semiconductor processing techniques
US6408220B1 (en) 1999-06-01 2002-06-18 Applied Materials, Inc. Semiconductor processing techniques
US7069101B1 (en) 1999-07-29 2006-06-27 Applied Materials, Inc. Computer integrated manufacturing techniques
US10047430B2 (en) 1999-10-08 2018-08-14 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
US6640151B1 (en) 1999-12-22 2003-10-28 Applied Materials, Inc. Multi-tool control system, method and medium
US6455427B1 (en) 1999-12-30 2002-09-24 Cypress Semiconductor Corp. Method for forming void-free metallization in an integrated circuit
US6969448B1 (en) 1999-12-30 2005-11-29 Cypress Semiconductor Corp. Method for forming a metallization structure in an integrated circuit
US6627056B2 (en) * 2000-02-16 2003-09-30 Applied Materials, Inc. Method and apparatus for ionized plasma deposition
US6420263B1 (en) * 2000-02-28 2002-07-16 International Business Machines Corporation Method for controlling extrusions in aluminum metal lines and the device formed therefrom
US6952656B1 (en) 2000-04-28 2005-10-04 Applied Materials, Inc. Wafer fabrication data acquisition and management systems
US6708074B1 (en) 2000-08-11 2004-03-16 Applied Materials, Inc. Generic interface builder
US7188142B2 (en) * 2000-11-30 2007-03-06 Applied Materials, Inc. Dynamic subject information generation in message services of distributed object systems in a semiconductor assembly line facility
US20020128735A1 (en) * 2001-03-08 2002-09-12 Hawkins Parris C.M. Dynamic and extensible task guide
US20020138321A1 (en) * 2001-03-20 2002-09-26 Applied Materials, Inc. Fault tolerant and automated computer software workflow
US7201936B2 (en) * 2001-06-19 2007-04-10 Applied Materials, Inc. Method of feedback control of sub-atmospheric chemical vapor deposition processes
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US7101799B2 (en) * 2001-06-19 2006-09-05 Applied Materials, Inc. Feedforward and feedback control for conditioning of chemical mechanical polishing pad
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
US7082345B2 (en) * 2001-06-19 2006-07-25 Applied Materials, Inc. Method, system and medium for process control for the matching of tools, chambers and/or other semiconductor-related entities
US7047099B2 (en) 2001-06-19 2006-05-16 Applied Materials Inc. Integrating tool, module, and fab level control
US6910947B2 (en) 2001-06-19 2005-06-28 Applied Materials, Inc. Control of chemical mechanical polishing pad conditioner directional velocity to improve pad life
US7160739B2 (en) 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
US7337019B2 (en) * 2001-07-16 2008-02-26 Applied Materials, Inc. Integration of fault detection with run-to-run control
US7225047B2 (en) * 2002-03-19 2007-05-29 Applied Materials, Inc. Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements
US20030199112A1 (en) * 2002-03-22 2003-10-23 Applied Materials, Inc. Copper wiring module control
US7504006B2 (en) * 2002-08-01 2009-03-17 Applied Materials, Inc. Self-ionized and capacitively-coupled plasma for sputtering and resputtering
WO2004013715A1 (en) * 2002-08-01 2004-02-12 Applied Materials, Inc. Method, system, and medium for handling misrepresentative metrology data within an advanced process control system
US7272459B2 (en) * 2002-11-15 2007-09-18 Applied Materials, Inc. Method, system and medium for controlling manufacture process having multivariate input parameters
US6794282B2 (en) * 2002-11-27 2004-09-21 Infineon Technologies Ag Three layer aluminum deposition process for high aspect ratio CL contacts
US7333871B2 (en) * 2003-01-21 2008-02-19 Applied Materials, Inc. Automated design and execution of experiments with integrated model creation for semiconductor manufacturing tools
DE10308968B4 (de) * 2003-02-28 2006-09-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer leitenden Barrierenschicht mit verbesserter Bedeckung innerhalb kritischer Öffnungen
US7205228B2 (en) * 2003-06-03 2007-04-17 Applied Materials, Inc. Selective metal encapsulation schemes
US20050014299A1 (en) * 2003-07-15 2005-01-20 Applied Materials, Inc. Control of metal resistance in semiconductor products via integrated metrology
US7354332B2 (en) * 2003-08-04 2008-04-08 Applied Materials, Inc. Technique for process-qualifying a semiconductor manufacturing tool using metrology data
US7356377B2 (en) * 2004-01-29 2008-04-08 Applied Materials, Inc. System, method, and medium for monitoring performance of an advanced process control system
US20080264340A1 (en) * 2004-04-12 2008-10-30 Novellus Systems, Inc. Moving interleaved sputter chamber shields
US6961626B1 (en) * 2004-05-28 2005-11-01 Applied Materials, Inc Dynamic offset and feedback threshold
US7096085B2 (en) * 2004-05-28 2006-08-22 Applied Materials Process control by distinguishing a white noise component of a process variance
US7378002B2 (en) * 2005-08-23 2008-05-27 Applied Materials, Inc. Aluminum sputtering while biasing wafer
US8156892B2 (en) * 2008-05-19 2012-04-17 Novellus Systems, Inc. Edge profiling for process chamber shields
US9181619B2 (en) * 2010-02-26 2015-11-10 Fujifilm Corporation Physical vapor deposition with heat diffuser
US20110217465A1 (en) * 2010-03-08 2011-09-08 Novellus Systems Inc. Shields for substrate processing systems
CN103222041B (zh) 2010-07-27 2016-01-20 东电电子太阳能股份公司 用于加热基板的加热装置和方法
US20140120711A1 (en) * 2012-10-26 2014-05-01 United Microelectronics Corp. Method of forming metal gate
US10354871B2 (en) * 2017-09-11 2019-07-16 General Electric Company Sputtering system and method for forming a metal layer on a semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495221A (en) * 1982-10-26 1985-01-22 Signetics Corporation Variable rate semiconductor deposition process
US4865712A (en) * 1984-05-17 1989-09-12 Varian Associates, Inc. Apparatus for manufacturing planarized aluminum films
DE3689388T2 (de) * 1985-05-13 1994-05-26 Nippon Telegraph & Telephone Verfahren zur Herstellung einer planierten Dünnschicht aus Aluminium.
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JPS6411966A (en) * 1987-07-02 1989-01-17 Fujitsu Ltd High-temperature sputtering method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100402941B1 (ko) * 1996-08-19 2004-03-18 주식회사 하이닉스반도체 반도체 소자의 금속층 형성방법

Also Published As

Publication number Publication date
EP0451571B1 (en) 1997-01-02
DE69123870T2 (de) 1997-05-22
US5108570A (en) 1992-04-28
EP0451571A3 (en) 1992-07-22
ES2098279T3 (es) 1997-05-01
EP0451571A2 (en) 1991-10-16
DE69123870D1 (de) 1997-02-13

Similar Documents

Publication Publication Date Title
KR100227236B1 (ko) 스텝된 반도체 웨이퍼위에 알루미늄층을 형성시키기 위한 다단계 스퍼터링 방법
EP0499241B1 (en) Sputtering process for forming aluminum layer over stepped semiconductor wafer
US4816126A (en) Method for forming a planarized thin film
US5780357A (en) Deposition process for coating or filling re-entry shaped contact holes
US6080285A (en) Multiple step ionized metal plasma deposition process for conformal step coverage
JP4458740B2 (ja) バイアススパッタ成膜方法及びバイアススパッタ成膜装置
US6051114A (en) Use of pulsed-DC wafer bias for filling vias/trenches with metal in HDP physical vapor deposition
KR100843514B1 (ko) 구리 스퍼터링용 자기-이온화 플라즈마
KR101025986B1 (ko) 성막 방법, 플라즈마 성막 장치 및 기억 매체
TWI328258B (en) Aluminum sputtering while biasing wafer
EP0612861A1 (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
US20040134769A1 (en) Partially filling copper seed layer
US7700484B2 (en) Method and apparatus for a metallic dry-filling process
Skelly et al. Significant improvement in step coverage using bias sputtered aluminum
US6884329B2 (en) Diffusion enhanced ion plating for copper fill
KR980011939A (ko) 이온화된 금속 접착층을 사용한 알루미늄 홀 충전 방법
EP0477990B1 (en) A method of enhancing the properties of a thin film on a substrate
US20170221685A1 (en) Methods for igniting a plasma in a substrate processing chamber
JP2001223182A (ja) シード層の改善されたステップカバレージを達成する圧力変調方法
JP2500268B2 (ja) 突起状部分を有する半導体ウエハ上にアルミニウム層を形成する多段階スパッタリング法
EP1076110A1 (en) Cooling gas used with a self-sputtering method
US6607640B2 (en) Temperature control of a substrate
JP2005285820A (ja) バイアススパッタ成膜方法及び膜厚制御方法
JPS637367A (ja) バイアススパツタ装置
JPH09209138A (ja) スパッタリング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020801

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee