JPS637367A - バイアススパツタ装置 - Google Patents

バイアススパツタ装置

Info

Publication number
JPS637367A
JPS637367A JP14691186A JP14691186A JPS637367A JP S637367 A JPS637367 A JP S637367A JP 14691186 A JP14691186 A JP 14691186A JP 14691186 A JP14691186 A JP 14691186A JP S637367 A JPS637367 A JP S637367A
Authority
JP
Japan
Prior art keywords
substrate
film
upper electrode
bias
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14691186A
Other languages
English (en)
Inventor
Nobuo Owada
伸郎 大和田
Mitsuaki Horiuchi
光明 堀内
Masatoshi Tsuneoka
正年 恒岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14691186A priority Critical patent/JPS637367A/ja
Publication of JPS637367A publication Critical patent/JPS637367A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はバイアススパッタ装置に関し、特に膜質が良好
でしかもアスペクト比の大きなパターンに対する被着性
が良好なバイアススパッタ装置に関するものである。
〔従来の技術〕
一般に半導体装置の製造工程では、半導体基板上に金属
膜を被着し、これを所要のパターンに形成して電極、配
線を形成している。近年、半導体装置の素子の微細化に
伴って電極及び配線も微細化され、これによりアスペク
ト比の大きなパターンに対する金属膜被着の技術の必要
性が高められている。従来、このようなアスペクト比の
大きなのように、基板に負の電圧を印加しながらスパッ
タを行う所謂バイアススパッタ法が知られている。
即ち、このバイアススパッタ法は、金属膜被着を行う基
板を支持した電極をカソード電極に対向配置するととも
に、この基板側電極に負のバイアス電圧を印加し、かつ
チャンバ内を所要のガス圧力に維持した状態でスパッタ
を行う方法である。
こめバイアススパッタ法によれば、印加されたバイアス
によってイオンの衝突を起こし、この際のスパッタエッ
チによって傾斜部を優先的にエッチし、平坦部に再付着
をさせることにより平坦性の高い膜被着を実現できる。
〔発明が解決しようとする問題点〕
この種のバイアススパッタにおいては、アスペクト比の
大きなパターンへの金属膜の被着性を向上させるために
は基板に供給される電力を増大させること、例えば−の
手段として基板のバイアス電圧を高めることが有効であ
るが、このバイアス電圧の増大に伴ってチャンバ内にお
けるAr(アルゴン)が膜中に取り込まれ易くなる。こ
のため、その後の熱処理工程によってこの取り込まれた
Arが凝集し、膜中においてボイドが発生しまたヒロッ
クの原因となる等、被着形成した膜質の低下を招くとい
う問題がある。
本発明の目的は、膜質の低下を招くことなく、しかも形
成する膜の被着性を良好なものにできるバイアススパッ
タ装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
すなわち、バイアススパッタ時における基板電流を検出
する手段と、基板表面に臨んで配設した電子発生源と、
この電子発生源からの電子発生量をこの基板電流に基づ
いて制御するコントローラとを付設してバイアススパッ
タ装置を構成している。
〔作用〕
上記した装置によれば、バイアス電圧を増大させること
なく、発生された電子線によって基板近傍において発生
するプラズマ中のガスイオン発生量を増大して基板に流
れ込むガスイオン量を増大でき、これにより成膜中への
ガスの取り込みを抑制して良質でかつ被着性の良い成膜
を行うことができる。
〔実施例〕
第1図は本発明の一実施例のバイアススパッタ装置の断
面図である。
内部を気密に保持可能なチャンバ1内には、上部電極2
と下部電極3とを対向配置し、上部電極2には成膜を行
うための基板としてのシリコンウェハWを支持し、下部
電極3には成膜材料としてのアルミニウムのターゲット
Tを支持している。
そして、前記上部電極2には負電源4を接続して所定の
バイアス電圧をシリコンウェハWに印加し、また下部電
極3はカソード電極として負電源5を接続している。な
お、チャンバ1は接地している。
また、前記下部電極3には下部電極3に磁界を生じさせ
る永久磁石13を配設している。更に、前記上部電極2
と下部電極3との間には、前記シリコンウェハWの表面
に臨む位置に電子発生源として電子銃14を配設し、両
電極間に所望の電子線を照射させるようになっている。
なお、前記上部電極2の背後にはヒータ12を配設して
いる。
また、前記チャンバ1の上部にはアルゴンガス源6に連
通したガス供給ロアを開設するとともに、下部にはチャ
ンバ1内を所定の圧力に減圧させる排気口8を開設しポ
ンプ9を配設している。
更に、前記上部電極2の貫電a4の回路内には電流計1
0を介挿し、かつこの電流計10をコントローラ11に
接続している。このコントローラ11は、前記電流計1
0からの電流値に基づいて前記電子銃14を制御し、そ
の電子線発生量を制御できるように構成している。
このバイアススパッタ装置を用いた成膜方法は、先ず排
気口8及びポンプ9によりチャンバ1内を10−’)−
ル(Torr)程度に高真空排気を行った後、ガス供給
ロアからチャンバ1内にアルゴンガスを導入し内部を1
〜100Torr程度の真空度に設定する。
次いで、ヒータ12で上部電極2を加熱しながら下部電
極3に負電源5から電力を印加する。同時に上部電極2
にも負電源4から電力を印加し、所要のバイアスに設定
する。これにより、画電極2.3間にプラズマが発生し
、このプラズマの作用によって下部電極3上のアルミニ
ウムのターゲットTからアルミニウム原子が飛散される
。このアルミニウム原子は上部電極2上のシリコンウェ
ハWに向かって飛散され、今度は上部電極2の近傍に発
生しているプラズマの作用によってシリコンウェハWの
表面に被着される。
このとき、上部電極2における電流は電流計10で測定
され、コントローラ11はこの電流値に基づいて前記電
子銃14をフィードバック制御し、電子銃14から画電
極2.3間に照射される電子線量を制御する。これによ
り、プラズマ中におけるガスイオンの発生量が増大され
、シリコンウェハWにおける前記電流値が増大される。
したがって、この電流値が略所定の値以上となるように
制御することにより、上部電極2におけるバイアスを一
定に保持したままで前記プラズマ密度を制御し、この十
分なプラズマの下でシリコンウェハWに流れ込むガスの
イオン量を増大させて基板電流を所定値以上に維持でき
る。これにより、膜質が良好でかつ被着性の良い成膜を
実現できる。
即ち、本発明者の検討によれば、バイアススパッタにお
いて基板電流を大きくすると、膜の被着性が向上され、
アスペクト比の大きなパターンにおいても良好な成膜が
実現でき、しかもバイアス電圧を増大したときのような
アルゴンガスの取り込みが生ずることはなく、したがっ
てボイドやヒロ・ツク等が発生することもないことが判
明している。
そして、この基板電流は上部電極2の近傍に発生するプ
ラズマの密度、更に言えばシリコンウェハWに流れ込む
ガスのイオンN(ここではアルゴンイオン)に相関を有
することから、画電極2゜3間、特に上部電極2に近い
位置に電子線を照射することによりこの部分でのガスイ
オンの発生を促進させそのイオン量を増大させる。これ
により、バイアスを一定に保持したままでこのガスイオ
ン量を制御し、基板電流を所要の値以上に設定すること
ができる。したがって、前記したように膜質が良好でか
つアスペクト比の大きなパターンに対しても被着性の良
好な成膜を実現できる。
上述した実施例によれば次の効果を得ることができる。
(1)基板表面に臨んで電子発生源を設け、これを基板
電流に基づいて制御して電子発生量を制御しているので
、バイアス電圧を一定に保ったままでプラズマ中のガス
イオン発生量を増大させ、これにより基板に流れ込むガ
スイオン量を増大して基板電流を増大できるので、アス
ペクト比の大きなパターンに対する膜の被着性を向上す
るとともに、アルゴンガスの取り込みを防止して膜質の
向上を達成できる。
(2)電子発生源に電子銃を用いているので、電子銃に
供給する電力を制御するだけで、電子発生量を容易に制
御でき、発生させるガスイオン量の制御及び基板電流の
制御を容易に行うことができる。
(3)基板電流を直接測定し、この測定値に基づいて電
子発生源を制御しているので、基板電流を所定値に保持
でき、安定した膜質、被着性の成膜を行うことができる
(4)上記(1)〜(3)により、アスペクト比の大き
なパターンにおいても均一に膜を形成でき、半導体装置
の微細化及び高集積化を達成できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、アルミニウム
以外の金属をスパッタ成膜する場合にも全く同様に適用
できる。また、電子発生源は電子銃以外のものを用いる
ことができる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置における
薄膜を形成する場合に適用した場合について説明したが
、それに限定されるものではなく、種々の基板に対して
薄膜を形成する場合にも同様に適用できる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、バイアススパッタ装置に基板電流を検出する
手段と、基板表面に臨んで配設した電子発生源と、この
電子発生源を前記基板電流に基づいて制御するコントロ
ーラとを備えているので、基板のバイアス電圧を一定に
保ったままで電子発生源を制御してプラズマ中のガスイ
オン発生量を増大させ、これにより基板電流を増大でき
、アスペクト比の大きなパターンに対する膜の被着性を
向上するとともに、アルゴンガスの取り込みを防止して
膜質の向上を達成できる。
【図面の簡単な説明】
図は本発明の一実施例の断面図である。 l・・・チャンバ、2・・・上部電極(基板側電極)、
3・・・下部電極(カソード電極)、4・・・負電源、
5・・・負電源、6・・・アルゴンガス源、7・・・ガ
ス供給口、8・・・排気口、9・・・ポンプ、10・・
・電流計、11・・・コントローラ、12・・・ヒータ
、13・・・m石、14・・・電子発生源(電子銃)、
W・・・シリコンウェハ(基ヰ反)、T・・・ターゲッ
ト。

Claims (1)

  1. 【特許請求の範囲】 1、成膜を行う基板にバイアス電圧を印加してスパッタ
    を行う装置において、基板電流を検出する手段と、前記
    基板表面に臨んで配設した電子発生源と、この電子発生
    源の電子発生量を前記基板電流に基づいて制御するコン
    トローラとを備えることを特徴とするバイアススパッタ
    装置。 2、電子発生源は電子銃である特許請求の範囲第1項記
    載のバイアススパッタ装置。 3、電子発生源は、基板を支持する電極と、これに対向
    してターゲットを支持する電極との間に配設してなる特
    許請求の範囲第1項記載のバイアススパッタ装置。
JP14691186A 1986-06-25 1986-06-25 バイアススパツタ装置 Pending JPS637367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14691186A JPS637367A (ja) 1986-06-25 1986-06-25 バイアススパツタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14691186A JPS637367A (ja) 1986-06-25 1986-06-25 バイアススパツタ装置

Publications (1)

Publication Number Publication Date
JPS637367A true JPS637367A (ja) 1988-01-13

Family

ID=15418353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14691186A Pending JPS637367A (ja) 1986-06-25 1986-06-25 バイアススパツタ装置

Country Status (1)

Country Link
JP (1) JPS637367A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03111558A (ja) * 1989-06-13 1991-05-13 Fuji Electric Co Ltd スパッタリング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03111558A (ja) * 1989-06-13 1991-05-13 Fuji Electric Co Ltd スパッタリング装置

Similar Documents

Publication Publication Date Title
US5830330A (en) Method and apparatus for low pressure sputtering
US4810342A (en) Method for controlling substrate temperature in a high temperature sputtering process
US5439574A (en) Method for successive formation of thin films
US5510011A (en) Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature
JPH06220627A (ja) 成膜装置
KR20010089783A (ko) 개선된 피처 표면 커버리지를 향상시키는 구리 시드층을증착시키는 방법
KR19980080768A (ko) 낮은 저항을 갖는 평활한 질화 티타늄 박막
JPS61170050A (ja) 低抵抗接点の形成方法
JP5461690B2 (ja) スパッタリング装置及びスパッタリング方法
JPS634062A (ja) バイアススパツタ装置
US6607640B2 (en) Temperature control of a substrate
EP0818556A1 (en) A method for providing full-face high density plasma deposition
JPH05320891A (ja) スパッタリング装置
JPS637367A (ja) バイアススパツタ装置
TWI509094B (zh) 包括嵌入金屬膜的步驟之電子元件製造方法
JPS637364A (ja) バイアススパツタ装置
JPS634066A (ja) バイアススパツタ装置
JPS634063A (ja) バイアススパツタ装置
JPS6329504A (ja) バイアススパツタ方法
JPH09199487A (ja) プラズマ処理方法及び装置
JP3602861B2 (ja) 金属ケイ化物膜の形成方法
JPH03215664A (ja) 薄膜形成装置
JPH06158301A (ja) スパッタリング装置
JPH06291063A (ja) 表面処理装置
JPH02148722A (ja) 半導体集積回路装置の製造方法