KR100223805B1 - 고체 촬상소자의 제조방법 - Google Patents

고체 촬상소자의 제조방법 Download PDF

Info

Publication number
KR100223805B1
KR100223805B1 KR1019970024547A KR19970024547A KR100223805B1 KR 100223805 B1 KR100223805 B1 KR 100223805B1 KR 1019970024547 A KR1019970024547 A KR 1019970024547A KR 19970024547 A KR19970024547 A KR 19970024547A KR 100223805 B1 KR100223805 B1 KR 100223805B1
Authority
KR
South Korea
Prior art keywords
insulating film
metal layer
layer
light blocking
forming
Prior art date
Application number
KR1019970024547A
Other languages
English (en)
Other versions
KR19990001286A (ko
Inventor
권경국
김종화
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019970024547A priority Critical patent/KR100223805B1/ko
Priority to DE19806804A priority patent/DE19806804C2/de
Priority to US09/037,698 priority patent/US5976908A/en
Publication of KR19990001286A publication Critical patent/KR19990001286A/ko
Application granted granted Critical
Publication of KR100223805B1 publication Critical patent/KR100223805B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14806Structural or functional details thereof
    • H01L27/14812Special geometry or disposition of pixel-elements, address lines or gate-electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

고체 촬상 소자(SOLID STATE IMAGE SENSORS)의 제조방법에 관한 것으로 특히, 차광 금속층(OSM : Optical Shielding Metal) 형성시 셀프 얼라인 방식을 사용하여 감도를 향상시키고, 스미어 현상을 개선한 고체 촬상 소자의 제조방법에 관한 것이다. 이와 같은 고체 촬상 소자의 제조방법은 반도체기판에 반대 도전형의 웰 영역을 형성하고, 상기 웰 영역에 복수개의 광전 변환 영역과, 그들에서 생성된 영상전하들을 일방향으로 전송하는 복수개의 전하 전송 영역을 형성하는 단계, 상기 광전 변환 영역 및 전하 전송 영역을 포함한 반도체기판 전면에 게이트 절연막, 폴리실리콘, 캡절연막, 제 1 차광 금속층 및 제 1 절연막을 차례로 형성하는 단계, 상기 제 1 절연막, 제 1 차광 금속층, 캡절연막 및 폴리실리콘층을 상기 전하 전송 영역 상측에만 남도록 선택적으로 패터닝하여 폴리게이트를 형성하는 단계, 상기 전하 전송 영역의 상측에만 남도록 패터닝된 상기 제 1 절연막, 제 1 차광 금속층, 캡절연막 및 폴리게이트를 포함한 상기 게이트 절연막 전면에 HLD를 형성한후 에치-백 하여 상기 캡절연막 및 폴리게이트의 측면에 측벽 스페이서를 형성하는 단계, 상기 측벽 스페이서 및 제 1 절연막을 포함한 상기 게이트 절연막 전면에 제 2 차광 금속층을 형성하는 단계, 상기 제 1 절연막을 식각 종말점으로 이용하여 상기 제 2 차광 금속층을 에치 백이나, 사이드 에치하여 상기 제 1 차광 금속층 및 측벽 스페이서의 측면에만 상기 제 2 차광 금속층을 형성하는 단계, 상기 제 1 절연막을 제거하는 단계를 포함한다

Description

고체 촬상 소자의 제조방법
본 발명은 고체 촬상 소자의 제조방법에 관한 것으로 특히, 차광 금속층( OSM : Optical Shielding Metal) 형성시 셀프 얼라인 방식을 사용하여 감도를 향상시키고, 스미어(SMEAR) 특성 개선에 적당한 고체 촬상 소자(SOLID STATE IMAGE SENSORS)의 제조방법에 관한 것이다.
일반적으로 고체 촬상 소자는 광전 변환 소자와 전하 결합 소자를 사용하여 피사체를 촬상하여 전기적인 신호로 출력하는 장치를 말한다.
전하 결합 소자는 광전 변환 소자(예를 들면, PD : Photo-Diode)에서 생성된 신호 전하를 기판내에서 전위 변동을 이용하여 특정 방향으로 전송되는데 사용된다.
고체 촬상 소자는 복수개의 광전 변환 영역(예를 들면, PD : Photo Diode)과, 그 광전 변환 영역들의 사이에 구성되어 상기의 광전 변환 영역에서 생성되어진 전하를 수직 방향으로 전송하는 수직 전하 전송 영역(VCCD : Vertical Charge Coupled Device)과, 상기 수직 전하 전송 영역에 의해 수직 방향으로 전송된 전하를 다시 수평 방향으로 전송하는 수평 전하 전송 영역(HCCD : Horizontal Charge Coupled Device)과, 그리고, 상기 수평 전송된 전하를 센싱하고 증폭하여 주변회로로 출력하는 플로우팅 디퓨전 영역으로 크게 구성된다.
이하, 첨부된 도면을 참조하여 종래 고체 촬상 소자를 설명하기로 한다.
도 1은 종래 일 고체 촬상 소자의 구조 단면도이다.
종래 일 고체 촬상 소자는 n형 반도체기판(1)의 표면 아래에 형성되는 p형 웰(2) 영역과, 상기 p형 웰(2) 영역에 일정간격 분리되어 형성되는 매몰 전하 전송 영역(BCCD)(3)과, 상기 매몰 전하 전송 영역(3)이 형성되지 않은 p형 웰(2) 영역내에 형성되는 PD-N 영역(4)과, 상기 PD-N 영역(4)의 주변 영역에 부분적으로 형성되는 채널 스톱층(5)과, 상기 PD-N 영역(4)의 상측에 형성되는 PD-P 영역(6)과, 상기 PD-N 영역(4)과 PD-P 영역(6)으로 이루어진 광전 변환 영역(4)(6) 및 매몰 전하 전송 영역(3)을 포함하는 전면에 형성되는 게이트 절연막(7)과, 상기 매몰 전하 전송 영역(3)의 상측 게이트 절연막(7)상에 형성되는 폴리게이트(8)와, 상기 폴리게이트(8)의 양측면 및 상측면에 형성되는 절연막(9)과, 상기 PD-N 영역(4)의 상측을 제외한 게이트 절연막(7) 및 절연막(7) 상측에 형성된 차광 금속층(10)을 포함하여 이루어진다.
이와 같은 종래 고체 촬상 소자에 있어서, 상기 매몰 전하 전송 영역(3)은 수직 전하 전송 영역을 나타내는 것으로 상기한 바와 같은 종래 고체 촬상 소자의 동작 특성은 다음과 같다.
빛에 관한 영상 신호를 전기적인 신호로 변환하는 광전 변환 영역(4)(6)에서 축적된 신호 전하가 트랜스퍼 게이트(도시하지 않음)에 인가되는 클럭 신호에 의해 매몰 전하 전송 영역(3)으로 트랜스퍼되고, 매몰 전하 전송 영역(3)으로 트랜스퍼된 신호 전하는 상기 폴리게이트(8)에 인가되는 클럭 신호에 의해 수직 방향으로 이동한다. 이때, 상기 상기 PD-N 영역(4)의 상측을 제외한 제 1 및 제 2 절연막(7)(9) 상측에는 차광 금속층(10)이 형성되어 빛이 매몰 전하 전송 영역(3)으로 직접 입사하는 것을 방지한다.
도 2는 종래 일 고체 촬상 소자의 문제점을 도시한 구조 단면도이다.
일반적으로 고체 촬상 소자의 차광 금속층(10)은 PD-N 영역(4)을 제외한 나머지 영역으로는 빛이 입사하지 못하도록 반사율이 99% 이상인 금속으로 형성된다.
종래 고체 촬상 소자의 차광 금속층의 형성 공정은 PD-N 영역(4)과 PD-P 영역(6)으로 이루어진 광전 변환 영역(4)(6) 및 매몰 전하 전송 영역(3)을 포함하는 전면에 게이트 절연막(7)을 형성하고, 상기 게이트 절연막(7)중 상기 매몰 전하 전송 영역(3) 상측의 게이트 절연막(7)상에 폴리게이트(8)를 형성한후 상기 폴리게이트(8)의 전면에 절연막(9)을 형성한다. 이어서, 상기 PD-N 영역(4)의 상측을 제외한 게이트 절연막(7) 및 절연막(9) 상측에 차광 금속층(10)을 형성한다. 이때, 상기한 바와 같은 차광 금속층(10)의 형성공정은 상기 절연막(9)의 전면에 차광 금속층(10)을 형성한후 포토리소그래피공정 + 식각공정을 통해 차광금속층(10)을 선택적으로 패터닝하고, PD-N 영역(4) 상측의 절연막(9)도 선택적으로 제거한다.
그러나, 소자가 소형 경량화와 고해상도에 의한 화소수의 증가에 따라 최소 선폭이 줄어들게 되는데 그에 따라 포토리소그래피공정 마진(margin)이 줄어들어, 미스 얼라인이 발생할 경우 도 2에서 나타낸 바와 같이, 차광 금속층(10)이 일측 PD-N 영역(4)으로 치우칠 수 있는 것이다. 그럴 경우 차광 금속층(10)이 형성되지 않은 일측의 수광부(PD-N) 측면의 전하 전송 영역(주로 수직 전하 전송 영역(VCCD(Vertical))으로 빛이 스며드는 현상인 스미어(smear)가 발생하게 된다. 이때, 스미어는 캐리어(carrier)나 광 누설(light leakage)이 인접한 전하 전송 영역으로 직접 전달되는 것으로 화면의 수직 방향으로 꼬리를 끄는 현상을 발생시킨다.
도 3은 종래 다른 고체 촬상 소자의 구조 단면도이다.
종래 다른 고체 촬상 소자는 기본적인 구조가 도 1에 나타낸 바와 같은 종래 일 고체 촬상 소자의 단면 구조와 유사하다. 그러나, 다른 점은 상기 차광 금속층(10)의 측면이 수광부(PD-N)쪽으로 어느 정도(D) 확장된 구조이다. 즉, 도 2에 나타낸 바와 같은 종래 일 고체 촬상 소자의 문제점을 해결하기 위한 구조로 차광 금속층(10)이 소정 간격(D) 확장되어 미스 얼라인이 발생하더라도 수광부에 광이 투과되지 못하도록하여 종래 일 고체 촬상 소자의 문제점을 해결하도록 한 것이다.
종래 고체 촬상 소자에 있어서는 다음과 같은 문제점이 있었다.
첫째, 종래 일 고체 촬상 소자에 있어서는 소자가 소형 경량화와 고해상도에 의한 화소수의 증가에 따라 최소 선폭이 줄어들게 되는데 그에 따라 포토리소그래피공정 마진(margin)이 줄어들어 미스 얼라인이 발생할 가능성이 높아 스미어 현상등이 발생할 수 있어 고체 촬상 소자로서의 신뢰도를 저하시킨다.
둘째, 종래 다른 고체 촬상 소자에 있어서는 미스 얼라인 때문에 발생할 수 있는 스미어 현상을 방지하기 위하여 차광 금속층의 양측면을 소정간격 넓게 형성하여 스미어 현상은 방지하였으나, 차광 금속층에 대한 정확한 패터닝시에도 수광부가 줄어드는것과 같아 감도가 저하되고, 특히, 미스 얼라인이 발생하였을 경우에는 감도가 더욱 저하되어 고체 촬상 소자로서의 성능이 저하되었다.
본 발명은 상기한 바와 같은 종래 고체 촬상 소자의 문제점을 해결하기 위하여 안출한 것으로 특히, 차광 금속층 형성시 셀프 얼라인 방식을 사용하여 감도를 향상시키고, 스미어 개선에 적당한 고체 촬상 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 일 고체 촬상 소자의 구조 단면도
도 2는 종래 일 고체 촬상 소자의 문제점을 도시한 구조 단면도
도 3은 종래 다른 고체 촬상 소자의 구조 단면도
도 4a 내지 도 4i는 본 발명 고체 촬상 소자의 제조공정을 보여주는 단면도들
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : 웰
23 : 채널 스톱층 24 : 전하 전송 영역
25 : PD-N 영역 26 : PD-P 영역
27 : 게이트 절연막 28a : 폴리게이트
29 : 캡절연막 30 : 제 1 차광 금속층
31 : 제 1 절연막 32a : 측벽 스페이서
33 : 제 2 차광 금속층
본 발명에 따른 고체 촬상 소자의 제조방법은 반도체기판에 반대 도전형의 웰 영역을 형성하고, 상기 웰 영역에 복수개의 광전 변환 영역과, 그들에서 생성된 영상전하들을 일방향으로 전송하는 복수개의 전하 전송 영역을 형성하는 단계, 상기 광전 변환 영역 및 전하 전송 영역을 포함한 반도체기판 전면에 게이트 절연막, 폴리실리콘, 캡절연막, 제 1 차광 금속층 및 제 1 절연막을 차례로 형성하는 단계, 상기 제 1 절연막, 제 1 차광 금속층, 캡절연막 및 폴리실리콘층을 상기 전하 전송 영역 상측에만 남도록 선택적으로 패터닝하여 폴리게이트를 형성하는 단계, 상기 전하 전송 영역의 상측에만 남도록 패터닝된 상기 제 1 절연막, 제 1 차광 금속층, 캡절연막 및 폴리게이트를 포함한 상기 게이트 절연막 전면에 HLD를 형성한후 에치-백 하여 상기 캡절연막 및 폴리게이트의 측면에 측벽 스페이서를 형성하는 단계, 상기 측벽 스페이서 및 제 1 절연막을 포함한 상기 게이트 절연막 전면에 제 2 차광 금속층을 형성하는 단계, 상기 제 1 절연막을 식각 종말점으로 이용하여 상기 제 2 차광 금속층을 에치 백이나, 사이드 에치하여 상기 제 1 차광 금속층 및 측벽 스페이서의 측면에만 상기 제 2 차광 금속층을 형성하는 단계, 상기 제 1 절연막을 제거하는 단계를 포함한다
이와 같은 본 발명 고체 촬상 소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 4a 내지 도 4i는 본 발명 고체 촬상 소자의 제조공정을 보여주는 단면도들이다.
먼저, 도 4a에 나타낸 바와 같이, n형 반도체기판(21)에 p형 웰(22) 영역을 형성하고, 상기 p형 웰(22) 영역에 부분적으로 소정간격을 갖는 복수개의 채널 스톱층(23)을 형성한다. 이어서, 상기 채널 스톱층(23)의 일측으로 BCCD(Buried Charge Coupled Device)인 전하 전송 영역(24)을 형성하고, 채널 스톱층(23)의 타측으로는 PD-N 영역(25) 및 PD-P 영역(26)으로 이루어진 광전 변환 영역(25)(26)을 형성한다.
도 4b에 나타낸 바와 같이, 상기 광전 변환 영역(25)(26) 및 전하 전송 영역(24)을 포함한 반도체기판(21) 전면에 게이트 절연막(27) 및 폴리실리콘층(28)을 차례로 형성한다.
도 4c에 나타낸 바와 같이, 상기 폴리실리콘층(28)상에 캡절연막(29) 및 제 1 차광 금속층(30)을 차례로 형성한다. 이때, 상기 제 1 차광 금속층(30)은 텅스텐 실리사이드(WSix)로 형성하거나, 텅스텐이 포함된 알루미늄, 또는 텅스텐 티타늄(TiW)등 차광 금속(OSM : Optical Shieding Metal)을 사용하여 형성한다.
도 4d에 나타낸 바와 같이, 상기 제 1 차광 금속층(30)상에 제 1 절연막(31)을 형성한다. 이어서, 상기 제 1 절연막(31)상에 감광막(PR)을 도포한후 노광 및 현상공정으로 상기 전하 전송 영역(24)과 동일 위치의 상기 제 1 절연막(31)상에만 남도록 상기 감광막(PR)을 패터닝한다. 이때, 상기 제 1 절연막(31)은 산화막과 질화막중 어느 하나로 형성한다. 특히, 산화막으로 형성할 경우에는 HLD(High temperature Low pressure Dielectric)를 사용하여 형성한다. 이때, HLD를 제 1 절연막(31)으로 형성할 경우 상기 도 4c에 나타낸 바와 같은 차광 금속층(30)은 알루미늄이 포함된 물질을 제외한 차광 금속으로 사용한다. 그 이유는 알루미늄의 융(融)점이 낮아 고온 저압(High temperature Low pressure)에서 형성하는 HLD의 형성공정중에 녹을수 있기 때문이다.
도 4e에 나타낸 바와 같이, 상기 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 제 1 절연막(31), 제 1 차광 금속층(30), 캡절연막(29) 및 폴리실리콘층(28)을 선택적으로 제거하여 폴리게이트(28a)를 형성한다. 그다음, 상기 감광막(PR)을 제거한다. 이어서, 상기 전하 전송 영역(24)의 상측에만 형성된 상기 폴리게이트(28a), 캡절연막(29), 제 1 차광 금속층(30) 및 제 1 절연막(31)을 포함한 상기 게이트 절연막(27) 전면에 제 2 절연막(32)을 형성한다. 이때, 상기 제 2 절연막(32)은 산화막과 질화막중 어느 하나로 형성하며, 산화막으로 형성할 경우에는 HLD(High temperature Low pressure Dielectric)를 사용하여 형성한다.
도 4f에 나타낸 바와 같이, 상기 제 2 절연막(32)을 에치 백(etch-back)하여 상기 캡절연막(29) 및 폴리게이트(28a)의 측면에 측벽 스페이서(32a)를 형성한다. 이때, 상기 측벽 스페이서(32a)를 형성하는 공정에서 상기 도 4e에 나타낸 바와 같은 공정을 생략하고, 상기 측면이 노출된 폴리게이트(28a)의 측면을 산화(oxidation)하여 형성할 수 있다. 이때, 600℃ 이상의 고온과, 100~120 Pa(파스칼 : Pascal)의 저압(High temperature, Low pressure)에서 형성하면 상기 폴리게이트(28a)의 측면으로 균일한 두께의 측벽 스페이서(32a)를 형성할 수 있다.
도 4g에 나타낸 바와 같이, 상기 측벽 스페이서(32a) 및 제 1 절연막(31)을 포함한 게이트 절연막(27) 전면에 제 2 차광 금속층(33)을 형성한다. 이때, 제 2 차광 금속층(33) 또한 텅스턴 실리사이드(WSix)로 형성하거나, 텅스텐이 포함된 알루미늄, 또는 텅스텐 티타늄을 사용하여 형성한다.
도 4h에 나타낸 바와 같이, 상기 제 2 차광 금속층(33)을 상기 제 1 차광 금속층(30)과 측벽 스페이서(32a)의 측면에 측벽 스페이서 형상으로 남도록 에치 백하거나 사이드 에치(side-etch)한다. 즉, 셀프 얼라인(self align)법으로 형성하는 것이다. 이때, 상기 제 1 절연막(31)이 노출되면 식각공정을 중지한다. 즉, 상기 제 1 절연막(31)을 식각 종말점(etch-end point)로 이용하여 고체 촬상 소자의 차광 부위를 정확히 마스킹할 수 있다.
도 4i에 나타낸 바와 같이, 상기 제 1 절연막(31)을 제거한다.
본 발명에 따른 고체 촬상 소자의 제조방법에 있어서는 광전 변환 영역의 상측 측면으로 형성되는 차광금속층이 셀프 얼라인으로 정확히 형성되어 미스 얼라인 때문에 발생하였던 스미어 현상으로 인한 감도의 저하를 방지하여 신뢰도 높은 고체 촬상 소자의 제조방법을 제공할 수 있는 효과가 있다.

Claims (3)

  1. 반도체기판에 반대 도전형의 웰 영역을 형성하고, 상기 웰 영역에 복수개의 광전 변환 영역과, 그들에서 생성된 영상전하들을 일방향으로 전송하는 복수개의 전하 전송 영역을 형성하는 단계;
    상기 광전 변환 영역 및 전하 전송 영역을 포함한 반도체기판 전면에 게이트 절연막, 폴리실리콘, 캡절연막, 제 1 차광 금속층 및 제 1 절연막을 차례로 형성하는 단계;
    상기 제 1 절연막, 제 1 차광 금속층, 캡절연막 및 폴리실리콘층을 상기 전하 전송 영역 상측에만 남도록 선택적으로 패터닝하여 폴리게이트를 형성하는 단계;
    상기 전하 전송 영역의 상측에만 남도록 패터닝된 상기 제 1 절연막, 제 1 차광 금속층, 캡절연막 및 폴리게이트를 포함한 상기 게이트 절연막 전면에 HLD를 형성한후 에치-백 하여 상기 캡절연막 및 폴리게이트의 측면에 측벽 스페이서를 형성하는 단계;
    상기 측벽 스페이서 및 제 1 절연막을 포함한 상기 게이트 절연막 전면에 제 2 차광 금속층을 형성하는 단계;
    상기 제 1 절연막을 식각 종말점으로 이용하여 상기 제 2 차광 금속층을 에치 백이나, 사이드 에치하여 상기 제 1 차광 금속층 및 측벽 스페이서의 측면에만 상기 제 2 차광 금속층을 형성하는 단계;
    상기 제 1 절연막을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 고체 촬상 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제 1 절연막을 산화막으로 형성할 경우 HLD(High temperature Low pressure Dielectric)로 형성함을 특징으로 하는 고체 촬상 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 제 1 및 제 2 차광 금속층은 텅스턴 실리사이드(WSix), 텅스텐이 포함된 알루미늄 및 텅스텐 티타늄중 어느 하나를 사용하여 형성함을 특징으로 하는 고체 촬상 소자의 제조방법.
KR1019970024547A 1997-06-13 1997-06-13 고체 촬상소자의 제조방법 KR100223805B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970024547A KR100223805B1 (ko) 1997-06-13 1997-06-13 고체 촬상소자의 제조방법
DE19806804A DE19806804C2 (de) 1997-06-13 1998-02-18 Verfahren zur Herstellung eines Halbleiterbildsensors
US09/037,698 US5976908A (en) 1997-06-13 1998-03-10 Method of fabricating solid-state image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970024547A KR100223805B1 (ko) 1997-06-13 1997-06-13 고체 촬상소자의 제조방법

Publications (2)

Publication Number Publication Date
KR19990001286A KR19990001286A (ko) 1999-01-15
KR100223805B1 true KR100223805B1 (ko) 1999-10-15

Family

ID=19509461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024547A KR100223805B1 (ko) 1997-06-13 1997-06-13 고체 촬상소자의 제조방법

Country Status (3)

Country Link
US (1) US5976908A (ko)
KR (1) KR100223805B1 (ko)
DE (1) DE19806804C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133901B1 (ko) 2005-01-27 2012-04-09 소니 주식회사 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057586A (en) * 1997-09-26 2000-05-02 Intel Corporation Method and apparatus for employing a light shield to modulate pixel color responsivity
JP3149855B2 (ja) * 1998-08-27 2001-03-26 日本電気株式会社 固体撮像装置およびその製造方法
US6288434B1 (en) * 1999-05-14 2001-09-11 Tower Semiconductor, Ltd. Photodetecting integrated circuits with low cross talk
JP4208172B2 (ja) * 2000-10-31 2009-01-14 シャープ株式会社 フォトダイオードおよびそれを用いた回路内蔵受光素子
KR100748317B1 (ko) * 2001-12-29 2007-08-09 매그나칩 반도체 유한회사 이미지센서의 제조 방법
JP3885769B2 (ja) * 2003-06-02 2007-02-28 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264374A (en) * 1987-09-04 1993-11-23 Kabushiki Kaisha Toshiba Method of manufacturing a solid state image sensing device
EP0576144B1 (en) * 1992-05-22 1998-08-05 Matsushita Electronics Corporation Solid state image sensor and manufacturing method thereof
KR970007711B1 (ko) * 1993-05-18 1997-05-15 삼성전자 주식회사 오버-플로우 드레인(ofd)구조를 가지는 전하결합소자형 고체촬상장치
US5492852A (en) * 1993-10-07 1996-02-20 Nec Corporation Method for fabricating a solid imaging device having improved smear and breakdown voltage characteristics
DE4436375C2 (de) * 1994-10-12 1995-11-16 Alois Grieser Schnellverfahren zur Sanierung von undichten Muffenverbindungen in befahrbaren Rohrleitungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101133901B1 (ko) 2005-01-27 2012-04-09 소니 주식회사 고체 촬상 장치의 제조 방법, 고체 촬상 장치 및 카메라

Also Published As

Publication number Publication date
KR19990001286A (ko) 1999-01-15
US5976908A (en) 1999-11-02
DE19806804C2 (de) 2002-04-04
DE19806804A1 (de) 1998-12-17

Similar Documents

Publication Publication Date Title
US7675100B2 (en) CMOS image sensor and method for fabricating the same
US7183129B2 (en) Method for manufacturing CMOS image sensor using spacer etching barrier film
US20020027239A1 (en) CMOS image sensor and manufacturing method thereof
KR980012585A (ko) 수직형 전달게이트를 가지는 전하결합형 고체촬상소자 및 그 제조방법
KR100223805B1 (ko) 고체 촬상소자의 제조방법
KR940009648B1 (ko) 전하결합소자의 제조방법
KR100494645B1 (ko) 스페이서 블록마스크를 적용한 시모스 이미지센서의제조방법
JP3247163B2 (ja) 固体撮像装置及びその製造方法
KR100215882B1 (ko) 고체촬상소자 제조방법
KR100263465B1 (ko) 전하 결합 소자의 제조방법
KR100290883B1 (ko) 고체촬상소자의제조방법
KR930012126B1 (ko) Ccd형 이미지 센서의 제조방법 및 그 구조
KR100209757B1 (ko) 고체촬상소자 제조방법
KR100562669B1 (ko) 살리사이드 공정을 이용한 이미지센서 제조 방법
KR100364792B1 (ko) 고체촬상소자
KR100272564B1 (ko) 고체촬상소자의제조방법
KR100327430B1 (ko) 고체 촬상 소자의 제조방법
KR19990080799A (ko) 고체촬상소자
KR0186184B1 (ko) 고체촬상소자의 구조 및 제조방법
KR100192366B1 (ko) 고체 촬상소자
KR100262034B1 (ko) 고체촬상소자의 제조방법
JPS60173978A (ja) 固体撮像装置
KR100263479B1 (ko) 고체 촬상 소자의 제조 방법
KR19990058940A (ko) 고체촬상소자 및 그의 제조방법
KR20040058708A (ko) 스페이서 식각 버퍼질화막을 적용한 시모스 이미지센서의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120628

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee