KR100263465B1 - 전하 결합 소자의 제조방법 - Google Patents
전하 결합 소자의 제조방법 Download PDFInfo
- Publication number
- KR100263465B1 KR100263465B1 KR1019970077099A KR19970077099A KR100263465B1 KR 100263465 B1 KR100263465 B1 KR 100263465B1 KR 1019970077099 A KR1019970077099 A KR 1019970077099A KR 19970077099 A KR19970077099 A KR 19970077099A KR 100263465 B1 KR100263465 B1 KR 100263465B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- channel stop
- semiconductor substrate
- type well
- photoresist film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000006243 chemical reaction Methods 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 238000000059 patterning Methods 0.000 abstract 1
- 230000008878 coupling Effects 0.000 description 19
- 238000010168 coupling process Methods 0.000 description 19
- 238000005859 coupling reaction Methods 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 101000621511 Potato virus M (strain German) RNA silencing suppressor Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
전하 결합 소자의 제조방법에 관한 것으로 특히, 포토다이오드와 전하전송 영역사이의 채널 스톱층의 간격을 일정하게 형성하여 균일한 화상을 얻을 수 있는 전하 결합 소자의 제조방법에 관한 것이다. 이와 같은 전하 결합 소자의 제조방법은 반도체기판에 상기 반도체기판과 반대도전형의 웰을 형성하는 단계, 채널 스톱 영역을 정의하여 채널 스톱 영역상측의 상기 반도체기판에 선택적으로 감광막 패턴을 형성하는 단계, 상기 감광막 패턴을 마스크로 상기 반도체기판의 상기 웰 영역에 상기 반도체기판과 반대도전형의 불순물 이온을 주입하여 전하전송영역과 광전 변환영역을 형성하는 단계, 상기 감광막 패턴을 제거하는 단계, 상기 반도체기판 전면에 제1, 제2 및 제3절연막을 형성하는 단계, 상기 채널 스톱 영역 이외의 상기 제3절연막상에 제4절연막을 선택적으로 형성하는 단계, 상기 제4절연막을 마스크로 상기 채널 스톱 영역과 동일 위치의 상기 제3절연막을 선택적으로 제거하는 단계, 상기 제4절연막을 마스크로 이용하여 상기 웰에 상기 웰과 동일도전형의 불순물 이온을 주입하여 채널 스톱층을 형성하는 단계를 포함한다.
Description
본 발명은 전하 결합 소자의 제조방법에 관한 것으로 특히, 포토다이오드와 전하전송 영역사이의 채널 스톱층의 간격을 일정하게 형성하여 균일한 화상을 얻을 수 있도록 한 전하 결합 소자의 제조방법에 관한 것이다.
일반적으로 전하 결합 소자(CCD: CHARGE COUPLED DEVICE)는 매트릭스 형태로 배열되어 빛의 신호를 전기적인 영상신호로 출력하는 복수개의 포토다이오드와 상기 매트랙스 형태로 배열된 포토다이오드 영역 사이의 수직방향으로 형성되어 각 포토다이오드에서 생성된 영상신호 전하를 수직방향으로 전송하는 복수개의 수직전하 전송영역과 상기 수직전하 전송영역 일측에 형성되어 수직전하 전송영역으로 전송된 영상신호 전하를 수평방향으로 전송하는 수평전하 전송영역과 상기 수평전하 전송영역의 출력단에 형성되어 전송된 영상신호전하를 센싱하여 전기적인 신호로 출력하는 센싱앰프를 포함하여 구성된다.
이와 같은 종래 전하 결합 소자를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 종래 전하 결합 소자의 단면 구조도이다.
종래 전하 결합 소자는 도1에 나타낸 바와 같이, n형 반도체기판(1)에 형성된 p형 웰(2)영역과, 상기 p형 웰(2)영역에 PD-N영역 및 PD-P영역으로 구성되어 빛에 관한 영상 신호를 전기적인 신호로 변환하는 포토다이오드 영역(3)과, 상기 포토다이오드 영역(3) 일측에 구성되어 상기 포토다이오드 영역(3)에서 생성된 전하를 수직 방향으로 전송하는 수직 전하전송영역(4)과, 상기 포토다이오드 영역(3)에서 생성된 전하가 수직 전하전송영역(4)으로 트랜스퍼되는 부분을 제외한 포토다이오드 영역(3) 둘레에 형성되는 채널 스톱층(5)과, 그리고, 상기 수직 전하전송영역(4)상에 형성된 트랜스퍼 게이트(6)를 포함하여 구성된다.
이와 같은 종래 전하 결합 소자의 포텐셜 프로파일(potentional profile)을 첨부된 도면을 참조하여 설명하기로 한다.
도2는 종래 전하 결합 소자의 포텐셜 프로파일이다.
이때, 도2에서는 포토다이오드 영역(3)에서 수직 전하전송영역(4)으로 전하가 트랜스퍼되는 것을 나타낸 것으로 채널 스톱층(5)이 형성되지 않은 부분을 도시한 것이다.
이때, 트랜스퍼 게이트(6)에는 0 ∼ -9V 의 바이어스가 인가되며, 도면에 도시되지 않은 다른 폴리게이트를 통해 트랜스퍼 게이트(6)와는 다른 레벨로 인가되는 클럭킹 펄스에 의하여 순차적으로 수평 전하전송영역(도시하지 않음)으로 전하를 전송하게 된다. 이와 같은 경우 n형으로 형성된 상기 수직 전하전송영역(4)과 포토다이오드 영역(3)사이에는 p형 웰(2)이 존재하므로 포토다이오드 영역(3)에 모이는 전하가 수직 전하전송영역(4)으로 전송되지 못한다. 그러나, 포토다이오드 영역(3)에 일정시간 생성된 전하는 트랜스퍼 게이트(5)에 15V의 하이(high) 바이어스를 인가하면 상기 수직 전하전송영역(4)과 포토다이오드 영역(3)에 베리어(barrier)로 작용하던 p형 웰(2)의 전위(potential)이 낮아져 포토다이오드 영역(3)의 전하가 수직 전하전송영역(4)으로 트랜스퍼 된다. 이를 리드 아웃이라 한다.
종래 종래 전하 결합 소자에 있어서는 수직 전하전송영역과 포토다이오드 영역 사이에 채널 스톱층을 형성하는 공정시 수직 전하전송영역을 형성하기 위한 마스크와 포토다이오드 영역을 형성하는 마스크를 차례대로 사용하고 이어서, 채널스톱층을 형성하기 위한 이온주입공정을 실시하는데 이때, 전하전송영역과 포토다이오드 영역간의 거리가 전하 결합 소자 전면에서 일정하지 않아 신뢰도 높은 전하 결합 소자를 제공하기 어려운 문제점이 있었다.
본 발명은 상기한 바와 같은 종래 전하 결합 소자의 문제점을 해결하기 위하여 안출한 것으로 포토다이오드 영역과 전하전송영역간의 거리를 전하전송영역상에서 일정하게 형성한 다음 채널 스톱층을 형성하므로 전하 결합 소자의 모든 영역에서 균일한 화상을 얻어 신뢰도를 높일 수 있는 전하 결합 소자의 제조방법을 제공하는데 그 목적이 있다.
도1은 종래 전하 결합 소자의 단면 구조도.
도2는 종래 전하 결합 소자의 포텐셜 프로파일.
도3a 내지 도3g는 본 발명 전하 결합 소자의 제조공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체기판 12 : 웰
13 : 수직 전하전송영역 14 : 포토다이오드 영역
15 : 제1절연막 16 : 제2절연막
17 : 제3절연막 18 : 제4절연막
19 : 채널 스톱층
본 발명에 따른 전하 결합 소자의 제조방법은 반도체기판에 상기 반도체기판과 반대도전형의 웰을 형성하는 단계, 채널 스톱 영역을 정의하여 채널 스톱 영역 상측의 상기 반도체기판에 선택적으로 감광막 패턴을 형성하는 단계, 상기 감광막패턴을 마스크로 상기 반도체기판의 상기 웰 영역에 상기 반도체기판과 반대도전형의 불순물 이온을 주입하여 전하전송영역과 광전변환영역을 형성하는 단계, 상기 감광막 패턴을 제거하는 단계, 상기 반도체기판 전면에 제1, 제2 및 제3절연막을 형성하는 단계, 상기 채널 스톱 영역 이외의 상기 제3절연막상에 제4절연막을 선택적으로 형성하는 단계, 상기 제4절연막을 마스크로 상기 채널 스톱 영역과 동일 위치의 상기 제3절연막을 선택적으로 제거하는 단계, 상기 제4절연막을 마스크로 이용하여 상기 웰에 상기 웰과 동일 도전형의 불순물 이온을 주입하여 채널 스톱층올 형성하는 단계를 포함한다.
이와 같은 본 발명 전하 결합 소자의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도3a 내지 도3g는 본 발명 전하 결합 소자의 제조공정 단면도이다.
먼저, 도3a에 나타낸 바와 같이, n형 반도체기판(11)에 p형 웰(12)영역을 형성하고, 상기 p형 웰(12) 영역이 형성된 반도체기판(11)상에 제1감광막(PR11)을 도포한다. 이어서, 노광 및 현상공정으로 채널 스톱 영역을 정의하여 채널 스톱 영역에만 남도록 상기 제1감광막(PR11)을 패터닝하여 제1감광막 패턴(PR11)을 형성한다.
도3b에 나타낸 바와 같이, 상기 제1감광막 패턴(PR11)을 마스크로 이용한 이온 주입공정으로 상기 p형 웰(12) 영역에 상기 p형 웰(12)과 반대 도전형의 불순물 이온을 주입하여 수직 전하전송영역(VCCD)(13)과 광전변환영역(14)을 형성한다.
도3c에 나타낸 바와 같이, 상기 제1감광막(PR11)을 포함한 상기 기판 전면에 제2감광막(PR12)을 도포한다음 노광 및 현상공정으로 상기 광전변환영역(14)상측의 감광막(PR12)이 제거되도록 선택적으로 패터닝한다. 이어서, 패터닝된 상기 감광막(PR12)을 마스크로 이용한 이온주입공정으로 상기 p형 웰(12) 영역에 상기 p형 웰(12) 영역과 반대도전형의 불순물 이온을 주입하여 광전변환영역(14)을 완성한다. 즉, 상기 광전변환영역(14)이 상기 수직 전하전송영역(13)보다 깊이 형성되기 때문에 제2감광막(PR12)을 마스크로 이용한 이온주입공정을 추가로 실시하는 것이다. 이때, 상기 광전 변한 영역(14)은 도3c에서 한 번에 실시할 수도 있다.
즉, 도3b에서 제1감광막 패턴(PR11)으로 광전변환영역을 마스킹한다음 후속공정에서 광전변환영역 상측의 제1감광막 패턴(PR11)을 제거한후 이온주입공정으로 광전변환영역을 형성할 수 있는 것이다.
도3d에 나타낸 바와 같이, 상기 제1, 제2감광막(PR11)(PR12)패턴을 제거한다. 이어서, 상기 반도체기판(11) 전면상에 제1, 제2 및 제3절연막(15)(16)(17)을 차례로 형성한다. 이어서, 상기 제3절연막(17)상에 제3감광막(PR13)을 도포한다음 노광 및 현상공정으로 채널 스톱 영역 상측에만 남도록 상기 제3감광막(PR13)을 패터닝한다. 이어서, 상기 제3감광막(PR13)사이의 상기 제3절연막(17)상측으로 제4절연막(18)을 형성한다. 이때, 화학기상증착법을 사용하는데 상기 제3감광막(PR13)보다 낮은 높이로 형성한다. 이때, 상기 제3감광막(PR13)의 표면으로도 제4절연막(18)이 부분적으로 형성된다. 이때, 상기 제1, 제3절연막(15)(17)은 산화막으로 형성하고, 제2, 제4절연막(16)(18)은 질화막으로 형성한다.
도3e에 나타낸 바와 같이, 상기 에치백공정이나 리프트-오프법을 사용하여 상기 제4절연막(18)을 식각하면 제3감광막(PR13)의 상측면 및 그 측면에 부분적으로 형성된 제4절연막(18)을 제거한다.
도3f에 나타낸 바와 같이, 상기 제3감광막(PR13)을 완전히 제거한다.
도3g에 나타낸 바와 같이, 상기 제4절연막(18)을 마스크로 이용한 식각공정으로 상기 제3절연막(17)을 선택적으로 제거하여 채널 스톱 영역의 제2절연막(16) 상측면을 노출시킨다. 이어서, 상기 p형 웰(12)과 동일 도전형의 고농도 불순물 이온을 주입하여 채널 스톱 영역(19)을 형성한다.
본 발명에 따른 전하 결합 소자의 제조방법에 있어서는 광전변환영역과 전하 전송영역 사이에 채널 스톱층을 형성할 때 우선적으로 채널 스톱 영역을 마스킹한 다음 광전변환영역과 전하전송영역을 형성한후 채널 스톱층을 형성할 불순물 이온을 주입하므로 셀프-얼라인으로 채널 스톱층을 형성하는 것이 가능하여 전하 결합소자의 전영역에서 균일한 화상을 제공할 수 있는 전하 결합 소자의 제조방법을 제공할 수 있는 효과가 있다.
Claims (2)
- 반도체기판에 상기 반도체기판과 반대도전형의 웰을 형성하는 단계; 채널 스톱 영역을 정의하여 채널 스톱 영역상측의 상기 반도체기판에 선택적으로 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 마스크로 상기 반도체기판의 상기 웰 영역에 상기 반도체기판과 반대도전형의 불순물 이온을 주입하여 전하전송영역과 광전변환영역을 형성하는 단계; 상기 감광막 패턴을 제거하는 단계; 상기 반도체기판 전면에 제1, 제2 및 제3절연막을 형성하는 단계; 상기 채널 스톱 영역 이외의 상기 제3절연막상에 제4절연막을 선택적으로 형성하는 단계; 상기 제4절연막을 마스크로 상기 채널 스톱 영역과 동일 위치의 상기 제3절연막을 선택적으로 제거하는 단계; 상기 제4절연막을 마스크로 이용하여 상기 웰에 상기 웰과 동일 도전형의 불순물 이온을 주입하여 채널 스톱층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 전하 결합 소자의 제조방법.
- 제1항에 있어서, 상기 제1, 제3절연막은 산화막으로 형성하고, 제2, 제4절연막은 질화막으로 형성함을 특징으로 하는 전하 결합 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077099A KR100263465B1 (ko) | 1997-12-29 | 1997-12-29 | 전하 결합 소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077099A KR100263465B1 (ko) | 1997-12-29 | 1997-12-29 | 전하 결합 소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990057058A KR19990057058A (ko) | 1999-07-15 |
| KR100263465B1 true KR100263465B1 (ko) | 2000-08-01 |
Family
ID=19529472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077099A KR100263465B1 (ko) | 1997-12-29 | 1997-12-29 | 전하 결합 소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100263465B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494132B1 (ko) * | 2000-12-30 | 2005-06-13 | 매그나칩 반도체 유한회사 | 이미지센서의 단위 화소 |
| KR100491862B1 (ko) * | 2002-07-15 | 2005-05-30 | 매그나칩 반도체 유한회사 | 이미지센서 제조방법 |
-
1997
- 1997-12-29 KR KR1019970077099A patent/KR100263465B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990057058A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100672695B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100658925B1 (ko) | Ｃｍｏｓ 이미지 센서 및 그 제조 방법 | |
| KR940009648B1 (ko) | 전하결합소자의 제조방법 | |
| KR100720505B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100331851B1 (ko) | 고체 촬상 소자 및 그의 제조방법 | |
| KR100263465B1 (ko) | 전하 결합 소자의 제조방법 | |
| KR100223805B1 (ko) | 고체 촬상소자의 제조방법 | |
| KR100263474B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
| KR100282424B1 (ko) | 수평전하 전송소자 및 그의 제조방법 | |
| KR0136924B1 (ko) | 씨씨디(ccd) 영상소자의 제조방법 | |
| KR100263469B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| KR20080062058A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100311493B1 (ko) | 고체촬상소자및그의제조방법 | |
| KR19990057078A (ko) | 전하 결합 소자의 제조방법 | |
| KR100290883B1 (ko) | 고체촬상소자의제조방법 | |
| KR20020045451A (ko) | 씨모스 이미지센서 제조 방법 | |
| KR100301799B1 (ko) | 고체촬상소자의제조방법 | |
| KR100769143B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100671140B1 (ko) | 고체 촬상 소자의 제조방법 | |
| KR100263479B1 (ko) | 고체 촬상 소자의 제조 방법 | |
| KR0140634B1 (ko) | 고체촬상소자의 제조방법 | |
| KR20000034227A (ko) | 고체 촬상 소자의 제조방법 | |
| US5406101A (en) | Horizontal charge coupled device | |
| KR100840650B1 (ko) | 수직형 시모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110428 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |