KR100218340B1 - 반도체 소자의 번인회로 - Google Patents

반도체 소자의 번인회로 Download PDF

Info

Publication number
KR100218340B1
KR100218340B1 KR1019960064096A KR19960064096A KR100218340B1 KR 100218340 B1 KR100218340 B1 KR 100218340B1 KR 1019960064096 A KR1019960064096 A KR 1019960064096A KR 19960064096 A KR19960064096 A KR 19960064096A KR 100218340 B1 KR100218340 B1 KR 100218340B1
Authority
KR
South Korea
Prior art keywords
burn
internal
check
word line
address
Prior art date
Application number
KR1019960064096A
Other languages
English (en)
Other versions
KR19980045859A (ko
Inventor
강창만
김태형
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960064096A priority Critical patent/KR100218340B1/ko
Publication of KR19980045859A publication Critical patent/KR19980045859A/ko
Application granted granted Critical
Publication of KR100218340B1 publication Critical patent/KR100218340B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 소자의 번인(Burn-In)회로에 관한 것으로, 종래에는 워드라인을 순차적으로 번인 검사를 하게 되면 선택된 워드라인의 번인 검사가 완료되면 다음 워드라인을 선택하여 번인 검사를 함으로써 안정된 검사가 가능하지만 시간적으로 많은 소요시간이 필요하다는 단점이 있고, 모든 워드라인을 한꺼번에 번인 검사를 하게되면 정해진 시간동안 모든 워드라인을 검사할 수 있어서 시간을 단축시킬 수 있지만, 워드라인을 한꺼번에 인에이블시킴으로 인해 내부전압(Vpp)에서 소모되는 순간전류를 분산되지 못하고, 소자특성을 저하시키면 내부전압(Vpp)이 저하되는 현상이 발생하므로 정확성이 떨어지는 문제점이 있다. 따라서 본 발명은 어드레스 버퍼에서 출력되는 외부 어드레스 또는 내부 어드레스 카운터에서 출력되는 내부 어드레스중 어느 하나를 선택하고 그 선택된 어드레스에 해당하는 워드라인을 선택하여 번인 검사를 행함에 있어, 번인 플래그 발생부(47)에서 발생하는 번인 플래그신호(Bln)에 따라 내부 어드레스 카운터(45)에서 두 개의 블럭 또는 뱅크에서 서로 다른 워드라인을 선택하여 번인 검사를 하도록 하거나 서로 같은 워드라인을 선택하여 중복된 워드라인의 번인 검사를 하도록 하는 라스바신호(RASB)를 발생하는 내부 라스바신호 발생부(46)와; 상기 번인 플래그신호에 따라 미리 설정된 내부 어드레스를 발생하거나 상기 라스바신호에 따라 서로 다른 내부 어드레스를 발생시키는 내부 어드레스 카운터(45)를 더 포함하여 구성하여 번인 검사시 선택된 워드라인에 대해 컬럼 선택을 하여 데이타를 리드/라이트할 수 있고, 순차적인 번인 검사를 행하므로 정확한 검사가 가능하며 2개의 블럭(Block) 또는 뱅크(Bank)에서 순차적으로 번인 검사를 수행함으로 인해 검사시간도 줄일 수 있고 안정된 동작을 행할 수 있으며, 워드라인 발생을 서로 정해진 기간동안 중복시켜 번인검사를 할 수 있어 내부전압에서 소모되는 전류를 분산시키도록 한다.

Description

반도체 소자의 번인(Burn-In)회로
본 발명은 반도체 장치의 소자를 검사하기 위한 번인(Burn-In)회로에 관한 것으로, 특히 번인 검사를 위해 워드라인을 순차적으로 발생시키며 서로 다른 뱅크 도는 블럭에서도 순차적으로 워드라인을 발생시켜 데이타를 리드 또는 라이트할 수 있도록 한 반도체 소자의 번인(Burn-In)회로에 관한 것이다.
종래 반도체 소자의 번인(Burn-In)회로는, 도 1에 도시된 바와 같이, 외부로부터 입력되는 어드레스를 버퍼링하기 위한 어드레스 버퍼(1)와; 내부 어드레스를 발생시키기 위한 내부어드레스 카운터(2)와; 상기 어드레스 버퍼(1)로부터 출력된 어드레스(ACL)와 내부어드레스 카운터(2)에서 출력된 어드레스(HX)중 어느 하나를 선택하기 위한 로우 어드레스 멀티플렉서(3)와; 상기 로우 어드레스 멀티플렉서(3)를 통해 선택된 어드레스를 디코딩하기 위한 로우 어드레스 프리디코더(4)와; 상기 로우 어드레스 프리디코더(4)의 출력을 다시 디코딩하기 위한 제1디코더/제n디코더(6)와; 상기 디코더(6)를 통해 선택된 워드라인을 구동하기 위한 워드라인 구동부(7)와; 번인 검사를 위해 번인 플래그를 발생하기 위한 번인 플래그 발생부(5)로 구성된다.
이와 같이 구성된 종래의 기술에 대하여 상세히 살펴보면 다음과 같다.
도 2a 또는 도 3a에서와 같이, 외부에서 입력되는 외부 어드레스(ACL)를 어드레스 버퍼(1)에서 받아 버퍼링하여 로우 어드레스 멀티플렉서(3)로 출력하고, 내부 어드레스 카운타(2)는 내부 어드레스(HX)를 발생시켜 상기 로우 어드레스 멀티플렉서(3)로 발생시킨다.
그러면 상기 로우 어드레스 멀티플렉서(3)는 외부 어드레스 또는 내부 어드레스중 어느 하나를 선택하여 출력함에 있어, 외부에서 번인 모드를 결정하게 되면, 상기 로우 어드레스 멀티플렉서(3)는 외부 어드레스를 선택하지 않고 내부 어드레스를 선택(AX)하여 로우 어드레스 프리디코더(4)로 출력한다.
이때 번인 플래그 발생부(5)에서 번인 검사를 위해 발생하는 번인 플래그(Bln)가 도 2c에서와 같이 로우레벨이면, 상기 로우 어드레스 프리디코더(4)는 로우 어드레스 멀티플렉서(3)로부터 출력되는 어드레스(AX)를 디코딩하고 이 디코딩한 신호(BAX)를 제1디코더/제n디코더(6)에서 순차적으로 다시 디코딩하여 해당 워드라인을 워드라인 구동부(7)로 출력한다.
이에 상기 워드라인 구동부(7)는 도 2b에서와 같이 워드라인(WL0,WL1,...WLn)을 순차적으로 발생시킨다.
순차적으로 선택된 워드라인을 이용하여 번인 검사를 수행한다.
그리고, 상기 번인 플래그 발생부(5)에서 발생하는 번인 플래그(Bln)가 도 3c에서와 같이 하이레벨이면, 로우 어드레스 프리디코더(4)와 제1디코더/제n디코더(6)는 순차적으로 워드라인을 인에이블시키지 못하고, 도 3b에서와 같이 워드라인을 한꺼번에 인에이블하도록 한다.
워드라인이 인에이블되면 그 인에이블된 워드라인을 이용하여 번인 검사를 수행한다.
그러나, 상기와 같은 종래의 기술에서, 도 2에서와 같이 번인 검사를 하게 되면 선택된 워드라인의 번인 검사가 완료되면 다음 워드라인을 선택하여 번인 검사를 함으로써 안정된 검사가 가능하지만 시간적으로 많은 소요시간이 필요하다는 단점이 있고, 도 3에서와 같이 번인 검사를 하게 되면 모든 워드라인을 인에이블시켜 정해진 시간동안 번인 검사를 할 수 있어 시간을 단축시킬 수 있지만, 워드라인을 한꺼번에 인에이블시킴으로 인해 내부전압(Vpp)에서 소모되는 순간전류를 분산되지 못하고, 소자특성을 저하시키면 내부전압(Vpp)이 저하되는 현상이 발생하므로 정확성이 떨어지고 리드(READ)/라이트(WRITE) 동작을 할 수 없는 문제점이 있다.
따라서 상기에서와 같은 문제점을 해결하기 위한 본 발명의 목적은 해당하는 워드라인을 선택하여 번인 검사를 수행할 때 선택하고자 하는 워드라인을 순차적으로 선택하도록 하여 안정된 동작을 행하도록 하고, 두 개의 블럭 또는 뱅크에서 워드라인을 중복하여 검사하거나 각각 다른 워드라인을 검사할 수 있도록 하여 검사 시간을 단축하도록 한 반도체 소자의 번인(Burn-In)회로를 제공함에 있다.
제1도는 종래 반도체 소자의 번인(Burn-In)회로도.
제2도와 제3도는 제1도에서, 번인 검사시 반도체 소자의 워드라인 파형도.
제4도는 본 발명 반도체 소자의 번인(Burn-In)회로도.
제5도는 제4도에서, 번인 검사시 반도체 소자의 워드라인 및 내부신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
40 : 어드레스 버퍼 41, 48 : 제1, 제2로우 어드레스 버퍼
42, 49 : 제1로우 어드레스 프리디코더
43, 50 : 첫번째, 두번째 제1디코더/제n디코더
상기 목적을 달성하기 위한 본 발명 반도체 소자의 번인(Burn-In)회로는, 도 4에 도시한 바와 같이, 외부로부터 입력되는 외부 어드레스(A)를 버퍼링하기 위한 어드레스 버터(40)와; 번인 검사를 위해 번인 플래그(Bln)를 발생하는 번인 플래그 발생부(47)와; 상기 번인 플래그 발생부(47)에서 발생하는 번인 플래그(Bln)의 출력 레벨이 하이상태인 경우 내부의 라스바신호(RASB:Row Address Strobe Bar)를 발생하는 내부 라스바신호 발생부(46)와; 상기 번인 플래그(Bln)의 출력 레벨이 로우상태인 경우 내부 어드레스를 발생하는 내부 어드레스 카운터(46)와; 상기 어드레스 버퍼(40)에서 발생하는 외부 어드레스 또는 내부 어드레스 카운터(46)에서 발생하는 내부 어드레스중 어느 하나를 선택하여 출력하는 제1, 제2로우 어드레스 멀티플렉서(41)(48)와; 상기 제1, 제2로우 어드레스 멀티플렉서(41)(48)에서 선택된 어드레스를 디코딩하는 제1, 제2로우 어드레스 프리디코더(42)(49)와; 상기 제1, 제2로우 어드레스 프리디코더(42)(49)에서 발생하는 디코딩값을 받아 다시 한번 디코딩하여 해당하는 워드라인을 출력하는 첫번째와 두번째 제1디코더/제n디코더(43)(50)와; 상기 첫번째와 두번째 제1디코더/제n디코더(43)(50)의 출력신호에 따라 해당하는 워드라인을 구동하는 제1, 제2워드라인 구동부(44)(51)로 구성한다.
이와 같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
도 5a에서와 같은 외부 어드레스(A)가 입력되면 이를 어드레스 버퍼(40)에서 받아 버퍼링하고 그 버퍼링한 어드레스(OACL)(1ACL)를 각각 제1로우 어드레스 멀티플렉서(41)와 제2로우 어드레스 멀티플렉서(48)로 출력한다.
이와 아울러 내부 어드레스 카운터(45)는 도 5a에서와 같은 내부 어드레스(OHX)(1HX)를 각각 상기 제1로우 어드레스 멀티플렉서(41)와 제2로우 어드레스 멀티플렉서(48)로 출력한다.
이때 번인 플래그 발생부(47)는 번인 검사를 위한 번인 플래그(Bin)를 발생한다.
가령 번인 모드시 번인 플래그 발생부(47)에서 발생되는 플래그(Bin)가 도 5e에서와 같이 하이레벨인 경우, 내부 라스바신호 발생부(46)에서는 도 5b에서와 같은 라스바신호(ORASB)(1RASB)를 각각 생성하여 내부 어드레스 카운터(45)로 출력한다.
그러면 상기 내부 어드레스 카운터(45)는 입력되는 라스바신호(ORASB)(1RASB)에 따라 각기 다른 내부 어드레스(OHX)(1HX)를 발생하여 제1, 제2로우 어드레스 멀티플렉서(41)(48)로 각각 출력한다.
이에 상기 제1로우 어드레스 멀티플렉서(41)와 제2로우 어드레스 멀티플렉서(48)는 번인 모드시이므로 내부 어드레스 카운터(45)에서 발생하는 어드레스(OHX)(1HX)를 각각 선택하여 제1, 제2로우 어드레스 프리디코더(42)(49)로 제공한다.
상기 제1, 제2로우 어드레스 프리디코더(42)(49)는 입력된 어드레스를 순차적으로 디코딩하고 이 디코딩한 신호(ORAX)(1RAX)를 첫 번째 제1디코더/제n디코더(43)와 두번째 제1디코더/제n디코더(50)로 순차적으로 출력한다.
상기 첫 번째 제1디코더/제n디코더(43)와 두번째 제1디코더/제n디코더(50)는 로우 어드레스 프리디코더(42)(49)에서 입력받은 신호를 순차적으로 디코딩하여 해당하는 워드라인을 선택한다.
그러면 제1워드라인 구동부(44)와 제2워드라인 구동부(51)는 첫번째 제1디코더/제n디코더(43)와 두 번째 제1디코더/제n디코더(50)에서 디코딩하여 선택한 워드라인을 순차적으로 구동하는데, 그 구동되는 워드라인은 도 5c와 도 5d에서와 같이 발생한다.
그리고, 상기에서 번인 플래그 발생부(47)에서 발생하는 번인 플래그(Bln)가 로우레벨인 경우 내부 어드레스 카운터(45)에서 내부 어드레스를 제1, 제2로우 어드레스 멀티플렉서(41)(48)로 발생하고, 상기에서 발생된 내부 어드레스에 의해 선택된 워드라인을 순차적으로 구동하는데 그 동작은 앞에서 설명한 동작과 동일하다.
그리고, 타이밍에 따라 워드라인 선택시 칼럼 선택을 하여 리드(READ)/라이트(WRITE)동작을 할 수 있다.
한편, 내부 라스바신호 발생부(46)에서 발생하는 두 신호(ORASB)(1RASB)중 ORASB신호에 의해 선택된 워드라인과 1RASB신호에 의해 선택된 워드라인을 중복시킬 수 있어서 시간 단축에 기할 수 있고, 서로 다른 두 개의 블럭(Black) 또는 뱅크(Bank)에 대해 번인 검사를 하여 시간 단축에 기할 수 있다.
상술한 바와 같이, 본 발명은 번인 검사시 선택된 워드라인에 대해 컬럼 선택을 하여 데이타를 리드/라이트 할 수 있고, 순차적인 번인 검사를 행하므로 정확한 검사가 가능하며 2개의 블럭(Block) 또는 뱅크(Bank)에서 순차적으로 번인 검사를 수행함으로 인해 검사시간은 줄일 수 있고 안정된 동작을 행할 수 있으며, 워드라인 발생을 서로 정해진 기간동안 중복시켜 번인 검사를 할 수 있어 내부전압에서 소모되는 전류를 분산 시킬 수 있는 효과가 있다.

Claims (2)

  1. 어드레스 버퍼에서 출력되는 외부 어드레스 또는 내부 어드레스 카운터에서 출력되는 내부 어드레스중 어느 하나를 선택하고 그 선택된 어드레스에 해당하는 워드라인을 선택하여 번인 검사를 행하는 번인회로에 있어서, 번인 플래그 발생수단에서 발생하는 번인 플래그신호에 따라 내부의 라스바신호(RASB)를 발생하는 내부 라스바신호 발생수단과; 상기 번인 플래그신호에 따라 미리 설정된 내부 어드레스를 발생하거나 라스바 신호에 따라 서로 다른 내부 어드레스를 발생시키는 내부 어드레스 카운터를 더 포함하여 구성함을 특징으로 하는 반도체 소자의 번인(Burn-In)회로.
  2. 제1항에 있어서, 내부 라스바신호 발생수단은 2개의 블럭 또는 뱅크에서 서로 다른 워드라인을 선택하여 번인 검사를 하거나 같은 워드라인을 중복시켜 번인 검사할 수 있는 라스바신호를 발생하도록 함을 특징으로 하는 반도체 소자의 번인(Burn-In)회로.
KR1019960064096A 1996-12-11 1996-12-11 반도체 소자의 번인회로 KR100218340B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960064096A KR100218340B1 (ko) 1996-12-11 1996-12-11 반도체 소자의 번인회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960064096A KR100218340B1 (ko) 1996-12-11 1996-12-11 반도체 소자의 번인회로

Publications (2)

Publication Number Publication Date
KR19980045859A KR19980045859A (ko) 1998-09-15
KR100218340B1 true KR100218340B1 (ko) 1999-09-01

Family

ID=19487086

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960064096A KR100218340B1 (ko) 1996-12-11 1996-12-11 반도체 소자의 번인회로

Country Status (1)

Country Link
KR (1) KR100218340B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100904465B1 (ko) * 2007-11-08 2009-06-24 주식회사 하이닉스반도체 웨이퍼 번인 테스트 제어회로

Also Published As

Publication number Publication date
KR19980045859A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
KR19990039998A (ko) 2차 캐시를 구비한 시스템 장치 및 동기형 메모리 장치
JPH10269800A (ja) 半導体記憶装置
KR100388208B1 (ko) 반도체 메모리 장치의 리던던시 회로
JP3736714B2 (ja) 半導体メモリのウエハバーンインテスト回路
JPH0750100A (ja) アドレスバッファ
KR100234714B1 (ko) 페이지 카피 모드를 갖는 디램
JP4291239B2 (ja) 半導体記憶装置及びテスト方法
KR100218340B1 (ko) 반도체 소자의 번인회로
US6094389A (en) Semiconductor memory apparatus having refresh test circuit
KR100316513B1 (ko) 반도체메모리장치
KR20040018573A (ko) 반도체 메모리장치의 입출력 센스 앰프 구동방법 및 그구동제어회로
TWI390542B (zh) 半導體記憶體測試器及使用該測試器測試半導體的方法
KR100969124B1 (ko) 집적 메모리
JP2001243794A (ja) 半導体記憶装置
KR100253354B1 (ko) 반도체 메모리의 동작 검사장치
US7646665B2 (en) Semiconductor memory device and burn-in test method thereof
KR100282052B1 (ko) 스페어 셀의 배치에 상관없이 테스트를 행할 수 있는반도체 기억 장치
KR100202671B1 (ko) 반도체 소자의 번인 검사장치
KR100537188B1 (ko) 뱅크-인터리브의 데이터 압축테스트모드를 갖는 반도체메모리 소자
JPH1027500A (ja) 半導体メモリ装置の高速ディスターブテスト方法及びワードラインデコーダ
JP2001202796A (ja) 半導体記憶装置
KR100244469B1 (ko) 반도체 메모리
KR0135242B1 (ko) 병렬 테스트 회로를 포함한 메모리 소자
KR100300033B1 (ko) 반도체메모리회로
KR20010084291A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee