KR100209733B1 - 마스크 구조 - Google Patents
마스크 구조 Download PDFInfo
- Publication number
- KR100209733B1 KR100209733B1 KR1019960061266A KR19960061266A KR100209733B1 KR 100209733 B1 KR100209733 B1 KR 100209733B1 KR 1019960061266 A KR1019960061266 A KR 1019960061266A KR 19960061266 A KR19960061266 A KR 19960061266A KR 100209733 B1 KR100209733 B1 KR 100209733B1
- Authority
- KR
- South Korea
- Prior art keywords
- light
- mask
- light blocking
- transparent substrate
- mask structure
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
- G03F1/40—Electrostatic discharge [ESD] related features, e.g. antistatic coatings or a conductive metal layer around the periphery of the mask substrate
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
본 발명은 마스크 구조에 관한 것으로, 특히 외부와 내부로 부터의 정전기 유입을 방지하는 마스크 구조에 관한 것이다.
이를 위한 본 발명의 마스크 구조는 스크라이브 레인을 패터닝할 마스크에 있어서, 칩 영역을 정의하기 위해 투명 기판상에 형성되는 복수개의 제1차광층들, 상기 복수개의 제1차광층들 주변의 투명 기판상에 형성되는 제2차광층, 상기 각 제1차광층들과 제2차광층을 전기적으로 연결시키기 위해 상기 투명 기판상의 스크라이브 레인 영역상에 형성되는 도전층들을 포함하여 형성됨을 특징으로 한다.
Description
본 발명은 마스크 구조에 관한 것으로, 특히 외부와 내부로 부터의 정전기 유입을 방지하는 마스크 구조에 관한 것이다.
현재 정전기에 의한 마스크의 손상이 크게 되는데 마스크 제작시 스크라이브 레인(Scribe Lane)을 닫아야 하는 경우는 자동적으로 상기 스크라이브 레인이 막혀서 정전기 전하의 이동 통로를 만들어 줌으로 정전기에 의한 마스크 손상이 없으나 스크라이브 레인을 열어야 되는 경우에는 스크라이브 레인에 의해 전하의 이동 통로가 없어 마스크의 손상이 크다.
이하 첨부된 도면을 참조하여 종래 기술의 실시예에 따른 마스크 구조를 설명하면 다음과 같다.
제1도는 종래 기술의 제1실시예에 따른 마스크의 레이아웃도이다.
제1도에서와 같이, 유리(11)상의 소정 부위에 매트릭스(Matrix) 형태로 배열되어 빛을 차단시키므로 칩을 마스킹하는 다구개의 제1차광층(12)들이 형성된다.
그리고 상기 각 제1차광층(12) 내의 소정 부위에 투과시키는 제1투광 영역(13)이 형성되며, 상기 다수개의 제1차광층(12)들 둘레에 빛을 투과시키는 제2투광 영역(14)이 형성된다. 이어 상기 제2투광 영역(14) 둘레의 유리(11)상에 빛을 차단시키는 제2차광층(15)이 형성된다. 그러므로 정전기 보호에 전혀 고려하지 않는 마스크 구조가 형성된다. 여기서 상기 제1, 제2차광층은 크롬(Chrome)으로 형성된다.
제2도는 종래 기술의 제2실시예에 따른 마스크의 레이아웃도이다.
제2도에서와 같이, 유리(11)상의 소정 부위에 매트릭스(Matrix) 형태로 배열되어 빛을 차단시켜 칩을 마스킹하는 다수개의 제1차광층(12)들이 형성된다.
그리고 상기 각 제1차광층(12) 내의 소정 부위에 투과시키는 제1투광 영역(13)이 형성되며, 상기 다수개의 제1차광층(12)들 둘레에 빛을 투과시키는 제2투광 영역(14)이 형성된다. 이어 상기 제2투광 영역(14) 둘레의 유리(11)상에 소정 부위에 빛을 차단시키는 제2차광층(15)이 형성된다.
그러므로 외부로 부터의 정전기 유입 방지를 고려한 마스크 구조가 형성된다. 여기서 상기 제1, 제2차광층은 크롬으로 형성된다.
종래 기술에 따른 마스크 구조는 다음과 같음 문제점이 있었다.
제1실시예에서는 정전기 보호에 전혀 고려하지 않아 칩내 마스크의 손상이 커진다.
제2실시예에서는 정전기를 줄이기 위해 제2차광층을 제2투광 영역의 유리상의 전면이 아닌 소정 부위에 형성하여 칩 외부의 정전기를 방지하나 칩 내부에서 생기는 정전기로부터 마스크를 보호하지 못한다.
본 발명은 상기 문제점을 해결하기 위해 안출한 것으로 마스크 제작시 차광층들을 연결시키는 전도선으로 칩 외부 및 칩 내부에서 생기는 정전기로부터 마스크를 보호하는 마스크 구조를 제공하는데 그 목적이 있다.
제1도는 종래 기술의 제1실시예에 따른 마스크의 레이아웃도.
제2도는 종래 기술의 제2실시예에 따른 마스크의 레이아웃도.
제3도는 본 발명의 실시예에 따른 마스크의 레이아웃도.
* 도면의 주요부분에 대한 부호의 설명
31 : 유리 32 : 제1차광층
33 : 제1투광 영역 34 : 제2투광 영역
35 : 제2차광층 36 : 제3차광층
본 발명의 마스크 구조는 스크라이브 레인을 패터닝할 마스크에 있어서, 칩 영역을 정의하기 위해 투명 기판상에 형성되는 복수개의 제1차광층들, 상기 복수개의 제1차광층들 주변의 투명 기판상에 형성되는 제2차광층, 상기 각 제1차광층들과 제2차광층을 전기적으로 연결시키기 위해 상기 투명 기판상의 스크라이브 레인 영역상에 형성되는 도전층들을 포함하여 형성됨을 특징으로 한다.
상기와 같은 본 발명에 따른 마스크 구조의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 발명의 실시예에 따른 마스크의 레이아웃도이다.
제3도에서와 같이, 유리(31)상의 소정 부위에 매트릭스(Matrix) 형태로 배열되어 빛을 차단시켜 칩을 마스킹하는 다수개의 제1차광층(32)들이 형성된다.
그리고 상기 각 제1차광층(32) 내의 소정 부위에 빛을 투과시키는 제1투광 영역(33)이 형성되며, 상기 다수개의 제1차광층(32)들 둘레에 빛을 투과시키는 제2투광 영역(34)이 형성된다. 이어 상기 제2투광 영역(34) 둘레의 유리(31)상에 빛을 차단시키는 제2차광층(35)이 형성되며 상기 다수개의 제1차광층(32)들의 모서리와 상기 제2차광층(35)이 전기적으로 연결되도록 상기 각 제1차광층(32)사이의 그리고 각 제1차광층(32)과 제2차광층(35) 사이의 상기 제2투광 영역(34)상에 가느다란 선모양의 크롬층(36)이 형성된다. 그러므로 외부 및 내부로부터 발생한 정전기 전하를 칩 외부로 이동하게 하여 칩 외부 및 내부로부터의 정전기 유입 방지를 고려한 마스크 구조가 형성된다. 여기서 상기 제1, 제2차광층 및 크롬층은 같은 전도성 물질로 구성된다.
본 발명의 마스크 구조는 마스크 제작시 차광층들을 연결시키는 전도선으로 칩 내부 및 외부의 정전기로부터 마스크를 보호하는 효과가 있다.
Claims (2)
- 스크라이브 레인을 패터닝할 마스크에 있어서, 칩 영역을 정의하기 위해 투명 기판상에 형성되는 복수개의 제1차광층들, 상기 복수개의 제1차광층들 주변의 투명 기판상에 형성되는 제2차광층, 상기 각 제1차광층들과 제2차광층을 전기적으로 연결시키기 위해 상기 투명 기판상의 스크라이브 레인 영역상에 형성되는 도전층들을 포함하여 형성됨을 특징으로 하는 마스크 구조.
- 제1항에 있어서, 도전층은 상기 제1차광층 또는 제2차광층의 물질과 동일한 물질로 형성됨을 특징으로 하는 마스크 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960061266A KR100209733B1 (ko) | 1996-12-03 | 1996-12-03 | 마스크 구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960061266A KR100209733B1 (ko) | 1996-12-03 | 1996-12-03 | 마스크 구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980043419A KR19980043419A (ko) | 1998-09-05 |
KR100209733B1 true KR100209733B1 (ko) | 1999-07-15 |
Family
ID=19485538
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960061266A KR100209733B1 (ko) | 1996-12-03 | 1996-12-03 | 마스크 구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100209733B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010088340A (ko) * | 2000-03-10 | 2001-09-26 | 포만 제프리 엘 | 정전기 방전으로부터 레티클을 격리시키는 방법 |
KR100392747B1 (ko) * | 2000-04-14 | 2003-07-28 | 삼환기업주식회사 | 하수로부터의 질소/인 제거 시스템 |
-
1996
- 1996-12-03 KR KR1019960061266A patent/KR100209733B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980043419A (ko) | 1998-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5989754A (en) | Photomask arrangement protecting reticle patterns from electrostatic discharge damage (ESD) | |
JPH0669040B2 (ja) | 光半導体装置 | |
KR940006276A (ko) | 광 차단 층을 갖는 고 수율 공간 광 변조기 및 반도체 제조 방법 | |
KR980005302A (ko) | 반도체 소자 제조용 콘택 마스크 | |
KR100209733B1 (ko) | 마스크 구조 | |
US6787270B2 (en) | Photo mask for patterning a lightning rod | |
US4959708A (en) | MOS integrated circuit with vertical shield | |
JPH10214697A (ja) | 静電気保護回路 | |
JP3728389B2 (ja) | 表面カバーを備えた半導体チップ | |
KR0172231B1 (ko) | 반도체 소자의 정전기 방지회로 | |
JPH01165129A (ja) | 集積回路 | |
KR100218362B1 (ko) | 정전기 방지용 마스크 | |
KR20000003590A (ko) | Esd소자가 구비된 반도체장치 | |
KR0144243B1 (ko) | 게이트 어레이의 입출력 셀 레이아웃 방법 | |
KR200183769Y1 (ko) | 마스크 구조 | |
JPH0358467A (ja) | 半導体集積回路 | |
KR910007374B1 (ko) | 반도체소자의 입력단 지연시간 개선용 입력보호장치 | |
CN115458522A (zh) | 显示基板、显示装置和掩膜板 | |
KR950006983B1 (ko) | 다수개의 전원을 사용하는 반도체장치의 입력보호장치 | |
KR100952577B1 (ko) | 크로스 핑거 구조의 이에스디 보호 회로 | |
JPH02968A (ja) | フォトマスク | |
US8007962B2 (en) | Photomask | |
KR940007971A (ko) | 반도체 장치의 칩보호막 형성 방법 | |
KR20020049125A (ko) | 반도체 디바이스의 정전기 보호 소자 | |
KR200284966Y1 (ko) | 마스크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050322 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |