KR100209706B1 - 반도체 소자의 콘택배선 형성방법 - Google Patents

Abstract

반도체 소자의 콘택배선 형성방법에 대한 것으로 소자의 콘택 종횡비가 클경우에 셀영역 뿐아니라 코아영역이나 페리영역에서도 콘택배선을 위한 패드를 형성하여 안정된 배선층을 형성하기 위한 것으로, 그 형성방법은 제1도전형 기판에 활성영역과 필드절연막을 형성하는 공정과, 기판의 소정영역에 제2도전형 웰을 형성하는 공정과, 기판에 게이트 전극을 형성하는 공정과, 게이트 전극 양측의 기판에 불순물 영역을 형성하는 공정과, 전면에 층간절연막을 형성하는 공정과, 게이트 전극의 불순물 영역과 콘택되도록 패드를 형성하는 공정과, 패드에 제1불순물 이온을 도핑하는 공정과, 제2도전형 웰 영역상부의 패드에 제2불순물 이온을 도핑하는 공정과, 도핑된 패드와 콘택되도록 배선층을 형성하는 공정을 포함하여 제조된다.

Description

반도체 소자의 콘택배선 형성방법

본 발명은 반도체 소자의 콘택배선에 대한 것으로 특히 종횡비(aspect ratio)가 매우 큰 경우에 셀(cell) 영역 뿐 아니라 코아(core)나 페리(peri) 영역에도 콘택을 위한 패드를 형성하여 안정된 콘택배선을 할 수 있는 반도체 소자의 콘택배선 형성방법에 대한 것이다.

이하 첨부 도면을 참조하여 종래의 반도체 소자의 콘택배선 형성방법에 대하여 설명하면 다음과 같다.

제1a도 내지 제1e도는 종래의 반도체 소자의 콘택배선 형성방법을 나타낸 공정단면도이다.

종래의 반도체 소자의 콘택배선은 셀영역(도면의 좌측)과 코아영역과 페리영역(도면의 우측) 중에 셀영역에만 콘택을 위한 패드를 형성하는 것으로 그 형성방법은 먼저 제1a도에 도시한 바와 같이 제1도전형 기판(1) 상의 전면에 활성영역과 필드절연막을 형성하고 제1도전형 기판(1)의 소정영역에 제2도전형 웰(3)을 형성한다. 그리고 상기 활성영역상에 제1산화막과 폴리실리콘과 제2산화막을 증착한 후 게이트 마스크로 사진식각하여 게이트 산화막(4)과 게이트 전극(5)과 게이트 캡 절연막(6)을 형성한다. 그리고 게이트 전극(5) 양측에 저농도 불순물이온을 주입하여 LDD영역(7)을 형성하고 전면에 산화막을 증착하고 에치백하여 게이트 전극(5) 양측면에 측벽절연막(8)을 형성한다. 그리고 게이트 전극(5)과 측벽절연막(8) 양측의 드러난 제1도전형 기판(1)에 고농도 불순물이온을 주입하여 소오스/드레인 영역(9)을 형성한다.

그리고 전면에 얇은 제3산화막(10)을 증착하고 이후에 화학기상 증착법으로 평탄화를 위한 층간절연막(11)을 형성한다. 이어서 전면에 감광막(12)을 도포하여 셀영역(도면의 좌측)의 게이트 전극(5) 상부에만 남도록 노광 및 현상공정으로 선택적으로 패터닝한다.

제1b도에 도시한 바와 같이 상기 패터닝된 감광막(12)을 마스크로 이용하여 셀영역의 상기 층간절연막(11)과 제3산화막(10)을 이방성 식각하여 소오스/드레인 영역(9)이 드러나도록 콘택홀을 형성한다.

제1c도에 도시한 바와 같이 셀영역의 콘택홀을 포함한 상부 및 코아영역과 페리영역에 폴리실리콘층을 형성한다. 그리고 전면에 감광막(14)을 도포하여 셀영역의 게이트 전극(5) 사이의 소오스/드레인 영역(13) 소정 상부만 남도록 노광 및 현상공정으로 감광막(14)을 선택적으로 패터닝한다.

제1d도에 도시한 바와 같이 상기의 패터닝된 감광막(14)을 마스크로 하여 전면의 폴리실리콘층(13)을 이방성 식각하여 셀 영역에 노드 콘택패드(13a,13b)와 비트라인 콘택패드(13c)를 형성한다.

제1e도에 도시한 바와 같이 코아영역과 페리영역의 소오스/드레인 영역(9)이 드러나도록 콘택홀을 형성한다. 이후에 전면에 알루미늄이나 텅스텐 또는 폴리실리콘 등의 전도성 물질을 증착하여 셀영역의 노드 콘택패드(13a,13b)상에 노드 콘택 배선층(15a,15b)과 비트라인 콘택패드(13c)상에 비트라인 콘택배선층(15c)과 코아영역이나 페리영역의 소오스/드레인영역(9)과 콘택되도록 n+ 배선층(16a,16b)과 코아나 페리영역의 제2도전형 웰(3) 영역의 소오스/드레인 영역(9)과 콘택되도록 p+ 배선층(17a,17b)을 형성하므로써 종래에 따른 반도체 소자의 콘택배선 공정을 완료한다.

상기와 같이 제조되는 종래의 반도체 소자의 콘택배선 형성방법은 다음과 같은 문제가 있다.

콘택 종횡비가 매우 클 경우 예를들어 4이상일 경우 코아나 페리 영역에서는 콘택을 위한 패드가 없기 때문에 콘택 배선형성시 미스 얼라인이 발생할 우려가 크다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 콘택 종횡비가 클 경우에 안정된 콘택배선을 형성하기 위한 반도체 소자 콘택배선 형성방법에 대한 것이다.

제1a도 내지 제1e도는 종래의 반도체 소자의 콘택배선 형성방법을 나타낸 공정단면도.

제2a도 내지 제2e도는 본 발명 반도체 소자의 콘택배선 형성방법을 나타낸 공정단면도.

* 도면의 주요부분에 대한 부호의 설명

31 : 제1도전형 기판 32 : 필드절연막

33 : 제2도전형 웰 34 : 게이트 산화막

35 : 게이트 전극 36 : 게이트 캡 절연막

37 : LDD영역 38 : 측벽절연막

39 : 소오스/드레인 영역 40 : 제1절연막

41 : 제2절연막 42,44,46 : 감광막

43 : 폴리실리콘층 43a,43b : 노드 콘택패드

43c : 비트라인 콘택패드 43d,43e : n+ 폴리패드

43f,43g : p+ 폴리패드 45 : 제3절연막

47a,47b : 노드 콘택 배선층 47c : 비트라인 콘택 배선층

48a,48b : n+ 폴리패드 배선층 49a,49b : p+ 폴리패드 배선층

상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 콘택배선 형성방법은 제1도전형 기판에 활성영역과 필드절연막을 형성하는 공정과, 상기 기판의 소정영역에 제2도전형 웰을 형성하는 공정과, 상기 기판에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 기판에 불순물 영역을 형성하는 공정과, 상기 전면에 층간절연막을 형성하는 공정과, 상기 게이트 전극의 상기 불순물 영역과 콘택되도록 패드를 형성하는 공정과, 상기 패드에 제1불순물 이온을 도핑하는 공정과, 상기 제2도전형 웰 영역상부의 패드에 제2불순물 이온을 도핑하는 공정과, 상기 도핑된 패드와 콘택되도록 배선층을 형성하는 공정을 포함하여 제조됨을 특징으로 한다.

이하 첨부 도면을 참조하여 본 발명 반도체 소자의 콘택배선 형성방법을 설명하면 다음과 같다.

제2a도 내지 제2e도는 본 발명 반도체 소자의 콘택배선 형성방법을 나타낸 공정도면이다.

본 발명 반도체 소자의 콘택배선 형성방법은 셀영역의 공정단면도(좌측 도면)와 코아나 페리영역의 공정단면도(우측 도면)를 함께 설명하면(이하 특별한 부연 설명이 없으면 셀영역과 코아영역 및 페리영역의 공정이 동시에 이루어짐을 밝혀둔다.) 먼저 제2a도에 도시한 바와 같이 제1도전형 기판(31)에 감광막을 도포하여 활성영역과 필드영역을 정의하기 위하여 노광 및 현상 공정으로 선택적으로 패터닝한다. 이후에 열산화 공정을 통하여 필드영역에 필드절연막(32)을 형성한다. 그리고 제1도전형 기판(31)의 소정영역에 제2도전형 웰(33)을 형성한다.

그리고 전면에 제1산화막과 폴리실리콘과 제2산화막을 차례로 증착한다. 다음에 게이트 형성 마스크를 이용한 사진식각으로 복수개의 게이트 산화막(34)과 게이트 전극(35)과 게이트 캡 절연(36)을 적층하여 형성한다.

그리고 게이트 전극(35) 양측의 제1도전형 기판(31)에 저농도 불순물을 주입하여 LDD영역(37)을 형성한다. 그리고 전면에 제3산화막을 증착한 후 에치백하여 게이트 전극(35) 양 측면에 측벽절연막(38)을 형성한다.

이어서 게이트 전극(35)과 측벽절연막(38)을 마스크로 하여 제1도전형 기판(31)에 고농도 불순물을 주입하여 소오스/드레인(39)을 형성한다.

이후에 전면에 산화막이나 질화막을 증착하여 제1절연막(40)을 형성하고 전면에 층간절연을 위하여 제2절연막(41)을 증착한다.

그리고 전면에 감광막(42)을 도포하여 콘택형성을 위한 소정부분을 노광 및 현상공정으로 선택적으로 패터닝한다.

제2b도에 도시한 바와 같이 상기 패터닝된 감광막(42)을 마스크로 제2절연막(41)과 제1절연막을 이방성 식각하여 게이트 전극(35) 양측의 소오스/드레인 영역(39)이 드러나도록 비트라인 콘택패드와 노드 콘택 패드의 형성을 위한 콘택홀과 코아영역이나 페리영역의 콘택 패드 형성을 위한 콘택홀을 게이트 전극(35)양측에 형성한다.

제2c도에 도시한 바와 같이 콘택홀을 채우도록 전면에 도핑이 안된 폴리실리콘을 증착한다. 연속으로 보론 이온을 도핑이 안된 폴리실리콘에 도핑하므로써 p+의 폴리실리콘층(43)을 형성한다. 그리고 전면에 감광막(44)을 도포한 후 콘택홀 상부의 폴리실리콘층(43)의 소정부분을 노광 및 현상공정으로 선택적으로 패터닝한다.

제2d도에 도시한 바와 같이 패터닝된 감광막(44)을 마스크로 이용한 이방성 식각으로 상기 폴리실리콘층(43)을 식각한다. 그리고 전면에 화학기상 증착법으로 제3절연막(45)를 증착하고 제3절연막(45)상에 감광막(46)을 도포하여 노광 및 현상공정으로 PMOS 형성영역의 상부만 남도록 감광막(46)을 노광 및 현상공정으로 선택적으로 패터닝한 후 패터닝된 감광막(46)을 마스크로 이용하여 제3절연막(45)을 이방성 식각한다.

그리고 POCL3 가스를 사용하여 인(phosphorous)으로 카운터 도핑하여 셀 영역에 노드 콘택패드(43a,43b)와 비트라인 콘택패드(43c)를 형성하여 코아영역이나 페리 영역에는 n+ 폴리패드(43d,43e)를 형성한다. 그리고 제3절연막(45)과 감광막(46)을 제거하여 p+ 폴리패드(43f,43g)가 드러나도록 한다. 여기서 각각의 패드는 소오스/드레인 영역(39)과 오믹 콘택을 이루도록 형성된다. 이렇게 오믹 콘택되어 형성된 패드는 TiWTiN막을 사용하는 후속 열처리 공정에서 디퓨전 베리어 문제가 발생하지 않는다.

제2e도에 도시한 바와 같이 전면에 알루미늄이나 텅스텐층 또는 폴리실리콘과 같은 전도성 물질을 증착한 후 패터닝하여 셀 영역에 노드 콘택배선층(47a,47b)과 비트라인 콘택배선층(47c)을 형성하고 코아나 페리 영역에는 n+ 폴리패드 배선층(48a,48b)과 p+ 폴리패드 배선층(49a,49b)을 형성하므로써 본 발명에 따른 반도체 소자의 콘택배선 제조방법을 완료한다.

상기와 같은 본 발명은 반도체 소자의 콘택배선 제조방법은 다음과 같은 효과가 있다.

첫째, 셀영역 뿐만 아니라 코아영역과 페리영역에도 패드를 중간높이에서 형성하므로 캐패시터까지의 높이 조절등 전반적인 공정의 고려사항이 용이해진다.

둘째, 패드 콘택형성시 n+와 p+를 소오스/드레인 영역과 오믹 콘택되도록 형성할 때 n+ 폴리패드와 p+폴리패드를 각각 사용하여 형성하므로 후에 열처리 공정에 의한 확산 베리어(Ti/TiN)의 문제발생 염려가 없다.

셋째, n+/p+ 폴리패드 형성시 마스크 스탭을 감소시킬 수 있기 때문에 공정을 단순화할 수 있다.

Claims (6)

1. 셀영역과 코아영역 및 페리영역에 동시에 콘택배선을 형성하는 반도체 소자에 있어서, 제1도전형 기판에 활성영역과 필드절연막을 형성하는 공정과, 상기 기판의 소정영역에 제2도전형 웰을 형성하는 공정과, 상기 기판에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 기판에 불순물 영역을 형성하는 공정과, 상기 전면에 층간절연막을 형성하는 공정과, 상기 게이트 전극의 상기 불순물 영역과 콘택되도록 패드를 형성하는 공정과, 상기 패드에 제1불순물 이온을 도핑하는 공정과, 상기 제2도전형 웰 영역상부의 패드에 제2불순물 이온을 도핑하는 공정과, 상기 도핑된 패드와 콘택되도록 배선층을 형성하는 공정을 포함하여 제조됨을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
2. 제1항에 있어서, 상기 패드는 셀영역과 코아영역 및 페리영역에 동시에 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
3. 제1항에 있어서, 상기 패드는 도핑이 안된 폴리실리콘으로 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
4. 제1항에 있어서, 상기 제1불순물 이온은 보론으로 상기 패드 전면에 주입함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
5. 제1항에 있어서, 상기 제2불순물 이온은 인(phosphorous)으로 상기 제2도전형 웰 상의 패드에 카운트 도핑함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
6. 제1항에 있어서, 상기 도핑된 패드는 상기 불순물 영역과 오믹 콘택이 되도록 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.