KR100209707B1 - 반도체 소자의 콘택배선 형성방법 - Google Patents
반도체 소자의 콘택배선 형성방법 Download PDFInfo
- Publication number
- KR100209707B1 KR100209707B1 KR1019960061259A KR19960061259A KR100209707B1 KR 100209707 B1 KR100209707 B1 KR 100209707B1 KR 1019960061259 A KR1019960061259 A KR 1019960061259A KR 19960061259 A KR19960061259 A KR 19960061259A KR 100209707 B1 KR100209707 B1 KR 100209707B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- semiconductor device
- contact
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 19
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000011229 interlayer Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 15
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 150000002500 ions Chemical class 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 소자의 콘택배선 형성방법에 대한 것으로 콘택배선이 형성되는 부분의 불순물 영역을 기판이 드러나도록 식각하고, 드러난 기판의 소정 영역에 산화막을 형성한 후에 배선 형성공정을 하여 기판과 정션 부분의 기생 캐패시터를 줄이고 이에따라 접합 누설 전류를 줄이고 또한 메모리 소자에서의 콘택배선을 통한 센싱능력도 향상시킨다.
Description
본 발명은 콘택배선에 대한 것으로 특히 기생 캐패시터를 감소시키기에 적당한 콘택홀 공정을 이용한 반도체 소자의 콘택배선 형성방법에 대한 것이다.
이하 첨부 도면을 참조하여 종래의 반도체 소자의 콘택배선 형성방법에 대하여 설명하면 다음과 같다.
제1a도와 제1b도는 종래의 반도체 소자의 콘택배선 형성방법을 나타낸 공정 단면도이다.
종래의 콘택배선 형성방법은 먼저 제1a도에 도시한 바와 같이 P형 기판(1)에 활성영역과 필드절연막(12)을 형성하고 전면에 산화막과 폴리 실리콘을 증착한 후 게이트 형성 마스크로 패터닝하여 게이트 산화막(3)과 게이트 전극(4)을 적층하여 형성한다. 이후에 드러난 P형 기판(1)에 n- 소오스/드레인 이온을 주입하여 저농도 소오스/드레인 영역(5)을 형성하고 전면에 산화막을 증착하여 이방성 식각으로 게이트 측벽 절연막(6)을 형성한다. 다음에 게이트 측벽 절연막(6)과 게이트 전극(4)을 마스크로 하여 P형 기판(1)에 n+ 소오스/드레인 이온을 주입하여 고농도 소오스/드레인 영역(7)을 형성한다. 그리고 전면에 산화막을 증착하고 게이트 전극(4) 사이의 소오스/드레인 영역이 드러나도록 콘택홀을 형성한다.
제1b도에 도시한 바와 같이 전면에 n+ 폴리 실리콘을 증착하고 에치백하여 상기 콘택홀 내를 채우도록 n+ 폴리플러그(9)를 형성하고 전면에 폴리 실리콘이나 알루미늄 또는 텅스텐과 같은 전도성 물질을 증착하여 배선을 형성한다. 상기의 콘택홀에 n+ 폴리플러그(9)를 형성하면 P형 기판(1)과 n+ 이온을 주입하여 형성한 소오스/드레인 영역과 n+ 폴리플러그(9)가 접한 평면에 PN 콘택 졍션이 형성되고 이에 따라 접합 부분에 생기는 공핍층에 의해 기생 캐패시터가 형성되고 특히 디램에서는 비트 라인 콘텍 졍션 캐패시터가 디램의 메모리 셀의 캐패시터에 비해 커서 접합 누설 전류가 발생된다.
상기와 같이 제조되는 종래의 반도체 소자의 콘택배선 형성방법은 다음과 같은 문제점이 있다.
n+ 이온 주입된 영역과 P형 기판이 접하는 콘택 영역에 콘택 졍션이 발생되고 이 접합 부분에 생기는 공핍층에서 기생 패캐시터가 발생되어 졍션 누설 전류가 발생하므로 소자의 신뢰성이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로써 기생 캐패시터를 감소시켜서 신뢰성 있는 반도체 소자의 콘택배선 형성방법을 제공하는 데 그 목적이 있다.
제1a도와 제1b도는 종래의 반도체 소자의 콘택배선 형성방법을 나타낸 공정 단면도.
제2a도 내지 제2d도는 본 발명 반도체 소자의 콘택배선 형성방법을 나타낸 공정 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : P형 기판 12 : 필드 절연막
13 : 게이트 산화막 14 : 게이트 전극
15 : 저농도 소오스/드레인 영역 16 : 게이트 측별 절연막
17 : 고농도 소오스/드레인 영역 18 : 층간 절연막
19 : 질화막 19a : 측벽 질화막
20 : 산화막 21 : n+ 폴리플러그
22 : 배선층
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 콘택배선 형성방법은 제1도전형 기판에 활성영역과 필드절연막을 형성하는 공정과, 상기 활성영역상에 게이트 산화막과 상기 게이트 산화막상에 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 기판에 제2도전형 불순물 영역 형성하는 공정과, 상기 전면에 층간 절연막을 형성하는 공정과, 상기 게이트 전극 일측의 상기 제1도전형기판이 드러나도록 콘택홀을 형성하는 공정과, 상기 콘택홀 측면에 제1절연막을 형성하는 공정과, 상기 콘택홀 하부의 소정 영역에 제2절연막을 형성하는 공정과, 상기 제1절연막을 제거하는 공정과, 상기 콘택홀의 상기 불순물 영역과 콘택되도록 제2도전형 플러그층을 형성하는 공정을 포함함을 특징으로 한다.
이하 첨부 도면을 참조하여 본 발명 반도체 소자의 콘택배선 형성방법을 설명하면 다음과 같다.
제2a도 내지 제2d도는 본 발명 반도체 소자의 콘택배선 형성방법을 나타낸 공정 단면도이다.
본 발명 반도체 소자의 콘택배선 형성방법은 먼저 제2a도에 도시한 바와 같이 P형 기판(11)에 활성영역과 필드절연막(12)을 형성하고 전면에 산화막과 폴리 실리콘을 증착한 후 게이트 형성 마스크로 패터닝하여 복수개의 게이트 산화막(13)과 게이트 전극(14)을 적층하여 형성한다. 이후에 드러난 P형 기판(11)에 n- 소오스/드레인 이온을 주입하여 저농도 소오스/드레인 영역(15)을 형성하고 전면에 산화막이나 질화막을 증착하여 이방성 식각으로 게이트 측벽 절연막(16)을 형성한다. 다음에 게이트 측벽 절연막(16)과 게이트 전극(14)을 마스크로 하여 P형 기판(11)에 n+ 소오스/드레인 이온을 주입하여 고농도 소오스/드레인 영역(17)을 형성한다. 그리고 전면에 산화막을 증착하고 패터닝하여 층간 절연막(18)을 형성한다. 그리고 상기 게이트 전극(14) 사이의 상기 층간 절연막(18)과 고농도 소오스/드레인 영여(17) 및 P형 기판(11)을 적절한 깊이까지 과도 식각하여 P형 기판(11)이 드러나도록 콘택홀을 형성한다.
제2b도에 도시한 바와 같이 전면에 화학 기상 증착법(CVD)으로 200~300정도의 두께를 갖도록 질화막(19)을 증착한다.
제2c도에 도시한 바와 같이 이방성 식각으로 상기 질화막(19)을 식각하여 상기 콘택홀 측면 측벽 질화막(19a)을 형성한 다음에 열산화 공정을 통하여 드러난 P형 기판(11)에 산화막(20)을 형성한다.
제2d도에 도시한 바와 같이 등방성 식각으로 상기 측벽 질화막(19a)을 제거한 후 전면에 n+ 폴리실리콘을 증착하고 에치백하여 콘택홀 내에 n+ 폴리플러그(21)를 형성한다. 그리고 폴리 실리콘이나 알루미늄 또는 텅스텐과 같은 전도성 물질을 증착하여 배선층(22)을 형성한다. 여기에서 상기의 산화막을 PN 졍션의 콘택배선 영역에 형성하므로써 종래의 기생 캐패시터 대신 산화막에 의한 순수한 산화막 캐패시터를 형성하므로 PN 졍션에 의한 공핍층을 차단할 수 있으므로 기생 캐패시터를 감소시킬 수 있고 이에 따라 접합부분으로 전류가 누설되는 것을 방지할 수 있다. 특히 디램에서는 이와 같은 콘택배선을 통하여 CB/CS(기판의 캐패시터/소오스의 캐패시터)의 비율을 감소시키고 센싱 능력을 향상시킬 수 있으며 또한 고집적 소자의 콘택배선 형성에 적용할 수 있다.
상기와 같이 형성되는 본 발명 반도체 소자의 콘택배선 형성방법은 다음과 같은 효과가 있다.
첫째, PN 졍션이 형성되는 부분의 소정 영역에 산화막을 형성하므로써 이 부분에서의 공핍층 형성을 차단할 수 있고 이에따라 기생 캐패시터를 감소시킬 수 있으며 또한 정션부분으로 전류가 누설되는 것을 방지할 수 있다.
둘째, 디램에서는 CB/CS(기판의 캐패시터/소오스의 캐패시터)의 비율을 감소시켜서 센싱 능력을 향상시킬 수 있고 또한 고집적 소자의 콘택배선 형성에도 적용할 수 있다.
Claims (5)
- 제1도전형 기판에 활성영역과 필드절연막을 형성하는 공정과, 상기 활성영역상에 게이트 산화막을 구비한 게이트 전극을 형성하는 공정과, 상기 게이트 전극 양측의 기판에 제2도전형 불순물 영역을 형성하는 공정과, 상기 전면에 층간 절연막을 형성하는 공정과, 상기 게이트 전극 일측의 상기 제1도전형 기판이 드러나도록 상기 층간 절연막고 상기 제2도전형 불순물 영역을 소정양 제거하여 콘택홀을 형성하는 공정과, 상기 콘택홀 측면에 제1절연막을 형성하는 공정과, 상기 콘택홀 하부의 소정 영역에 제2절연막을 형성하는 공정과, 상기 제1절연막을 제거하는 공정과, 상기 콘택홀내에 제2도전형 플러그층을 형성하는 공정을 포함함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제1항에 있어서, 상기 제1절연막은 질화막으로 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제1항에 있어서, 상기 제1절연막은 200~300정도의 두께를 갖도록 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제1항에 있어서, 상기 제2절연막은 열산화공정으로 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
- 제1항에 있어서, 상기 제2도전형 플러그층은 n+ 폴리 실리콘으로 형성함을 특징으로 하는 반도체 소자의 콘택배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061259A KR100209707B1 (ko) | 1996-12-03 | 1996-12-03 | 반도체 소자의 콘택배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960061259A KR100209707B1 (ko) | 1996-12-03 | 1996-12-03 | 반도체 소자의 콘택배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980043412A KR19980043412A (ko) | 1998-09-05 |
| KR100209707B1 true KR100209707B1 (ko) | 1999-07-15 |
Family
ID=19485535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960061259A KR100209707B1 (ko) | 1996-12-03 | 1996-12-03 | 반도체 소자의 콘택배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100209707B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685578B1 (ko) * | 2005-04-26 | 2007-02-22 | 주식회사 하이닉스반도체 | 반도체 소자 |
-
1996
- 1996-12-03 KR KR1019960061259A patent/KR100209707B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980043412A (ko) | 1998-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4199338B2 (ja) | 半導体装置及びその製造方法 | |
| US6545360B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100196018B1 (ko) | 분리된 소자들을 전기적으로 접속시키기 위한 방법 | |
| KR100223832B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR920010673B1 (ko) | 반도체장치 | |
| US6376887B2 (en) | Semiconductor memory having buried digit lines | |
| KR100209707B1 (ko) | 반도체 소자의 콘택배선 형성방법 | |
| KR100240113B1 (ko) | 반도체장치의 제조방법 | |
| KR100273296B1 (ko) | 모스 트랜지스터 제조방법 | |
| US6001681A (en) | Method to reduce the depth of a buried contact trench by using a thin split polysilicon thickness | |
| KR20010053237A (ko) | 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터제작 방법, 그리고 집적 회로 제작 방법 | |
| US7674681B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR19980082417A (ko) | 반도체소자 구조 및 제조방법 | |
| KR100641934B1 (ko) | 금속 비트 라인 컨택트 제조 방법 및 메모리 셀 | |
| KR100245248B1 (ko) | 반도체장치의 제조방법 | |
| JP3127951B2 (ja) | 半導体装置及びその製造方法 | |
| KR100215896B1 (ko) | 디램 셀의 구조 및 그 제조방법 | |
| KR100269628B1 (ko) | 반도체장치의 제조방법 | |
| KR100274979B1 (ko) | 반도체소자내의콘택트형성방법 | |
| KR100642442B1 (ko) | 베리드 콘택 제조방법 | |
| KR19980037651A (ko) | 반도체 메모리 소자의 패드 및 그 제조방법 | |
| KR100317311B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR20010073705A (ko) | 선택적 에피텍셜 성장을 이용한 반도체 장치의 콘택 형성방법 | |
| KR20010085648A (ko) | 저 저항막이 매입된 반도체 장치 및 그 제조 방법 | |
| KR19990057066A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090406 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |