KR100208195B1 - 직렬 시분할 다중화 인터럽트 처리장치 - Google Patents

직렬 시분할 다중화 인터럽트 처리장치 Download PDF

Info

Publication number
KR100208195B1
KR100208195B1 KR1019950067184A KR19950067184A KR100208195B1 KR 100208195 B1 KR100208195 B1 KR 100208195B1 KR 1019950067184 A KR1019950067184 A KR 1019950067184A KR 19950067184 A KR19950067184 A KR 19950067184A KR 100208195 B1 KR100208195 B1 KR 100208195B1
Authority
KR
South Korea
Prior art keywords
interrupt
control unit
signal
serial
unit
Prior art date
Application number
KR1019950067184A
Other languages
English (en)
Other versions
KR970049621A (ko
Inventor
박성영
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR1019950067184A priority Critical patent/KR100208195B1/ko
Publication of KR970049621A publication Critical patent/KR970049621A/ko
Application granted granted Critical
Publication of KR100208195B1 publication Critical patent/KR100208195B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 감시제어부에 인터럽트 신호를 전송하는 신호라인을 단일선으로 하여 회로설계의 용이성 및 제품 코스트 절감을 도모코자 한 직렬 시분할 다중화 인터럽트 처리장치에 관한 것이다.
종래 기술은 다수개의 인터럽트 신호라인이 가입자부의 가입자 카드에서 감시 제어부에 해당하는 갯수만큼 개별적으로 연결되기 때문에 가입자 카드의 갯수가 증설되면 이에 수반하여 감시제어부에서 필요로 하는 인터럽트 단자수가 증가되므로 이로 인해 회로 설계가 용이하지 못할뿐만 아니라 제품코스트가 상승되는 문제점이 있었다.
이를 해결코자 하여 본 발명은 감시제어부에 전송되는 인터럽트 신호라인을 단일선으로 하여 감시제어부가 수용할 수 있는 가입자수를 증가시킬 수가 있고 또한 감시제어부 및 마더보드(Mother Board)의 설계가 용이하도록 한 것이다.

Description

직렬 시분할 다중화(TDM) 인터럽트 처리장치
제1도는 종래의 인터럽트 처리장치의 블럭 구성도.
제2도는 종래의 인터럽트 서비스 제어장치의 블럭 구성도.
제3도는 본 발명에 의한 인터럽트 처리 장치의 블럭 구성도.
제4도는 제3도의 상세 회로 구성도.
제5도는 본 발명에 의한 직렬 TDM 신호 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 감시제어부 21,22,…,2n: 가입자부
3 : 인터럽트 콘트롤러 4 : 중앙처리장치(CPU)
11 :직렬-병렬 변환부 12 : 래치부
13 : 분주회로 210 : 타임슬롯 제어부
211 : 3상태 버퍼
본 발명은 직렬 시분할 다중화(Time Division Multiplexing:TDM) 인터럽트 처리장치에 관한 것으로, 특히 감시제어부에 인터럽트신호를 전송하는 신호라인을 단일선으로 하여 회로 설계의 용이성 및 제품 코스트 절감을 도모코자 한 것이다.
종래의 인터럽트 처리장치는 제1도에 도시한 바와 같이 각 가입자부의 동작을 감시하여 총괄적으로 제어하는 감시제어부(1)와, 감시제어부(1)에 어드레스 버스(Address Bus)와 데이타 버스(Data Bus) 및 해독(Read)/기록(Write) 신호등과 같은 제어신호 라인(CON)을 통해 연결되어 다수개의 인터럽트 신호(INT1,…,INTn)를 각각 출력하는 다수개의 가입자부(21,22,…,2n)로 구성되어져 있다.
이와 같이 구성된 종래의 인터럽트 처리장치는 각 가입자부(21,22,…,2n)의 가입자 카드에서 감시제어부(1)에 인터럽트 신호(INT1,…,INTn)를 발생하게 되면 제2도에 도시한 바와 같이 인터럽트 처리장치내의 인터럽트 콘트롤러(3)에서 해당신호(INT)를 검출하여 이를 중앙처리장치(4)에 통보하여 메모리(5)와 신호를 주고 받는 중앙처리장치(4)가 주변장치(6)를 통해 인터럽트 서비스를 수행하도록 되어져 있다.
그러나 이러한 종래 기술은 다수개의 인터럽트 신호 라인이 가입자부의 가입자 카드에서 감시제어부에 해당하는 개수만큼 개별적으로 연결되기 때문에 가입자 카드의 개수가 증설되면 이에 수반하여 감시제어부에서 필요로 하는 인터럽트 단자수가 증가되므로 이로 인해 회로설계가 용이하지 못할뿐만 아니라 제품 코스트가 상승되는 문제점이 있었다.
따라서 본 발명은 이러한 종래 기술의 문제점을 해결하고자 하여 이루어진 것으로서, 감시제어부에 전송되는 인터럽트 신호라인을 단일선으로 하여 감시제어부가 수용할 수 있는 가입자수를 증가시킬 수가 있고 또한 감시제어부 및 마더보드(Mother Board)의 설계가 용이하도록 함을 그 목적으로 하는 것이다.
상기한 목적을 달성하기 위한 본 발명을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제3도는 본 발명에 의한 인터럽트 처리장치의 블럭 구성도를 나타낸 것으로서, 각 가입자부의 동작을 감시하여 총괄적으로 제어하는 감시제어부(1)와, 감시제어부(1)에 어드레스 버스(Address Bus)와 데이타 버스(Data Bus)와 제어신호 라인(CON) 및 단일의 인터럽트 라인(INT)를 통해 연결된 다수개의 가입자부(21,22,…,2n)를 포함하며, 감시제어부(1)는 가입자부들(21,22,…,2n)로부터 다수개의 인터럽트 신호(INT1,…,INTn)를 단일의 인터럽트 라인(INT)을 통해 시분할하여 입력받도록 구성된 것이다.
제4도는 본 발명에 의한 인터럽트 처리장치의 상세회로 구성을 나타낸 것으로서, 가입자부들(21,22,…,2n)은 소정의 클럭펄스(CLOCK)와 이 클럭펄스(CLOCK)가 가입자 수 만큼 분주되어 n개 클럭과 동일 시간(T)의 주기를 갖는 스타트신호(START)를 입력받아 미리 설정된 인에이블신호(EN)를 출력하는 타임슬롯제어부(210)와, 인에이블신호(EN)에 따라 제어되어 인터럽트 입력신호(INTERRUPT)를 버퍼링하여 감시제어부(1)에 출력하는 3상태버퍼(211)로 구성된 것이다.
또한 감시제어부(1)는 직렬로 수신된 인터럽트신호(INT)를 병렬로 변환하여 래치부(12)에 출력하는 직렬-병렬 변환부(11)와, 다수개의 디플립플롭으로 구성되어 해당 가입자부의 인터럽트 상태를 갱신(update)시키는 래치부(12)와, 클럭펄스(CLOCK)를 가입자 수 만큼 분주시켜 소정시간(T)의 주기를 갖는 스타트신호(START)를 래치부(12) 및 가입자부들(21,22,…,2n)에 출력시키는 분주회로(13)와, 클럭펄스(CLOCK)를 신호 반전시켜 직렬-병렬 변환부(11)에 출력하는 인버터(14)로 구성된 것이다.
이와 같이 구성된 본 발명의 동작 및 작용효과를 제4도 및 제5도를 참조하여 설명하면 다음과 같다.
먼저, 감시제어부(1)내 분주회로(13)는 제5도에 도시한 바와 같이 클럭펄스(CLOCK)를 가입자 수 만큼 분주시켜 소정시간(T)의 주기를 갖는 즉, n개 클럭과 동일 시간의 주기를 갖는 스타트신호(START)를 래치부(12) 및 가입자부들(21,22,…,2n)내 타임슬롯제어부(210)로 출력시킨다.
그러면, 가입자부(21)내의 타임슬롯제어부(210)에서는 스타트신호(START)를 입력받아 미리 설정된 시간 즉, 클럭펄스(CLOCK)의 첫번째 클럭에서 인에이블 신호(EN)를 3상태 버퍼(211)의 제어단자에 출력하며, 3상태 버퍼(211)는 제어단자 신호 입력상태에 따라 입력되는 인터럽트신호(INTERRUPT)를 버퍼링하여 인터럽트 라인(INT)를 통해 해당 인터럽트 상태를 소정시간(T)마다 한번씩 감시제어부(1)로 전송한다.
그리고, 상기와 동일한 내부 동작에 따라 가입자부(22)는 클럭펄스(CLOCK)의 두번째 클럭에서 해당 인터럽트 상태를 소정시간(T)마다 한 번씩 감시제어부(1)로 전송하며,…,가입자부(2n)는 클럭펄스(CLOCK)의 n번째 클럭에서 해당 인터럽트 상태를 소정시간(T)마다 한 번씩 감시제어부(1)로 전송한다. 즉, 가입자부들(21,22,…,2n)이 단일의 인터럽트 라인(INT)을 통해 다수개의 인터럽트 신호를 시분할하여 전송하는 것이다.
다음으로, 감시제어부(1)는 인버터(14)를 통해 신호 반전되어 입력되는 클럭펄스(CLOCK)에 따라 직렬-병렬 변환부(11)를 통해 직렬로 수신되는 인터럽트 신호를 병렬로 변환하여 다수개의 디플립플롭으로 구성되어진 래치부(12)에 출력시킨다.
이에 따라, 래치부(12)는 직렬-병렬 변환부(11)에서 병렬로 변환된 인터럽트 신호를 입력받으며 분주회로(13)로부터 입력되는 스타트신호(START)를 클럭신호로 입력받아 해당 가입자부(21,22,…,2n)의 인터럽트 상태를 갱신(update)하게 된다.
이와 같이 하여 래치부(12)의 출력단에 나타나는 인터럽트 신호(INT1,……INTn)는 제2도에 도시된 인터럽트 콘트롤러(3)에 입력되고 이 신호들은 중앙처리장치(4)로 출력되어 처리된다.
이상에서와 같이 본 발명은 가입자부에서 감시제어부에 출력되는 인터럽트 신호 라인을 단일선으로 처리함으로써 감시제어부가 수용할 수 있는 가입자수가 제약받을 필요가 없고 또한 감시제어부 및 마더보드의 회로 설계가 용이함은 물론 제품 코스트를 절감할 수 있는 효과가 있는 것이다.

Claims (4)

  1. 클럭신호와 스타트신호를 각 가입자로 출력하고 상기 가입자들로부터 인가되는 직렬의 인터럽트 신호를 병렬로 변환하여 상기 가입자들의 동작을 감시하고 제어하는 감시제어부(1)와, 상기 감시제어부와 단일의 인터럽트 라인을 통해 시분할하여 인터럽트 신호를 출력하는 하나 이상의 가입자부로 구성된 것을 특징으로 하는 직렬시분할 다중화(TDM) 인터럽트 처리장치.
  2. 제1항에 있어서, 상기 감시제어부는 가입자부에서 인가되는 직렬인터럽트 신호를 병렬로 변환하는 직렬병렬 변환부(11)와, 상기 직렬-병렬변환부에서 인가된 신호를 이용하여 인터럽트상태를 갱신시키는 다수개의 디플립플롭으로 구성된 래치부(12)와, 시스템 클럭펄스를 상기 래치부 및 각 가입자부들에 출력시키는 분주회로(13)와, 상기 시스템 클럭펄스를 신호반전시켜 상기 직렬-병렬 변환부(11)에 출력시키는 인버터(14)로 구성되어 있는 것을 특징으로 하는 직렬시분할 다중화(TDM) 인터럽트 처리장치.
  3. 제1항에 있어서, 상기 가입자부는 상기 감시제어부에서 인가되는 시스템 클럭신호와 스타트신호를 입력받아 인에이블신호를 출력하는 타임슬롯제어부와, 상기 인에이블신호에 따라 인터럽트 입력신호를 버퍼링하여 상기 감시제어부에 출력하는 3상태버퍼(211)로 구성된 것을 특징으로 하는 직렬시분할 다중화(TDM) 인터럽트 처리장치.
  4. 제3항에 있어서, 상기 스타트신호는 시스템클럭펄스를 가입자수(N)만큼 분주하여 N개 클럭과 동일시간 주기를 갖는 것을 특징으로 하는 직렬시분할 다중화(TDM) 인터럽트 처리장치.
KR1019950067184A 1995-12-29 1995-12-29 직렬 시분할 다중화 인터럽트 처리장치 KR100208195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950067184A KR100208195B1 (ko) 1995-12-29 1995-12-29 직렬 시분할 다중화 인터럽트 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067184A KR100208195B1 (ko) 1995-12-29 1995-12-29 직렬 시분할 다중화 인터럽트 처리장치

Publications (2)

Publication Number Publication Date
KR970049621A KR970049621A (ko) 1997-07-29
KR100208195B1 true KR100208195B1 (ko) 1999-07-15

Family

ID=19447573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067184A KR100208195B1 (ko) 1995-12-29 1995-12-29 직렬 시분할 다중화 인터럽트 처리장치

Country Status (1)

Country Link
KR (1) KR100208195B1 (ko)

Also Published As

Publication number Publication date
KR970049621A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US4787029A (en) Level converting bus extender with subsystem selection signal decoding enabling connection to microprocessor
US5341370A (en) Data transfer between high bit rate buses via unshielded low bit rate bus
KR100208195B1 (ko) 직렬 시분할 다중화 인터럽트 처리장치
US5245613A (en) Digital signal time-division multiplex apparatus
US6023740A (en) Handling interrupts in a synchronous environment
US5282210A (en) Time-division-multiplexed data transmission system
EP0265480B1 (en) Method and apparatus for transferring data between two data processing equipments each driven by an independent clock
KR100242591B1 (ko) 스큐 보상회로를 가지는 장치 및 그 제어방법
KR100220388B1 (ko) 비동기식 데이터 인터페이스 장치
JP2754885B2 (ja) Ｃｐｕ出力データ制御回路
KR900005661B1 (ko) 콘트롤러와 레이저 프린터간의 데이타신호 전송회로 및 방법
KR920005015B1 (ko) 데이터 버스 확장회로
KR100241765B1 (ko) Atm방식의 통신에서 고유번호 생성장치
JPH05274258A (ja) データ処理装置間の信号伝達方法
KR100210780B1 (ko) 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로
JP2770375B2 (ja) 伝送遅延位相補償回路
JP2000132506A (ja) 通信装置
KR900006798Y1 (ko) 프린터 공유 장치
KR960008563Y1 (ko) 병렬버스의 제어장치
JPH04372241A (ja) 伝送装置
CA1189928A (en) Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals
KR900006548B1 (ko) 병렬 데이터 공유 방법 및 그 회로
SU679983A1 (ru) Устройство приоритета
KR900008742Y1 (ko) 통신 속도 가변데이터 전송장치
JPH11122275A (ja) シリアル通信システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110331

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee