KR100206028B1 - 전력변환장치 및 전력변환장치용 제어장치 - Google Patents

전력변환장치 및 전력변환장치용 제어장치 Download PDF

Info

Publication number
KR100206028B1
KR100206028B1 KR1019950016448A KR19950016448A KR100206028B1 KR 100206028 B1 KR100206028 B1 KR 100206028B1 KR 1019950016448 A KR1019950016448 A KR 1019950016448A KR 19950016448 A KR19950016448 A KR 19950016448A KR 100206028 B1 KR100206028 B1 KR 100206028B1
Authority
KR
South Korea
Prior art keywords
signal
semiconductor elements
blocking
control
control signal
Prior art date
Application number
KR1019950016448A
Other languages
English (en)
Other versions
KR960009368A (ko
Inventor
미 찌요시 소노다
Original Assignee
니시무로 타이죠
가부시끼가이샤도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤도시바 filed Critical 니시무로 타이죠
Publication of KR960009368A publication Critical patent/KR960009368A/ko
Application granted granted Critical
Publication of KR100206028B1 publication Critical patent/KR100206028B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/538—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration
    • H02M7/53803—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

콘버터, 제어장치, 보호장치로 구성된 전력변환장치. 상기 콘버터는 직렬로 접속된 제1 및 제2의 반도체소자를 갖는다. 상기 제어장치는 상기 제1 및 제2의 반도체소자를 ON하기 위한 복수의 제어신호를 출력한다. 상기 보호장치는 상기 제어신호를 검출하여, 상기 제1 및 제2의 반도체 소자에 대한 상기 제어신호가 동시에 검출되면 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호를 차단한다.

Description

전력변환장치 및 전력변환장치용 제어장치
제1도는 본 발명의 제1실시예인 전력변환장치의 요부 회로도.
제2a~k도는 제1도의 실시예의 동작을 설명하는 타임차트.
제3도는 본 발명의 제2실시예인 전력변환장치의 요부 회로도.
제4도는 본 발명의 제3실시예인 전력변환장치의 요부 회로도.
제5도는 본 발명의 제4실시예인 전력변환장치의 요부 회로도.
제6도는 본 발명의 제5실시예인 전력변환장치의 요부 회로도.
제7도는 일반적인 전력변환장치의 개략 회로도.
제8도는 종래의 제어장치의 회로도.
본 발명은 엘리베이터의 제어장치 및 전동차의 제어장치에 사용되는 전력변환장치에 관한 것이며, 특히 본 발명은 자기소호형(self turn-off type)의 반도체소자로 된 전력변환장치에 관한 것이다.
제7도는 예를 들어 엘리베이터의 제어장치에 사용되는 인버터와 같은 전압형 인버터의 회로도이다.
정류기(2)의 입력측은 3상교류(AC)전원(1)에 접속되고, 출력측은 콘덴서(3)를 통해 인버터(4)에 접속되어 있다. 인버터(4)는 바이폴러 트랜지스터(Tr), 자이언트 트랜지스터(GTR), 절연 게이트 바이폴러 트랜지스터(IGBT), 게이트 턴오프 사이리스터(GTO) 등의 복수개의 자기소호형의 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)로 구성되어 있다. 반도체소자(4U)는 반도체소자(4X)에 직렬로 접속된다. 반도체소자(4V)는 반도체소자(4Y)에 직렬로 접속된다. 반도체소자(4W)는 반도체소자(4Z)에 직렬로 접속된다. 유도 전동기 (5)의 U상은 반도체소자(4U)와 반도체소자(4X)간에 접속되고, V상는 반도체소자(4V)와 반도체소자(4Y)간에 접속되고, W상은 반도체소자(4W)와 반도체소자(4Z)간에 접속된다. 전류검출기(6)는 콘덴서(3)에 흐르는 전류를 검출한다.
3상교류전원(1)은 3상교류전압을 정류기(2)에 인가한다. 정류기(2)는 3상교류전압을 직류(DC)전압으로 변환한다. 콘덴서(3)는 직류전압을 평활화한다. 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)는 제어장치(100)로부터 출력되는 ON/OFF신호에 의해 ON/OFF제어된다. 예를 들어 반도체 소자 (4U, 4X, 4V, 4Y, 4W, 4Z)는 4U, 4W, 4Y→4U, 4Z, 4Y→4U, 4Z, 4V→4X, 4Z, 4V→4X, 4W, 4V→4X, 4W, 4Y의 순번으로 스위칭된다.
반도체소자(4U, 4X)는 동시에 ON되지 않도록 제어된다. 반도체소자(4V, 4Y)는 동시에 ON되지 않도록 제어된다. 반도체소자(4W, 4Z)는 동시에 ON되지 않도록 제어된다.
제8도는 제어장치(100)의 회로도이다. 예를 들어 반도체소자(4U)의 ON/OFF제어에 대해 설명한다.
제어장치(100)는 1차측 제어장치(7)와, 절연장치(12)와, 2차측 제어장치(13)로 구성된다.
1차측 제어장치(7)는 전원(P15), 제어신호 출력회로(8), 트랜지스터 드라이버(9), 제한저항(10, 11)을 갖추고 있다. 제어신호 출력회로(8)는 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)를 ON하기 위한 제어신호를 출력한다. 제어신호는 유도전동기(5)의 회전수를 제어하는 속도제어회로, 유도전동기(5)에 공급된 전류를 제어하는 전류제어회로, 펄스폭 변조회로 등의 외부 제어회로(도시하지 않음)로부터 공급된다. 트랜지스터 드라이버(9)는 제어신호 출력회로(8)가 제어신호를 출력할 때 ON 이 된다.
절연장치(12)는 1차측 제어장치(7)를 2차측 제어장치(13)로부터 절연한다. 예를 들어 절연장치(12)는 발광소자(12a)와 수광소자(12b)로 된 포토커플러로 구성된다.
2차측 제어장치(13)는 전류증폭회로(14), 제한저항(15), 콘덴서(16a, 16b)로 구성된다.
전류증폭회로(14)는 트랜지스터(14a, 14b)를 갖추고 있다. 트랜지스터(14a)는 트랜지스터(14b)에 직렬로 접속된다. 제한저항(15)은 트랜지스터(14a, 14b)와 반도체소자(4U)의 게이트간의 접속점에 접속된다. 콘덴서(16a)는 (+)로 충전되고, 콘덴서(16b)는 (-)로 충전된다. 콘덴서(16a, 16b)는 반도체소자(4U)에 (+)전압 또는 (-)전압을 인가한다.
제어신호 출력회로(8)가 외부 제어회로(도시하지 않음)로부터 공급된 제어신호를 출력하면 트랜지스터 드라이버(9)는 ON이 된다. 그렇게 되면 전원(P15)-전선(101)-발광소자(12a)-제한저항(11)-전선(101)-제한저항(10)-트랜지스터 드라이버(9)의 경로로 전류가 흐른다. 발광소자(12a)가 발광하면 수광소자(12b)가 ON이 된다. 그러면 콘덴서(16a)에 충전된 전하가 트랜지스터(14a)-제한저항(15)-반도체소자(4U)의 경로를 통해 방전된다. 그 결과, 반도체소자(4U)는 ON이 된다.
그러나 외부 제어회로가 정상적으로 동작하지 않아서 제어신호 출력회로(8)가 잘못된 제어신호를 출력했을 경우에는 트랜지스터 드라이버(9)가 ON이 되어, 반도체소자의 조합(4U-4X 또는 4V-4Y 또는 4W-4Z)이 동시에 ON이 된다. 또 전원(P15)에 노이즈가 실려 발광소자(12a)가 잘못 발광했을 경우에는 수광수자(12b)가 ON이 되어, 반도체소자의 조합(4U-4X 또는 4V-4Y 또는 4W-4Z)이 동시에 ON이 되고, 콘덴서(3)가 단락된다. 따라서, 콘덴서(3)에 충전된 전하가 순간적으로 동시에 ON된 반도체소자의 조합(4U-4X 또는 4V-4Y 또는 4W-4Z)을 통해 방전된다. 이러한 경우에는 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)가 파괴되는 문제가 생긴다.
이러한 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)의 파괴를 방지하기 위하여 다음과 같은 방법이 있다. 즉 전류검출기(6)은 콘덴서(3)에 흐르는 전류를 검출한다. 방지장치(도시하지 않음)는 전류검출기(6)에 의해 검출된 전류치를 받는다. 이 방지장치는 전류치가 미리 정해진 전류치를 넘으면 반도체소자의 조합(4U-4X 또는 4V-4Y 또는 4W-4Z)으로의 제어신호를 차단한다. 일본국 특개평 제3-270690호 공보에는 반도체소자의 양 단자간 전압이 과도하게 감소할 경우에는 이 반도체소자의 조합(4U-4X 또는 4V-4Y 또는 4W-4Z)이 동시에 ON된 것을 검출하는 방법이 개시되어 있다.
그러나 반도체소자의 조합(4U-4X 또는 4V-4Y 또는 4W-4Z)이 동시에 ON된 후에서야 비로소 이들 반도체소자에 공급되는 제어신호가 차단된다. 따라서 전류는 제어신호가 차단될 때까지 계속해서 반도체소자를 흐른다. 그러므로 반도체소자의 파괴를 방지하기가 어려웠다.
또한 전류나 전압의 검출 감도가 너무 높으면 잘못 검출하는 일이 생긴다.
IGBT와 같은 고속 스위칭의 반도체소자는 소자 동작의 동시적인 고속 검출을 요한다. 그러나 이러한 반도체소자를 확실하게 보호할 수 있는 방법은 확립되어 있지 않다.
따라서 본 발명의 목적은 반도체소자가 잘못하여 ON으로 된 후에 반도체소자를 보호하는 것이 아니라, 반도체 소자가 동작하기 전에 반도체소자가 단락되는 것을 검출하여 반도체소자를 보호할 수 있는 전력변환장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 전력변환장치는 변환수단, 제어수단 및 보호수단으로 구성된다. 상기 변환수단은 직렬로 접속된 제1 및 제2의 반도체소자를 갖는다. 상기 제어수단은 상기 제1 및 제2의 반도체소자를 ON하기 위한 복수의 제어신호를 출력한다. 상기 보호수단은 상기 제어신호를 검출하여, 상기 제1 및 제2의 반도체소자가 동시에 검출될 경우에는 상기 제1 및 제2의 반도체소자를 위한 상기 제어신호를 차단한다.
상술한 본 발명의 전력변환장치는 하기와 같은 효과를 제공한다.
반도체소자가 단락될 경우에는, 보호수단이 제어신호를 항상 감시할 수 있기 때문에 제어수단으로부터 출력된 제어신호를 차단할 수가 있다. 따라서 반도체소자가 동작하기 전에 반도체소자를 OFF할 수가 있다. 그 결과, 본 발명의 전력변환장치는 직렬로 접속된 반도체소자가 단락되는 것을 방지함으로써 그러한 반도체소자가 파괴되는 것을 방지한다.
[실시예]
본 발명의 실시예를 첨부도면을 참조하여 설명한다.
제1도는 본 발명의 제1실시예인 전력변환장치의 요부 회로도이다. 제1도는 제7도에 나타낸 반도체소자(4U, 4X)의 제어장치 및 보호장치의 구성을 나타낸다. 반도체소자(4V, 4Y)의 제어장치 및 보호장치와 반도체소자(4W, 4Z)의 제어장치 및 보호장치는 제1도에 나타낸 제어장치 및 보호장치와 동일한 구성을 갖는다.
제어장치(200)는 1차측 제어장치(210), 절연장치(12U, 12X), 2차측 제어장치(220)로 구성된다.
1차측 제어장치(210)는 전원(P15), 제어신호 출력회로(8U), 트랜지스터 드라이버(9U), 제한저항(10U, 11U), 제어신호 출력회로(8X), 트랜지스터 드라이버(9X), 제한저항(10X, 11X)을 갖추고 있다. 제어신호 출력회로(8U)는 반도체소자(4U)에 대한 ON/OFF신호 u 및 동작개시신호 a를 받는다. ON/OFF신호 u는 외부 제어회로(도시하지 않음)로부터 공급된다. 동작개시신호 a는 본 장치를 엘리베이터에 적용할 경우에는 엘리베이터의 기동개시신호로서 사용된다. 제어신호 출력회로(8U)는 반도체소자(4U)를 ON하기 위한 제어신호를 출력한다. 제어신호 출력회로(8X)는 반도체소자(4X)에 대한 ON/OFF신호 x 및 동작 개시신호 a를 받아서, 반도체소자(4X)를 ON하는 제어신호를 출력한다. 트랜지스터 드라이버(9U, 9X)는 제어신호 출력회로(8U, 8X)가 각 제어신호를 출력할 때 ON한다.
절연장치(12U, 12X)는 1차측 제어장치(210)와 2차측 제어장치(220)를 절연한다. 예를 들어 절연장치(12U)는 발광소자(12ua) 및 수광소자(12ub)로 된 포토커플러이며, 절연장치(12X)는 발광소자(12xa) 및 수광소자(12xb)로 된 포토커플러이다.
2차측 제어회로(220)는 전류증폭회로(14U, 14X) 및 제한저항(15U, 15X)을 갖추고 있다. 제한저항(15U)은 전류 증폭회로(14U)와 반도체소자(4U)의 게이트단자간에 접속된다. 제한저항(15X)은 전류증폭회로(14X)와 반도체소자(4X)의 게이트단자간에 접속된다. 전류증폭회로(14U, 14X)의 상세한 것은 제8도에 나타낸 것과 동일하며, 반도체소자(4U, 4X)에 (+)전압 또는 (-)전압을 인가하는 제8도에 나타낸 콘덴서(16a, 16b) 등의 전압원(도시하지 않음)을 포함한다.
제어신호 출력회로(8U)가 외부 제어회로(도시하지 않음)로부터 공급된 ON/ OFF신호 u를 받어서 제어신호를 출력하면, 트랜지스터 드라이버(9U)는 ON이 된다. 그렇게 되면 전원(P15)-전선(101U)-발광소자(12ua)-제한저항(11U)-전선(101U)-제한저항(10U)-트랜지스터 드라이버(9U)의 경로로 전류가 흐른다. 발광소자(12ua)가 발광하면 수광소자(12ub)가 ON이 된다. 그렇게 되면 전류증폭회로(14U)-제한저항(15U)-반도체소자(4U)의 경로로 도통신호(switching on signal)가 공급된다. 그 결과, 반도체소자(4U)는 ON이 된다.
제어신호 출력회로(8X)가 외부 제어회로(도시하지 않음)로부터 공급된 ON/ OFF신호 x를 받아서 제어신호를 출력하면, 트랜지스터 드라이버(9X)는 ON이 된다. 그렇게 되면 전원(P15)-전선(101X)-발광소자(12xa)-제한저항(11X)-전선(101X)-제한저항(10X)-트랜지스터 드라이버(9X)의 경로로 전류가 흐른다. 발광소자(12xa)가 발광하면 수광소자(12xb)가 ON이 된다. 그렇게 되면 전류증폭회로(14X)-제한저항(15X)-반도체소자(4X)의 경로로 도통신호가 공급된다. 그 결과, 반도체소자(4U)는 ON이 된다.
보호장치(230)는 제어신호 검출회로(31, 32), 단락모드 검출회로(33), 차단회로(34), 무효시간(dead-time) 검출회로(35)로 구성된다.
제어신호 검출회로(31)는 논리회로로 구성된다. 제어신호 검출회로(31)는 제어신호 출력회로(8U)가 제어신호를 출력할 때 트랜지스터 드라이버(9U)가 ON이 되는 것을 검출한다. 이어서 제어신호 검출회로(31)는 신호 1을 출력한다. 제어신호 검출회로(32)도 논리회로로 구성된다. 제어신호 검출회로(32)는 제어신호 출력회로(8X)가 제어신호를 출력할 때 트랜지스터 드라이버(9X)가 ON이 되는 것을 검출한다. 이어서 제어신호 검출회로(32)는 신호 1을 출력한다. 단락모드 검출회로(33)는 NAN D회로로 구성된다. 단락모드 검출회로(33)는 제어신호 검출회로(31, 32)로부터 출력된 신호를 받는다. 제어신호 검출회로(31) 및 제어신호 검출회로(32)가 다같이 신호 1을 출력하여, 단락모드 검출회로(33)가 받으면, 단락모드 검출회로(33)는 신호 0을 출력한다. 차단회로(34)는 단락모드 검출회로(33)가 신호 0을 추력하면 차단신호 g를 출력한다. 차단회로(34)는 차단회로(34)가 해제신호(clear signal)(후술함)을 받을 때까지 차단신호 g를 계속해서 출력한다. 무효시간 검출회로(35)는 외부 제어회로(도시하지 않음)로부터 공급된 ON/OFF신호 u, x를 받는다. 무효시간 검출회로(35)는 ON/OFF신호 u 및 ON/OFF신호 x가 다같이 OFF신호(반도체소자(4U) 및 반도체소자(4X)가 다같이 OFF일때)일 때는 차단회로(34)에 대한 해제신호로서 신호 1을 출력한다.
제2a~k도는 제1도의 제1실시예의 동작을 설명하는 타이밍차트이다.
구간 A에서는, 제어신호 출력회로(8U, 8X)가 제2a도 및 제2b도에 나타낸 바와 같이 ON/OFF신호 u, x를 받으면 트랜지스터 드라이버(9U, 9X)는 제2c도 및 제2d도에 나타낸 바와 같이 교대로 ON 또는 OFF가 된다. 제어신호 검출회로(31, 32)가 트랜지스터 드라이버(9U, 9X)가 ON이 된 것을 검출하면, 제어신호 검출회로(32)는 제2e도 및 제2f도에 나타낸 바와 같이 신호 1을 출력한다. 이어서 단락모드 검출회로(33)는 제어신호 검출회로(31)과 제어신호 검출회로(32)가 다같이 신호 1을 동시에 출력하지 않으므로 제2g도에 나타낸 바와 같이 신호 1을 출력한다. 따라서 차단회로(34)는 제2h도에 나타낸 차단신호 g를 출력하지 않으므로 반도체소자(4U, 4X)는 제2j도 및 제2k도에 나타낸 바와 같이 교대로 ON 또는 OFF가 된다. 무효시간 검출회로(35)는 ON/OFF신호 u 및 ON/OFF신호 x가 OFF신호일 때는 제21도에 나타낸 바와 같이 신호 1을 출력한다.
구간 B에서는, 외부 제어회로(도시하지 않음)가 정상적으로 동작하지 않고 제어신호 출력회로(8X)에 대해 제2b도에 나타낸 바와 같이 ON/OFF신호 x를 공급할 경우에는 트랜지스터 드라이버(9X)는 제2d도에 나타낸 바와 같이 ON이 된다. 그렇게 되면 제어신호 검출회로(31) 및 제어신호 검출회로(32)는 다같이 제2e도 및 제2f도에 나타낸 바와 같이 신호 1을 동시에 출력하고, 단락모드 검출회로(33)은 제2g도에 나타낸 바와 같이 신호 0을 출력한다. 따라서 차단회로(34)는 제2h도에 나타낸 바와 같이 차단신호 g를 출력한다. 차단회로(34)는 무효시간 검출회로(35)가 제2i도(구간 C)에 나타낸 바와 같이 신호 1을 출력할 때까지 차단신호 g를 계속해서 출력한다. 제어신호 출력회로(8U, 8X)는 차단신호 g를 받아서 트랜지스터 드라이버(9U, 9X)에 대한 제어신호를 차단한다. 따라서 반도체소자(4U, 4X)는 제2j도 및 제2k도에 나타낸 바와 같이 구간 B와 구간 C간에 걸쳐서 OFF가 될 수 있다. 구간 C 후에 무효시간 검출회로(35)가 제2i도에 나타낸 바와 같이 신호 1을 출력하면 차단회로(34)는 리세팅된다.
상술한 제1실시예는 하기와 같은 효가를 제공한다.
1차측 제어장치(210)로부터 출력되어 반도체소자(4U, 4X)를 ON하는 제어신호는 보호장치(230)가 항상 감시하고 있으므로, 만일 반도체소자(4U, 4X)가 단락될 경우에는 이 제어신호를 차단할 수가 있다. 따라서 반도체소자(4U, 4X)가 동작하기 전에 이 반도체소자(4U, 4X)를 차단할 수가 있다. 제1실시예는 반도체소자(4U) 및 반도체소자(4X)가 단락되는 것을 방지하여, 반도체소자(4U, 4X)가 파괴되는 것을 방지할 수가 있다. 또한 만일 반도체소자(4V, 4Y) 또는 반도체소자(4W, 4Z)가 단락될 경우에는 반도체소자(4V, 4Y) 또는 반도체소자(4W, 4Z)가 동작하기 전에 이 반도체소자(4V, 4Y) 또는 반도체소자(4W, 4Z)를 차단할 수가 있다. 따라서 제1실시예는 반도체소자(4V) 및 반도체소자(4Y)가 단락되는 것을 방지하거나, 또는 반도체소자(4W) 및 반도체소자(4Z)가 단락되는 것을 방지하여, 반도체소자(4V, 4Y, 4W, 4Z)가 파괴되는 것을 방지할 수가 있다.
제3도는 본 발명의 제2실시예인 전력변환장치의 요부회로도이다. 이 회로도는 제7도에 나타낸 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)의 1차측 제어장치와 보호장치의 구성을 나타낸다.
1차측 제어회로(300)는 제어신호 출력회로(8U, 8X, 8V, 8Y, 8W, 8Z) 및 트랜지스터 드라이버(9U, 9X, 9V, 9Y, 9W, 9Z)를 갖추고 있다. 제어신호 출력회로(8U, 8X, 8V, 8Y, 8W, 8Z)는 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)의 각각을 ON하는 제어신호의 각각을 출력한다. 트랜지스터 드라이버(9U, 9X, 9V, 9Y, 9W, 9Z)는 제어신호 출력회로(8U, 8X, 8V, 8Y, 8W, 8Z)가 제어신호의 각각을 출력할 때 ON이 된다.
보호장치(310)는 제어신호 검출회로(31U, 31X, 31V, 31Y, 31W, 31Z), 단락모드 검출회로(33a, 33b, 33c), 차단회로(34a, 34b, 34c), 전상(全相)차단회로(36), 해제회로(37)를 갖추고 있다.
반도체소자(4U, 4X)에 대응하는 제어신호 검출회로(31U, 31X), 단락모드 검출회로(33a), 차단회로(34a)의 동작에 대해 다음에 설명한다. 반도체소자(4V, 4Y) 또는 반도체소자(4W, 4Z)에 대응하는 회로의 각각은 상기 반도체 소자(4U, 4X)에 대응하는 회로의 동작과 동일하다.
제어신호 검출회로(31U)는 논리회로로 된다. 제어신호 검출회로(31U)는 제어신호 출력회로(8U)가 제어신호를 출력했을 때 트랜지스터 드라이버(9U)가 ON이 되는 것을 검출한다. 그렇게 되면 제어신호 검출회로(31U)는 신호 1을 출력한다. 제어신호 검출회로(32X)는 논리회로로 된다. 제어신호 검출회로(32X)는 제어신호 출력회로(8X)가 제어신호를 출력했을 때 트랜지스터 드라이버(9X)가 ON이 되는 것을 검출한다. 그렇게 되면 제어신호 검출회로(32X)는 신호 1을 출력한다. 단락모드 검출회로(33a)는 NAND회로로 된다. 단락모드 검출회로(33a)는 제어신호 검출회로(31U, 32X)로부터 출력된 신호를 받는다. 제어신호 검출회로(31U)와 제어신호 검출회로(32X)가 다같이 신호 1을 출력하고 단락모드 검출회로(33a)가 제어신호 검출회로(31U, 33X)로부터 신호 1을 받으면 단락모드 검출회로(33a)는 신호 0을 출력한다. 차단회로(34a)는 단락모드 검출회로(33a)가 신호 0을 출력하면 차단신호 ga를 출력한다. 차단회로(34a)는 해제신호 CLR후술함)을 받을 때까지 차단신호 ga를 계속해서 출력한다.
차단회로(34a, 34b, 34c)는 반도체소자(4U, 4X) 또는 반도체소자(4V, 4Y) 또는 반도체소자(4W, 4Z)가 단락될 경우에는 차단신호 ga, gb, gc를 출력한다. 전상차단회로(36)은 차단회로(34a, 34b, 34c)로부터 출력된 신호를 받는다. 전상차단회로(36)는 적어도 하나의 차단회로(34a, 34b, 34c)가 차단신호 ga 도는 차단신호 gb 또는 gc을 출력하면 전상차단신호 g2를 출력한다. 제어신호 출력회로(8U, 8X, 8V, 8Y, 8W, 8Z)는 전상차단신호 g2를 받아서 트랜지스터 드라이버(9U, 9X, 9V, 9Y, 9W, 9Z)에 대한 제어신호를 차단한다. 따라서 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)는 OFF가 되어 인버터(4)의 운전을 정지할 수가 있다.
상술한 제2의 실시예는 하기와 같은 효과를 제공한다.
1차측 제어장치(300)로부터 출력되어 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)를 ON하는 제어신호는 보호장치(310)가 항상 감시하고 있으므로, 만일 반도체소자(4U, 4X)또는 반도체소자(4V, 4Y) 또는 반도체소자(4W, 4Z)가 단락될 경우에는 이 제어신호를 차단할 수가 있다.
해제회로(37)는 소프트웨어 또는 하드웨어에 의해 인버터(4)를 체크한다. 해제회로(37)는 인버터(4)가 정상상태라고 판단하면 차단회로(34a, 34b, 34c)에 대한 해제신호 CLR을 출력한다. 따라서 차단회로(34a, 34b, 34c)가 리세팅되고, 차단회로(34a, 34b, 34c)로부터 출력된 차단신호 ga, gb, gc가 해제되므로 해제회로(37)에 의해 인버터(4)가 정상상태라고 판단된 후에는 인버터(4)를 재기동할 수가 있다.
제4도는 본 발명의 제3실시예인 전력변환장치의 요부회로도이다. 이 회로도는 제3도에 나타낸 해제회로(37)의 구성을 나타낸다.
해제회로(37)는 설정회로(38), 비교회로(39), 판정회로(40)를 갖추고 있다.
설정회로(38)는 한계치 IC를 설정한다. 한계치 IC는 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)를 파손하는 임계치이다. 비교회로(39)는 한계치 IC와 제7도에 나타낸 전류검출기(6)에 의해 검출된 검출치 ID를 받는다. 비교회로(39)는 검출치 ID가 한계치 IC 이하일 때는 정상신호 T를 출려한다. 판정회로(40)는 비교회로(39)로부터 출력된 신호와 전상차단회로(36)으로부터 출력된 신호를 받는다. 판정회로(40)가 비교회로(39)로부터 출력된 정상신호 T와 전상차단회로(36)로부터 출력된 전상차단신호 g2를 받으면 판단회로(40)는 해제신호 CLR를 출력한다.
따라서 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)가 파괴되어 검출치 ID가 한계치 IC 이상이 되면, 판단회로(40)는 해제신호 CLR을 출력하지 않는다. 그 결과 인버터(4)는 동작을 할 수 없는 것으로 취급된다.
제5도는 본 발명의 제4실시예인 전력변환장치의 요부회로도이다. 본 실시예7는 제7도에 나타낸 반도체소자(4U, 4X)의 제어장치와 보호장치의 구성을 나타낸다. 반도체소자(4V, 4Y)의 제어장치와 보호장치 및 반도체소자(4W, 4Z)의 제어장치와 보호장치도 제5도에 나타낸 제어장치와 보호장치의 구조와 동일하다.
1차측 제어장치(400)는 제1도에 나타낸 1차측 제어장치(210)와 동일한 구조이나, 제1도에 나타낸 1차측 제어장치(210)를 차단하는 트랜지스터(41U, 41X)를 추가로 갖추고 있다. 보호장치(410)는 제1도에 나타낸 보호장치(230)와, 동일한 구조이나, 구동회로(42)를 추가로 갖추고 있다.
제어신호 검출회로(31, 32)는 절연장치(12U, 12X)를 흐르는 전류로부터 트랜지스터 드라이버(9U, 9X)가 ON인가 OFF인가를 검출한다.
구동회로(42)는 구동회로(42)가 차단회로(34)로부터 출력된 차단신호 g3를 받으면 트랜지스터 드라이버(41U, 41X)를 ON하는 신호를 출력한다.
차단회로(34)는 단락모드 검출회로(33)가 신호 0을 출력하면 구동회로(42)에 대한 차단신호 g3를 출력한다.
트랜지스터 (41U, 41X)가 ON이 되면 전선(101U, 101X)을 흐르는 전류가 트랜지스터(41U, 41X)를 통해 흐른다. 따라서 전류는 발광소자(12ua, 12xa)에는 흐르지 않고, 2차측 제어장치(220)로부터 출력된 도통신호는 차단된다.
따라서 1차측 제어장치(400)가 정상적으로 동작하지 않고 전선(101U, 101X)의 길이에 따라 발생하는 공진에 의해 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)를 ON하는 제어신호를 출력할 경우에는 반도체소자(4U, 4X) 또는 반도체소자(4V, 4Y) 또는 반도체소자(4W, 4Z)를 ON하는 도통신호는 차단된다. 그 결과, 본 실시예는 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)가 동작하기 전에 반도체소자(4U, 4X, 4V, 4Y, 4W, 4Z)가 단락되는 것을 방지할 수가 있다.
제6도는 본 발명의 제5실시예인 전력변환장치의 요부회로도이다. 이 회로도는 주 회로의 구성을 나타낸다.
콘버터(20)는 Tr, GTR, IGBT, GTO 등과 같은 자기 소호형의 반도체소자(2U, 2X, 2V, 2Y, 2W, 2Z)로 구성된다. 반도체소자(2U)는 반도체소자(2X)에 직렬로 접속된다. 반도체소자(2V)는 반도체소자(2Y)에 직렬로 접속된다. 반도체소자(2W)는 반도체소자(2Z)에 직렬로 접속된다. 3상교류전원(1)은 반도체소자(2U)와 반도체소자(2X)간, 반도체소자(2V)와 반도체소자(2Y)간 및 반도체소자(2W)와 반도체소자(2Z)간에 접속된다. 콘버터(20)의 출력측은 콘덴서(3)를 통해 인버터(4)에 접속된다. 인버터(4)의 출력측은 유도전동기(5)에 접속된다. 각각의 반도체소자(2U, 2X, 2V, 2Y, 2W, 2Z, 4U, 4X, 4V, 4Y, 4W, 4Z)에 대하여 역방향으로 그리고 병렬로 다이오드가 접속된다.
콘버터(20)는 3상교류전원(1)으로부터 인가된 3상교류전압을 승압하고 정류하여 직류전압으로 변환한다. 콘버터(20)는 유도전동기(5)의 회생에너지를 교류전원에 반환한다. 이 경우에 반도체소자(2U, 2X, 2V, 2Y, 2W, 2Z)는 교대로 ON, OFF가 된다. 따라서 상술한 바와 같이 개시된 각 실시예는 콘버터(20)의 반도체소자에 적용할 수가 있다.
당업자에게는 추가적인 이점과 변형을 용이하게 할 수 있을 것이다. 따라서 본 발명은 상술한 바와 같은 특정한 예, 대표적인 장치나 방법, 예시 등에 한정되지 않는다. 따라서 본 발명의 일방적인 개념을 벗어나지 않는 한, 상술한 예시의 범위를 벗어날 수가 있다. 그러므로 본 발명은 첨부된 특허청구의 범위 또는 그와 동등의 범위내에서는 변형이나 변화가 가능하다.

Claims (10)

  1. 직렬로 접속된 제1 및 제2의 반도체소자를 포함한 변환수단과; 상기 제1 및 제2의 반도체소자를 ON하기 위한 복수의 제어신호를 출력하는 제어수단과; 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호가 동시에 검출될 경우, 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호를 차단하는 차단신호를 계속해서 출력하는 차단수단과; 상기 차단신호를 리세팅하는 해제수단을 포함하는 전력변환장치.
  2. 병렬로 접속된 복수의 암을 가지며, 상기 각암은 직렬로 접속된 복수의 반도체소자를 갖는 변환수단과; 상기 암중에서 선택된 암의 상기 반도체소자 각각을 ON하기 위한 복수의 제어신호를 출력하는 제어수단과; 상기 선택된 암의 상기 반도체소자 각각에 상기 제어신호가 동시에 검출될 경우, 상기 선택된 암의 상기 반도체소자 각각에 대한 상기 제어신호를 차단하는 차단신호를 계속해서 출력하는 차단수단과; 상기 차단신호를 리세팅하는 해제수단을 포함하는 전력변환장치.
  3. 직렬로 접속된 제1 및 제2의 반도체소자를 포함한 변환수단과; 외부로부터 인가된 ON/OFF신호에 응답하여 상기 제1 및 제2의 반도체소자에 대한 복수의 제어신호를 출력하는 1차측 제어수단과; 상기 1차측 제어수단과 상기 제1 및 제2의 반도체소자의 게이트 단자를 절연하는 절연수단과; 상기 절연수단을 거쳐서 상기 1차측 제어수단으로부터 출력된 상기 제어신호를 상기 제1 및 제2의 반도체소자에 대한 복수의 도통신호로서 출력하는 2차측 제어수단과; 상기 제1의 반도체소자에 대한 상기 제어신호를 검출하는 제1의 검출수단과; 상기 제2의 반도체소자에 대한 상기 제어신호를 검출하는 제2의 검출수단과; 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호가 상기 제어신호를 차단하는 차단신호를 계속해서 출력하는 차단수단과; ON/OFF신호를 검출하여, 상기 제1 및 제2의 반도체소자에 대한 상기 ON/OFF신호가 동시에 OFF신호가 될 경우 상기 차단신호를 리세팅하는 해제수단을 포함하는 전력변환장치.
  4. 병렬로 접속된 복수의 암을 가지며, 상기 각암은 직렬로 접속된 복수의 반도체소자를 갖는 변환수단과; 외부로부터 인가된 ON/OFF신호에 응답하여 상기암중에서 선택된 암의 상기 반도체소자에 대한 복수의 제어신호를 출력하는 1차측 제어수단과; 상기 1차측 제어수단과 상기 선택된 암의 상기 반도체소자의 게이트 단자를 절연하는 절연수단과; 상기 절연수단을 거쳐서 상기 1차측 제어수단으로부터 출력된 상기 제어신호를 상기 선택된 암의 상기 반도체소자에 대한 복수의 도통신호로서 출력하는 2차측 제어수단과; 상기 선택된 암의 제1의 반도체소자에 대한 상기 제어신호를 검출하는 제1의 검출수단과; 상기 선택된 암의 제2의 반도체소자에 대한 상기 제어신호를 검출하는 제2의 검출수단과; 상기 선택된 암의 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호가 상기 제1 및 제2의 검출수단에 의해 동시에 검출될 경우, 상기 선택된 암의 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호를 차단하는 차단신호를 계속해서 출력하는 차단수단과; ON/OFF신호를 검출하여, 상기 선택된 암의 상기 제1 및 제2의 반도체소자 각각에 대한 상기 ON/OFF신호가 동시에 OFF신호가 될 경우 상기 차단신호를 리세팅하는 해제수단을 포함하는 전력변환장치.
  5. 병렬로 접속된 복수의 암을 가지며, 상기 각 암은 직렬로 접속된 복수의 반도체소자를 갖는 변환수단과; 상기 암중에서 선택된 암의 상기 반도체소자 각각을 ON하기 위한 복수의 제어신호를 출력하는 제어수단과; 상기 제어신호를 검출하여, 상기 암중의 어느 하나의 암의 상기 반도체소자 각각에 대한 상기 제어신호가 동시에 검출될 경우, 상기 모든 반도체소자에 대한 상기 제어신호를 차단하는 보호수단을 포함하는 전력변환장치.
  6. 병렬로 접속된 복수의 암을 가지며, 상기 각 암은 직렬로 접속된 복수의 반도체소자를 갖는 변환수단과; 상기 암중에서 선택된 암의 상기 반도체소자 각각을 ON하기 위한 복수의 제어신호를 검출하여, 상기 암중의 어느 하나의 암의 상기 반도체소자 각각에 대한 상기 제어신호가 동시에 검출될 경우, 상기 모든 반도체소자에 대한 상기 제어신호를 차단하는 차단수단과; 상기 차단수단을 리세팅하는 해제수단을 포함하는 전력변환장치.
  7. 제6항에 있어서, 상기 해제수단은 상기 변환수단의 입력단자에 접속된 콘덴서를 흐르는 전류를 검출하는 전류검출수단과; 상기 검출된 전류와 미리 정해진 값을 비교하는 비교수단과; 상기 검출된 전류가 상기 미리 정해진 값보다 클 경우 상기 차단수단을 리세팅하는 판단수단을 포함하는 전력변환장치.
  8. 직렬로 접속된 제1 및 제2의 반도체소자를 갖는 변환수단을 포함하는 전력변환장치를 제어하기 위한 제어장치에 있어서, 상기 제1 및 제2의 반돛소자를 ON하기 위한 복수의 제어신호를 출력하는 제어수단과; 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호가 동시에 검출될 경우, 상기 제1 및 제2의 반도체소자에 대한 상기 제어신호를 차단하는 차단신호를 계속해서 출력하는 차단수단과; 상기 차단신호를 리세팅하는 해제수단을 포함하는 것을 특징으로 하는 전력변환장치용 제어장치.
  9. 병렬로 접속된 암을 가지며, 상기 각 암은 직렬로 접속된 복수의 반도체소자를 갖는 변환수단을 포함하는 전력변환장치를 제어하기 위한 제어장치에 있어서, 상기 암중에서 선택된 암의 상기 반도체소자 각각을 ON하기 위한 복수의 제어신호를 출력하는 제어수단과; 상기 선택된 암의 상기 반도체소자 각각에 대한 상기 제어신호가 동시에 검출될 경우, 상기 선택된 암의 상기 반도체소자 각각에 대한 상기 제어신호를 차단하는 차단신호를 계속해서 출력하는 차단수단고; 상기 차단신호를 리세팅하는 해제수단을 포함하는 것을 특징으로 하는 전력변환장치용 제어장치.
  10. 병렬로 접속된 암을 가지며, 상기 각 암은 직렬로 접속된 복수의 반도체소자를 갖는 변환수단을 포함하는 전력변환장치를 제어하기 위한 제어장치에 있어서, 상기 암중에서 선택된 암의 상기 반도체소자 각각을 ON하기 위한 복수의 제어신호를 출력하는 제어수단과; 상기 제어신호를 검출하여, 상기 암중의 어느 하나의 암의 상기 반도체소자 각각에 대한 상기 제어신호가 동시에 검출될 경우, 상기 모든 반도체소자에 대한 상기 제어신호를 차단하는 차단신호를 계속해서 출력하는 차단수단과; 상기 차단신호를 리세팅하는 해제수단을 포함하는 것을 특징으로 하는 전력변환장치용 제어장치.
KR1019950016448A 1994-08-15 1995-06-20 전력변환장치 및 전력변환장치용 제어장치 KR100206028B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19153994 1994-08-15
JP94-191539 1994-08-15
JP6320846A JPH08111988A (ja) 1994-08-15 1994-12-22 電力変換装置
JP94-320846 1994-12-22

Publications (2)

Publication Number Publication Date
KR960009368A KR960009368A (ko) 1996-03-22
KR100206028B1 true KR100206028B1 (ko) 1999-07-01

Family

ID=26506762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016448A KR100206028B1 (ko) 1994-08-15 1995-06-20 전력변환장치 및 전력변환장치용 제어장치

Country Status (4)

Country Link
US (1) US5604670A (ko)
JP (1) JPH08111988A (ko)
KR (1) KR100206028B1 (ko)
TW (1) TW284926B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200154582Y1 (ko) * 1996-11-09 1999-08-16 윤종용 브러시리스 직류 전동기의 인버터 구동 회로
DE10041607B4 (de) * 2000-08-24 2006-04-13 Berger Lahr Gmbh & Co. Kg Elektrisches Arbeitsgerät sowie Verfahren zu dessen Betreiben
JP4693362B2 (ja) * 2004-04-23 2011-06-01 株式会社東芝 電力変換装置
JP5333756B2 (ja) * 2009-06-08 2013-11-06 富士電機株式会社 インバータ装置
US9881912B2 (en) * 2015-03-24 2018-01-30 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, driving device, vehicle, and elevator

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794018B2 (ja) * 1989-06-23 1998-09-03 株式会社応用計測研究所 動作診断装置
EP0431492B1 (en) * 1989-12-04 1996-01-24 Kabushiki Kaisha Toshiba Bridge type power converter with improved efficiency
SE467130B (sv) * 1990-09-14 1992-05-25 Electrolux Ab Kraftaggregat foer generering av en i huvudsak sinusformad utspaenning
JP3259283B2 (ja) * 1991-04-05 2002-02-25 株式会社日立製作所 インバータ装置及びその信号レベル変換回路
JP3180961B2 (ja) * 1991-04-19 2001-07-03 東芝エフエーシステムエンジニアリング株式会社 ブリッジ形変換器の保護装置
JP2995915B2 (ja) * 1991-06-27 1999-12-27 富士電機株式会社 Ｉｇｂｔインバータの過電流保護回路

Also Published As

Publication number Publication date
US5604670A (en) 1997-02-18
JPH08111988A (ja) 1996-04-30
KR960009368A (ko) 1996-03-22
TW284926B (ko) 1996-09-01

Similar Documents

Publication Publication Date Title
US7110272B2 (en) Inverter bridge controller implementing short-circuit protection scheme
US6351399B2 (en) Power converter
JPH09233838A (ja) 保護回路
JP3167464B2 (ja) インバータの故障診断装置
US5216587A (en) Inverter
US20030086231A1 (en) Power conversion apparatus
KR100206028B1 (ko) 전력변환장치 및 전력변환장치용 제어장치
JPH10164854A (ja) 電力変換器
JP2008017650A (ja) 電力変換装置
JP2016127737A (ja) 電力変換装置の保護装置
JP3237719B2 (ja) 電力回生制御装置
JP2007324828A (ja) 半導体素子の駆動回路
JPH05219752A (ja) 電力変換装置の短絡保護装置
JPH1132426A (ja) インバータの保護装置
JPS6395726A (ja) Ｉｇｂｔの駆動回路
JPH09182463A (ja) 電圧形インバータのアーム短絡検出装置
JP3558324B2 (ja) 電圧駆動型素子のゲート駆動装置
JP2021065039A (ja) スイッチの駆動装置
JP2001037244A (ja) 電力変換装置
KR20180106622A (ko) 액티브 클램프 제어장치
JP2005012913A (ja) 電力変換装置
JPS62272876A (ja) インバ−タ装置
JP3228281B2 (ja) インバータの故障診断方法
JP2633569B2 (ja) 自己消弧形スイッチング素子のゲート駆動装置
JPH0880030A (ja) 電力変換装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070330

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee