KR100205444B1 - 집적 회로 장치의 접촉 구조 - Google Patents

집적 회로 장치의 접촉 구조 Download PDF

Info

Publication number
KR100205444B1
KR100205444B1 KR1019910006916A KR910006916A KR100205444B1 KR 100205444 B1 KR100205444 B1 KR 100205444B1 KR 1019910006916 A KR1019910006916 A KR 1019910006916A KR 910006916 A KR910006916 A KR 910006916A KR 100205444 B1 KR100205444 B1 KR 100205444B1
Authority
KR
South Korea
Prior art keywords
metal
contact structure
layer
integrated circuit
signal line
Prior art date
Application number
KR1019910006916A
Other languages
English (en)
Other versions
KR910019178A (ko
Inventor
류 푸-타이
랠프 스피너 찰스
Original Assignee
아치 케이. 말론
에스티 마이크로일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24055528&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100205444(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 아치 케이. 말론, 에스티 마이크로일렉트로닉스 인코포레이티드 filed Critical 아치 케이. 말론
Publication of KR910019178A publication Critical patent/KR910019178A/ko
Application granted granted Critical
Publication of KR100205444B1 publication Critical patent/KR100205444B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

절연층을 관통하는 접촉 개방구는 금속으로 채워지고 에칭되어 개방구내에 금속 플러그를 형성한다. 그런 다음, 금속의 상호 연결선이 상기 접촉부위에 형성되고 금속 플러그와 전기적 접촉을 만든다. 상기 접촉 개방구가 금속 플러그로 채워지기 때문에, 확실한 봉입을 위해 금속 신호선이 넓은 부분을 가질 필요가 없다.

Description

집적 회로 장치의 접촉 구조
제1-4도는 본 발명에 따라 반도체 장치의 접촉을 제조하기 위한 두가지 방법을 예시한 도면.
제5, 6도는 본 발명에 따라 형성된 접촉부의 평면도.
제7도는 종래기술의 접촉부의 평면도.
* 도면의 주요부분에 대한 부호의 설명
20 : 기판 22 : 활성 부분
24 : 이산화규소층 26,42,46 : 접촉구
28,32 : 내화 금속층 30,36 : 알루미늄층
40 : 신호선
본 발명은 일반적으로 반도체 장치들에 관한 것으로, 특히 반도체 장치의 레벨들(levels) 사이의 접촉부들을 제조하는데 이용되는 구조 및 방법에 관한 것이다.
반도체 장치에 있어서, 금속 선들은 신호들을 전송하고 전력 공급원에 연결하기위해 사용된다. 접촉부가 절연층을 통해 하부의 전도층에 만들어질 때 접촉구 또는 개구가 중간 절연층을 통해 형성되어야 한다.
마스크의 오정렬과 다른 처리 변화들을 보상하기 위하여, 좁은 금속선들은 그들이 접촉구 위를 통과하는 위치에 더 크게 만드는데, 이것은 신호선으로부터의 금속이 상기 접촉구의 하부를 완전히 채워야 하기 때문이다. 상기 접촉구가 완전히 채워지지 않으면, 후의 처리 단계들은 접촉의 상태에 큰 영향을 끼친다. 최소의 봉입은 처리 변화들을 보상하기 위하여 신호선에 가산되야 하는 여분의 표면을 한정한다. 넓은 부분은 소형의 기하학적 장치를 위한 신호선 폭의 약 2배이다. 예컨대, 한 장치가 0.8μ폭을 가지는 금속 신호선들을 가지면 접촉부 위의 영역은 2.0μ폭이 된다. 이렇게 확대된 영역은 금속 신호선상에 중심을 가지거나 또는 한쪽으로 치우칠 수 있으며, 마스크의 오정열을 보상한다.
제7도에 도시된 것은 접촉구를 통해 접촉을 형성하기 위한 종래구조의 평면도를 예시한 것이다. 금속 신호선(10)은 접촉구(12)를 통해 하부의 전도층에 접촉하도록 설계되어있다.
신호선(10)의 넓은 부분(14)은 접촉구(12) 위에 중심이 있다. 넓은 부분(14)의 모서리와 접촉구(12)의 모서리 사이의 간격(16)은 최소 봉입제이다. 처리상의 변화 때문에접촉구(12)에 대한 넓은 부분(12)의 정렬이 변할 수 있다.
반도체와 그에 의해 형성된 구조물을 조립하는 공정은 접촉구를 통한 적절한 금속 접촉을 보장하면서도 필요한 봉입재를 최소로 감소시키는 것이 좋다.
따라서 본 발명의 제1목적은 필요한 봉입재를 최소로 감소시킬 수 있는 반도체 소자들의 접촉을 촉진하는 구조와 방법을 제공하는데 있다.
본 발명의 제2목적은 접촉성이 아주 양호한 구조와 방법을 제공하는데 있다.
본 발명의 제3목적은 접촉을 촉진하는 공정에 부가되는 복잡성을 최소화하는데 있다.
따라서, 본 발명에 따르면, 절연층을 관통하는 접촉구를 금속으로 채운 뒤 에칭하여 접촉구내에 플러그를 형성한다.
이어서, 접촉구 위로 금속 연결선을 만들어 금속 플러그와 전기적 접촉을 하게 한다. 금속 플러그로 접촉구를 채우기 때문에, 확실한 봉입을 위해 금속 신호선을 넓게 할 필요가 없다.
이하,첨부 도면을 참조하여 본 발명을 자세히 설명하면 다음과 같다.
이하 설명되는 처리 단계들과 구조들은 집적 회로를 제작하는 완전한 처리순서를 이루는 것은 아니다. 본 발명은 당 기술에서 현재 이용되는 집적 회로 제조기술로 실행될 수 있고, 통상 실시되는 처리단계만으로도 본 발명을 이해하는데 족하다. 제조중의 집적 회로의 일부 단면을 예시한 본 도면들은 실척이 아니지만, 본 발명의 중요한 특징들을 보여주도록 도시하였다.
여기에 설명된 방법은 규소 기판의 전도영역에 접촉시키는 것을 도식적으로 묘사한다. 당 기술의 숙련자라면 알 수 있듯이 상부의 금속 연결층과 하부의 다결정 규소 연결층 사이 또는 2개의 금속 연결층들 사이의 접촉을 촉진하는데 같은 기술을 이용할 수 있다.
제1도에 따르면, 반도체 기판(20)에는 전기 접촉을 필요로 하는 활성부분(22)이 있고, 그 기판(20) 위에는 이산화규소 절연층(24)이 있다. 접촉구(26)는 절연층(24)을 관통해 만든다.
장치의 표면에 내화 금속층(28)을 증착한다. 이 층(28)의 두께는 약 100Å에서 3000Å 이상까지 변한다. 이 층은 티탄, 몰리브덴, 니오븀같 은 내화성 금속으로 구성될 수 있다.
또는 티탄/텅스텐, 티탄 질화물이나 규화 몰리브덴 같은 내화성 금속을 함유하는 합금이나 화합물을 이용할 수도 있다. Ti/TiN/Ti 같은 내화성 금속/내화성 금속 화합물/내화성 금속의 샌드위치 구조를 이용할 수 있다. 그뒤 장치의 표면에 알루미늄층(30)을 증착한다. 이 층은 약 150℃ 이상의 높은 온도에서 증착된다. 더 높은 온도에서는 더 많은 양의 알루미늄이 증착될 수 있으므로, 약 350-500℃의 온도에서 약 20-200Å/s의 속도로 알루미늄층(30)을 증착하는 것이 좋다. 온도가 높으면 증착량이 커지는 외에, 증착된 알루미늄의 표면 이동성이 커져 접촉구(26)에 증착되는 알루미늄의 양이 많아진다.
이런 높은 온도에서 알루미늄층(30)을 증착하면 내화 금속층(28)과 섞여 알루미늄/내화 금속 합금층(32)이 형성된다. "레벨간 접촉 촉진 방법"이란 명제하에 동시 출원된 미국 특허원 제443,898호에 기재된 것처럼, 합금의 부피가 알루미늄만의 부피보다 크기 때문에 접촉구(26)가 빈틈없 채워지고 알루미늄층(30)이 비교적 평탄해진다.
제2도에 따르면, 이제 막 형성된 알루미늄층(30)과 합금층(32)을 에칭한다. 절연층(24)이 노출될 때까지 계속 에칭하여 역시 내화 금속층(28)을 제거한다. 이렇게 하면 접촉구(26)내에 얇은 내화 금속층(28)과 알루미늄/내화 금속 합금층(32)으로 구성되는 금속 플러그가 생긴다.
그후 장치의 표면에 내화 금속층(34)을 형성한다. 이 층(34)은 텅스텐이 좋고, 약 200-2000Å의 두께로 소자에 스퍼터(sputter)하는 것이 바람직하다. 내화 금속층(34)으로 다른 금속들을 이용할 수도 있는 바, 알루미늄에 대해 선택적으로 에칭될 수만 있으면 어떤 물질도 적당하다. 이어서 칩 표면에 알루미늄층(36)을 증착한다. 당 기술에 알려진 것 처럼, 다른 물질을 알루미늄층(36)에 섞을수도있다. 제3도에 따르면, 에칭 정지구로서 텅스텐층(34)을 이용해 알루미늄층(36)을 에칭하여 연결층을 형성한다. 필요하면 알루미늄층(36)을 이 단계에서 에칭 마스크로 사용할 수 있다.
절연층(24)과, 접촉구내의 금속층(28)및 알루미늄 합금층(28)에 걸쳐 텅스텐을 서택적으로 에칭하여야 한다. 따라서, 이 층들(28,32)은 텅스텐층(34)에 대한 에칭 정지구 역할을 한다. 이 때문에 접촉구(26)내의 플러그를 전혀 손상시키지 않고 텅스텐층(34)을 완벽하게 에칭해 낼 수 있다. 제3도에는 알루미늄층과 텅스텐층 사이가 정확히 정렬되어 있지만, 실제로는 그렇지 않을 수도 있다.
텅스텐층(34)과 알루미늄층(36)을 증착하는데 평탄면이 효과적이기 때문에, 접촉구(26)내의 플러그로 인해 연결층과 그 밑의 활성 부분(22) 사이에 양질의접촉이 이루어진다. 연결층과 플러그로 금속을 사용하기 때문에 연결층과 접촉구(26) 사이가 아무리 잘못 정렬되더라도 양질의 접촉이 형성될 수 있다.
제4도는 층들(34,36)에 의해 형성된 신호선의 폭이 접촉구(26)의 폭보다 작게 형성된 구조을 보이고 있다. 또한 제4도는 처리중에 마스크라 잘못 정렬될 때 발생할 수 있는 상황을 보여준다. 알루미늄층(36)을 만드는 동안 텅스텐층(34)이 층들(28,32)을 보호하기 때문에, 그 밑의 금속 플러그를 손상시킬 염려없이 알루미늄층(36)을 완벽히 에칭할 수 있다. 그뒤 접촉구(26)내의 금속층들(28,30)을 손상시키지 않게 텅스텐층(34)을 제거한다. 연결층과 플러그 사이가 금속끼리 접촉되기 때문에, 접촉의 질은 여전히 양호하여, 연결층(34,36)과 그 밑의 활성부분(22) 사이에 양질의 접촉이 이루어질 수 있다.
당 기술의 숙련자라면 알 수 있듯이, 이와 같은 기술은 그 밑에 있는 다결정 규소나 금속으로 된 연결층에 접촉시키는데 이용될 수도 있다.
제5도는 접촉구를 가로지르는 금속 신호선(40)의 평면도인 바, 여기서 접촉구(42)의 폭은 신호선(40)의 폭과 같다. 제5도에서, 신호선(40)은 접촉구(42)와 완전히 일치하지만, 전술한 이유 때문에 그 구조는 오정렬에 비교적 둔감하다.
제6도에 도시된 금속 신호선(44)은 접촉구(46)보다 폭이 좁은 금속 신호선이다. 신호선(44)이 상당히 잘못 정렬될 가능성이 있고 접촉구(46)를 크게 할 여유가 있으면 제5도의 경우보다 연결 마스크의 오정렬에 훨씬 덜 민감하도록 이런 형식의 구조로 제작할 수 있다. 제5도의 평면도는 제3도의 단면도에 해당하고 제6도의 평면도는 제4도의 단면도이지만, 이들의 차이점은 제6도에서는 마스크가 잘못 정렬되지 않았다는데 있다.
당 기술의 숙련자라면 알 수 있듯이, 접촉구내에 금속 플러그를 제작할 수 있고 윗쪽의 금속 연결층에 연결되는 방법과 구조를 설명했다. 본 기술은 마스크 오정렬에 비교적 둔갑하여 폭을 최소로 할 수 있는 금속 신호선을 만들 수 있다. 아주 작은 장치라도 이렇게 하면 집적 회로 장치의 밀도를 크게 할 수 있다. 그 외에도, 금속 연결층과 그 밑의 기판이나 연결층사이에 아주 양호한 접촉이 이루어진다. 이렇게 금속 연결층을 아주 평탄하게 만들었기 때문에, 접촉구들에 의해 형성된 턱으로 인해 생길 수 있는 커버리지(coverage) 문제들을 제거한다.

Claims (17)

  1. 직접 회로 장치의 접촉 구조에 있어서, 상부 표면을 가진 절연층내의 개방구; 상기 개방구를 채우고, 하부에 있는 전도성 영역과 접촉하며, 상기 절연층의 상부 표면과 동일평면상에 있는 상부 표면을 갖는 제1금속 플러그; 상기 플러그의 상부 표면의 적어도 일부분을 덮고 있는 제2금속층 : 및 상기 제2금속층위에 배치된 제3금속층을 포함하며; 상기 제2 및 제3금속층들이 신호선을 형성하고, 상기 제1 및 제3금속층과 다른 속도로 제2금속층이 에칭될 수 있음을 특징으로 하는 집적 회로 장치의 접촉 구조.
  2. 제1항에 있어서, 상기 제1 및 제3금속층들은 동일한 재료로 형성됨을 특징으로하는 집적 회로 장치의 접촉 구조.
  3. 제1항에 있어서, 상기 제2금속층은 내화 금속을 포함하는 것을 특징으로 하는 집적 회로 장치의 접촉 구조.
  4. 제3항에 있어서, 상기 제2금속층은 텅스텐을 포함하는 것을 특징으로 하는 집적 회로 접촉 구조.
  5. 제1항에 있어서, 상기 제1금속의 플러그는 상기 하부의 전도성 영역과 상기 개방구 측벽들을 덮고 있는 배리어 금속층과; 상기 개방구의 나머지를 채우는 상기 제1금속을 포함하는 영역으로 구성됨을 특징으로 하는 집적 회로 장치의 접촉 구조.
  6. 제5항에 있어서, 상기 배리어 금속층은 티탄을 포함하며, 상기 제1금속은 알루미늄과 티탄의 합금을 포함하는 것을 특징으로 하는 집적 회로 장치의 접촉 구조.
  7. 제6항에 있어서, 상기 배리어 금속층은 질화 티탄을 포함하는 것을 특징으로 하는 집적 회로 장치의 접촉 구조.
  8. 상부 표면을 가진 절연층내의 개방구; 상기 개방구를 채우고, 하부에 있는 전도성 영역과 접촉하며, 상기 절연층의 상부 표면과 동일평면상에 있는 상부 표면을 갖는 알루미늄 플러그; 상기 플러그 상부 표면의 적어도 일부를 덮고 있는 제2금속층; 및 상기 제2금속층 위에 배치된 알루미늄층을 포함하며, 상기 제2금속층과 알루미늄층이 신호선을 형성하며, 상기 알루미늄 플러그 및 알루미늄층과 다른 속도로 상기 제2금속층이 에칭될 수 있음을 특징으로 하는 집적 회로 장치의 접촉 구조.
  9. 상부 표면을 가진 절연층; 상기 절연층을 통해 있고, 하부의 전도성 영역을 통해 노출되는 개방구; 금속 전도체를 포함하고 상기 개방구를 채우고 있으며, 상기 절연층의 상부 표면과 동일평면상에 있는 상부 표면을 가진 플러그; 및 상기 절연층의 일부분 윗쪽에서 상기 플러그와 접촉하고 있으며, 상기 절연층 상부 표면 내의 개방구의 치수보다 크지않은 폭을 갖는 기다란 금속 신호선을 포함하는 것을 특징으로 하는 집적 회로 장치의 접촉 구조.
  10. 제9항에 있어서, 상기 신호선은 상기 개방구의 최소 치수보다 크지 않은 폭을 갖는것을 특징으로 하는 집적 회로 접촉 구조.
  11. 제10항에 있어서, 상기 신호선은 상기 개방구의 최소 치수보다 작은 폭을 가지는 것을 특징으로 하는 집적 회로 접촉 구조.
  12. 제9항에 있어서, 상기 개방구는 상기 절연층 상부 표면내에 다각형을 형성하는 측면들을 가지는 것을 특징으로 하는 집적 회로 접촉 구조.
  13. 제12항에 있어서, 상기 다각형이 정다각형인 것을 특징으로 하는 집적 회로 접촉 구조.
  14. 제13항에 있어서, 상기 다각형이 직사각형인 것을 특징으로 하는 집적 회로 접촉 구조.
  15. 제12항에 있어서, 상기 신호선이 상기 다각형의 측면의 길이보다 크지 않은 폭을 가지는 것을 특징으로 하는 집적 회로 접촉 구조.
  16. 제15항에 있어서, 상기 신호선이 상기 다각형의 최단 측면의 길이보다 크지않은 폭을 가지는 것을 특징으로 하는 집적 회로 접촉 구조.
  17. 제16항에 있어서, 상기 신호선이 상기 다각형의 최단 측면의 길이보다 작은 폭을 가지는 것을 특징으로 하는 집적 회로 접촉 구조.
KR1019910006916A 1990-04-30 1991-04-27 집적 회로 장치의 접촉 구조 KR100205444B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/516,425 US5070391A (en) 1989-11-30 1990-04-30 Semiconductor contact via structure and method
US7/516,425 1990-04-30
US07/516,425 1990-04-30

Publications (2)

Publication Number Publication Date
KR910019178A KR910019178A (ko) 1991-11-30
KR100205444B1 true KR100205444B1 (ko) 1999-07-01

Family

ID=24055528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910006916A KR100205444B1 (ko) 1990-04-30 1991-04-27 집적 회로 장치의 접촉 구조

Country Status (5)

Country Link
US (2) US5070391A (ko)
EP (1) EP0455341B1 (ko)
JP (1) JPH04229618A (ko)
KR (1) KR100205444B1 (ko)
DE (1) DE69119826T2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280190A (en) * 1991-03-21 1994-01-18 Industrial Technology Research Institute Self aligned emitter/runner integrated circuit
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5331116A (en) * 1992-04-30 1994-07-19 Sgs-Thomson Microelectronics, Inc. Structure and method for forming contact structures in integrated circuits
US5747360A (en) * 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
DE69533823D1 (de) * 1994-12-29 2005-01-05 St Microelectronics Inc Elektrische Verbindungsstruktur auf einer integrierten Schaltungsanordnung mit einem Zapfen mit vergrössertem Kopf
DE69527344T2 (de) * 1994-12-29 2003-02-27 St Microelectronics Inc Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
US6191484B1 (en) 1995-07-28 2001-02-20 Stmicroelectronics, Inc. Method of forming planarized multilevel metallization in an integrated circuit
US5844297A (en) * 1995-09-26 1998-12-01 Symbios, Inc. Antifuse device for use on a field programmable interconnect chip
US5963830A (en) * 1996-08-02 1999-10-05 Mosel Vitelic Incorporated Method of forming a TiN/W barrier layer for a hot Al plug
KR100470923B1 (ko) * 1997-05-16 2005-05-10 매그나칩 반도체 유한회사 반도체장치의금속배선형성방법
US6372633B1 (en) 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6969909B2 (en) * 2002-12-20 2005-11-29 Vlt, Inc. Flip chip FET device
US7038917B2 (en) * 2002-12-27 2006-05-02 Vlt, Inc. Low loss, high density array interconnection
KR102307633B1 (ko) 2014-12-10 2021-10-06 삼성전자주식회사 반도체 소자 및 그 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3499213A (en) * 1965-09-30 1970-03-10 Texas Instruments Inc Method of making a multilayer contact system for semiconductor devices
JPS5726431A (en) * 1980-07-24 1982-02-12 Mitsubishi Electric Corp Forming method for electrode and wiring layer of semiconductor device
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
JPS62259469A (ja) * 1986-05-06 1987-11-11 Hitachi Ltd 半導体装置
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits
JP2630403B2 (ja) * 1987-08-19 1997-07-16 富士通株式会社 半導体装置とその製造方法
US4837609A (en) * 1987-09-09 1989-06-06 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor devices having superconducting interconnects
JPH01230253A (ja) * 1988-03-10 1989-09-13 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
US5141897A (en) * 1990-03-23 1992-08-25 At&T Bell Laboratories Method of making integrated circuit interconnection

Also Published As

Publication number Publication date
US5070391A (en) 1991-12-03
EP0455341A3 (en) 1992-06-03
US6455412B1 (en) 2002-09-24
JPH04229618A (ja) 1992-08-19
KR910019178A (ko) 1991-11-30
DE69119826T2 (de) 1996-10-02
EP0455341A2 (en) 1991-11-06
DE69119826D1 (de) 1996-07-04
EP0455341B1 (en) 1996-05-29

Similar Documents

Publication Publication Date Title
US5243220A (en) Semiconductor device having miniaturized contact electrode and wiring structure
KR100205444B1 (ko) 집적 회로 장치의 접촉 구조
US4960732A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4884123A (en) Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US5002902A (en) Method for fabricating a semiconductor device including the step of forming an alignment mark
US4977439A (en) Buried multilevel interconnect system
KR100526445B1 (ko) 웨이퍼 패시베이션 구조
US5714804A (en) Semiconductor contact structure in integrated semiconductor devices
JPH0391930A (ja) 半導体装置の製造方法
US5543360A (en) Method of making a semiconductor device with sidewall etch stopper and wide through-hole having multilayered wiring structure
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
KR900002084B1 (ko) 반도체장치
JPS61112356A (ja) 集積回路に貫通導体を形成する方法
CA2005488A1 (en) Method for self-aligned manufacture of contacts between interconnects contained in wiring levels arranged above one another in an intergrated circuit
US4596069A (en) Three dimensional processing for monolithic IMPATTs
KR940001504B1 (ko) 반도체장치 및 그 제조방법
WO1994007266A1 (en) A voltage programmable link having reduced capacitance
US5407532A (en) Self-aligned method of fabrication closely spaced apart metallization lines
US6207521B1 (en) Thin-film resistor employed in a semiconductor wafer and its method formation
JPH0570938B2 (ko)
KR100373706B1 (ko) 반도체 소자의 배선 형성 방법
KR970007437B1 (ko) 반도체소자의 제조방법
KR100728945B1 (ko) 금속라인의 형성방법
KR100260817B1 (ko) 반도체장치의플러그형성방법
JPS641055B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040323

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee