KR100201396B1 - 이피롬의 비화코드 해독 방지회로 - Google Patents
이피롬의 비화코드 해독 방지회로 Download PDFInfo
- Publication number
- KR100201396B1 KR100201396B1 KR1019960029468A KR19960029468A KR100201396B1 KR 100201396 B1 KR100201396 B1 KR 100201396B1 KR 1019960029468 A KR1019960029468 A KR 1019960029468A KR 19960029468 A KR19960029468 A KR 19960029468A KR 100201396 B1 KR100201396 B1 KR 100201396B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- output
- cell
- word
- word line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
Abstract
본 발명은 반도체 이피롬 셀에 기록된 데이타가 제3자에게 노출되어 원래의 취지에 위배되게 사용되는 것을 방지하는 기술에 관한 것으로, 종래의 데이타 비화 회로에 있어서는 이피롬 셀 중에서 일부만을 사용하는 경우 사용되지 않은 셀의 데이타값이 일률적으로 0의 값을 갖게 되므로 제3자가 그 출력데이타를 근거로 비화코드 데이타를 식별해낼 수 있게 되어 비화 목적을 달성할 수 있게 되는 결함이 있었다.
따라서, 본 발명은 이를 해결하기 위하여, 소정 갯수의 셀을 구비하여 각각의 1 비트라인당 소정 갯수의 비화코드 데이타를 저장하고, 선택 구동되는 비화 워드라인에 따라 해당 비화코드 데이타를 출력하는 비화코드 데이타 셀과; 이피롬 셀에서 순차적으로 리드된 후 비화처리되어 출력버퍼부로 공급되는 n-bit 출력값을 조사하여 모든 bit 출력 데이타가 기록되지 않은 것으로 판단될때 출력검출신호를 액티브시켜 출력하는 출력데이타 검출수단과; 상기 출력검출신호가 액티브될때마다 내부의 카운트값을 하나씩 증가시켜 그때마다 해당 비화워드라인을 구동시키고, 기 설정된 값이 모드 카운트되면 더 이상의 카운트동작을 중지하고 상기 출력버퍼부에 계속적으로 캐리값을 출력하는 비화워드라인 구동수단을 포함하여 구성한 것이다i
Description
제1도는 일반적인 이피롬 셀의 데이타 비화 회로도.
제2도는 제1도에서 출력데이타 진리표.
제3도는 본 발명 이피롬의 비화코드 해독 방지회로의 일실시 예시도.
* 도면의 주요부분에 대한 부호의 설명
31Al-31Am: 비화코드 데이타 셀 31B1-3lBm: 이피롬 셀
32A : 비화워드라인 구동부 32B : 워드라인 구동부
33A-33M : 리드데이타 비화처리부 34 : 출력데이타 검출부
35 : 출력버퍼부
본 발명은 반도체 이피롬 셀에 기록된 데이타가 제3자어게 노출되어 원래의 취지에 위배되게 사용되는 것을 방지하는 기술에 관한 것으로, 특히 이피롬 셀 중에 아직 사용되지 않은 영역을 읽어내어 비화코드(Encryption Code)를 해독하는 것을 방지할 수 있도록 한 이피롬(EPROM)의 비화코드 해독 방지회로에 관한 것이다.
제1도는 일반적인 이피롬 셀의 데이타 비화 회로도로서 이에 도시한 바와 같이, 1 비트라인당 1개의 메모리셀을 구비하여 외부의 제어어 의해 비화워드라인(EW/L)이 구동될때 해당 셀에 저장된 비화코드 데이타를 출력하는 데이타 셀(11A)과; 이피롬 셀(11B)에 기록된 데이타를 읽어내기 위하여 입력 어드레스(Add)에 따라 해당 워드라인(W/L)을 구동시키는 워드라인 구동부(12)와; 이피롬 셀(11B)어서 리드출력되는 데이타를 상기 비화코드 데이타와 논리조합하여 비화된 형태로 출력하는 리드데이타 비화처리부(13)로 구성된 것으로, 이의 작용을 제2도를 참조하여 설명하먼 다음과 같다.
제1도는 비트라인(B/L)을 기준으로 한 종래 이피롬 셀의 데이타 출력회로를 보인 것으로, 1 비트라인에 연결된 다수개의 셀(NM1-NM1,m) 중에서 하나의 셀을 선택하여 그 셀어 기록된 데이타를 출력할때 해당 비트라인(B/L)에 연결된 비화코드 데이타 저장용 이피롬 셀(NM1.o)의 데이타와 논리조합하여 비화된 형태로 출력하는 과정을 스텝(타이밍)순으로 설멍하면 하기와 같다.
첫번째 스텝에서, 입력 어드레스(Add)에 따라 워드라인 구동부(12)가 다수의 워드라인(W/L) 중에서 해당 워드라인을 구동시켜 다수의 엔모스(NM1.1-NM1.m) 중에서 해당 엔모스가 구동되고, 이에 의해 해당 셀에서 독취된 1bit의 데이타가 비트라인(B/L)을 통해 출력된다.
이때, 라이트신호(W)는 로우로 인액티브되어 엔모스(NM1)가 오프상태를 유지하고, 이피롬 셀(11B)의 데이타 리드신호(R)가 하이로 엑티브되어 엔모스(NM2)가 온되며, 비화테이타 리드신호(ER)가 하이로 액티브되어 엔모스(NM3)도 온된다. 이에 따라 상기 비트라인(B/L)을 통해 출력되는 데이타가 상기 엔모스(NM2), 제1래치(LATI), 엔모스(NM3)를 통해 제2래치(LAT2)어 래치되며, 이때, 리드제어신호(RC)가 로우로 인엑티브되어 덴모스(NM4)가 오프상태를 유지하게 된다.
두번째 스텝에서, 비화워드라인(EW/L)이 하이로 액티브되어 비화코드 데이타 셀(11A)의 엔모스(NM1.0)가 온되고, 이에 의해 소정의 비화데이타가 상기 비트라인(B/L)을 통해 출력되는데, 이때, 상기 라이트신호(W)는 로우로 인액티브되어 엔모스(NM1)가 상기와 같이 오프상태를 유지하고, 데이타 리드신호(R)가 하이로 액티브되어 엔모스(NM2)가 온되며, 비화데이타 리드신호(ER)가 로우 로 인액티브되어 엔모스(NM3)가 오프상태를 유지한다. 이에 따라 상기 비트라인 (B/L)을 통해 출력되는 1bit의 비화데이타가 상기 엔모스(NM2)를 통해 상기 제1래치(LAT1)에 래치된다.
세번쩨 스텝에서, 상기 비화데이타 리드신호(ER)가 로우로 인액티브되어 엔모스(NM3)가 오프되고, 리드제어신호(RC)가 하이로 액티브되어 엔모스(NM4)가 온상태를 유지한다. 이에 따라 상기 제1래치(LAT1)에 래치된 비화데이타와 제2래치(LAT2)에 래치된 셀 데이타가 노아게이트(NOR1) 및 익스클루시브노아게이트(XNOR1)를 통해 논리조합되어 비화된 형태로 된 후 엔모스(NM4)를 통해 출력데이타(Dout)로 출력된다.
상기 이피롬 셀(11B)어 기록된 데이타가 리드되어 외부로 출력될때 상기와 같은 제1-3스텝이 반복적으로 수행되어 모든 출력데이타(Dout)가 비화된 상태로 출력되는데, 제2도의 테이블은 이의 진리표를 보인 것이다.
예로써, 비화코드 테이타가 0이고. 셀 데이타가 0인 경우 그 셀데이타는 상기의 경로를 통해 제2래치(LAT2)에 래치되고. 비화코드 데이타는 1로 반전되어 제1래치(LAT1)에 래치된다. 이때, 상기 비화데이타 리드신호(ER)가 0으로 공급되므로 상기 제1래치(LAT1)에 래치된 비화코드 데이타가 노아게이트(NOR1)를 통해 0으로 반전출력되고, 이에 의해 익스클루시브노아게이트(NOR1)의 두 입력단자에 모두 0이 공급되므로 이로부터 1이 출력된다. 즉. 상기 셀 데이타가 0이 1로 비화되어 출력된다.
이와 같이 이피롬 셀 데이타가 비화코드 데이타와 논리조합되며 비화된 형태로 출력되므로 비화코드 데이타를 모르면 이피롬 셀(11B)에 기록된 데이타를 정상적으로 읽어낼 수 없게 된다.
그러나. 이와 같은 종래의 데이타 비화 회로에 있어서, 이피롬 셀에 모두 데이타를 기록하여 사용하는 경우에는 비화코드 데이타가 노출되지 않아 소기의 목적을 달성할 수 있거 되나, 이피롬 셀 중에서 일부만을 사용하는 경우 사용되지 않은 셀의 데이타값이 일률적으로 0의 값을 갖게 되므로 최종 출력데이타도 일률적으로 비화코드 데이타의 반전된 값으로 출력되고, 이로 인하여 제3자가 그 출력데이타를 근거로 비화코드 데이타를 식별해낼 수 있게 된다. 따라서. 제3자는 사용된 셀에 해당하는 최종 출력데이타와 식별된 비화코드 데이타를 익스클루시브 노아연산함으로써 원리의 셀 데이타를 읽어낼 수 있게 되어 결국, 비화 목적을 달성할 수 없게 되는 결함이 있었다.
따라서, 본 발명의 목적은 이피롬 셀에 모두 데이타를 기록하여 사용하는 경우와 일부의 셀만을 사용하는 경우에 관계없이 최종 출력데이타에 의해 비화코드 데이타가 전혀 노출되지 않도록 하는 이피롬의 비화코드 해독 방지회로를 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명의 이피롬의 비화코드 해독 방지회로는 소정 갯수의 셀을 구비하여 각각의 1 비트라인당 소정 갯수의 비화코드 데이타를 저장하고, 선택 구동되는 비화워드라인에 따라 해당 비화코드 데이타를 출력하는 비화코드 데이타 셀과; 이피롬 셀에서 순차적으로 리드된 후 비화처리되어 출력버퍼부로 공급되는 n-bit출력값을 조사하여 모든 bit에 데이타가 기록되지 않은 것으로 판단될때 출력검출회로를 액티브시켜 출력하는 출력데이타 검출수단과; 상기 출력검출신호가 액티브될때마다 내부의 카운트값을 하나씩 증가시켜 그때마다 해당 비화워드라인을 구동시키고, 기 설정된 값이 모두 카운트되면 더 이상의 카운트동작을 중지하고 상기 출력버퍼부에 계속적으로 캐리값을 출력하는 비화워드라인 구동수단을 포함하여 구성된다.
제3도는 상기의 목적을 달성하기 위한 이피롬의 비화코드 해독 방지회로의 일실시 예시도로서, 이에 도시한 바와 같이, 소정 갯수의 셀을 구비하여 각각의 1비트라인당 소정 갯수의 비화코드 데이타를 저장하고, 선택 구동되는 비화워드라인(EW/L1-EW/L8)에 따라 해당 비화코드 데이타를 출력하는 비화코드 데이타 셀(31Al-31Am)과; 다수의 워드라인(W/L1-W/Ln) 중에서 선택 구동되는 워드라인에 따라 해당 셀에 저장된 bit의 정보 데이타 출력하는 이피롬 셀(31B1-31Bm)과; 출력검출신호(DET)가 엑티브될때마다 내부의 카운트값을 하나씩 증가시켜 그때마다 해당 비화워드라인을 구동시키고, 기 설정된 값이 모두 카운트되면 더이상의 카운트동작을 중지하고 출력버퍼부(35)에 계속적으로 캐리값을 출력하는 비화워드라인 구동부(32A)와; 입력 어드레스(Add)에 따라 다수의 워드라인(W/Ll-W/Ln) 중에서 해당 워드라인을 구동시키는 워드라인 구동부(32B)와; 상기 비화코드 데이타 셀(31Al-31Am)에서 출력되는 bit의 비화코드 데이타를 이용하여 상기 이피롬 셀(31B1-31Bm)에서 리드출력되는 bit의 데이타를 비화시켜 출력하는 리드데이타 비화처리부(33A-33M)와; 상기 리드데이타 비화처리부(33A-33M)에서 출력버퍼부(35)측으로 각기 출력되는 n-bit의 출력값을 조사하여 모든 bit에 데이타가 기록되지 않은 것으로 판단될때 출력검출신호(DEF)를 액티브시켜 출력하는 출력데이타 검출부(34)와: 상기 리드데이타 비화처리부(33A-33M)에서 출력되는 n-bit의 데이타를 소정 레벨로 증폭하여 출력하고, 상기 비화 워드라인 구동부(32A)로 부터 캐리값이 입력될때 모든 출력데이타를 1로 출력하는 출력버퍼(35)로 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 상세히 설명하면 다음과 같다.
제3도는 1 비트라인(B/L)을 기준으로 한 본 발명 이피롬 셀의 데이타 출력회로를 예시적으로 보인 것므로, 1 비트라인이 연결된 다수개의 셀(NM1.a-NM1.m)중에서 하나의 셀을 선택하여 그 셀이 기록된 데이터를 출력할때, 해당 비트라인(B/N)에 연결 비화코드 데이타 저장용 메모리 셀(NM1.1-NM1.8) 중에서 하나의 셀을 소정 형식으로 선택하여 그 셀에 저장된 데이타와 상기셀에서 리드출력되는 데이타를 논리조합하여 비화된 형태로 출력하는 과정을 스텝순으로 설명하면 하기와 같다.
첫번째 스텝에서. 입력 어드레스(Add)에 따라 워드라인 구동부(32B)가 다수의 워드라인(W/L1-W/Ln) 중에서 해당 워드라인을 구동시켜 다수의 엔모스(NH1.1-NM1.m)중에서 해당 엔모스가 구동되고. 이에 의해 해당 셀에서 독취된 1bit의 데이타가 비트라인(B/L)을 통해 출력된다.
이때, 라이트신호(N)는 로우로 인액티브되어 앤모스(NM1)가 오프상태를 유지하고. 이피롬 셀(31B1)의 데이타 리드신호(ER)가 하이로 액티브되어 엔모스(NM2)가 온되며, 비화데이타 리드신호(ER)가 하이로 액티브되어 엔모스(NM2)도 온된다. 이에 따라 상기 비트라인(B/L)을 통해 출력되는 데이타가 상기 엔모스(NM2). 제1래치(LATI), 엔모스(NM3)를 통해 제2래치(LAT2)어 래치되며, 이때. 리드제어신호(RC)가 로우로 인액티브되어 엔모스(NM4)가 오프상태를 유지하게 된다.
두번째 스텝에서, 8개의 비화워드라인(EW/L1-EW/L8) 중 첫번째 비화워드라인(EW/L1)이 하이로 액티브되어 비화코드 데이타 셀(31A1)의 첫번째 엔모스(NM1.0)가 온되고, 이에 의해 소정의 비화데이타가 상기 비트라인(B/L)을 통해 출력되는데, 이때, 상기 라이트신호(W)는 로우로 인액티브되어 엔모스(NM1)가 상기와 같이 오프상태를 유지하고, 터이타 리드신호(R)가 하이로 액티브되어 엔모스(NM2)가 온되며, 비화터이타 리드신호(ER)가 로우로 인액티브되어 엔모스(NM3)가 오프상태를 유지한다. 이에 따라 상기 비트라인(B/L)을 통해 출력되는 1bit의 비화데이타가 상기 엔모스(NH2)를 통해 상기 제1래치(LATI)에 래치된다.
세번째 스텝에서, 상기 비화데이타 리드신호(ER)가 로우로 인액티브되어 엔모스(NM3)가 오프되고, 리드제어신호(RC)가 하이로 액티브되어 엔모스(NM4)가 온상태를 유지한다. 이에 따라 상기 제1래친(LATI)어 래치된 비화데이타와 제2래치(LAT2)에 래치된 셀 데이타가 노아게이트(MOR1) 및 익스클루시브노아게이트(XNOR1)를 통해 논리조합되어 비화된 형태로 된 후 엔모스(NM4)를 통해 출력버퍼부(35)의 제1출력버퍼(35A)에 공급된다.
이와 같은 방식으로 나머지의 비화코드 데이타 셀(31A2-31Am)과 이피롬 셀 (31B2-31Bm)에 저장된 비화코드데이타 및 정보데이타가 출력되고. 이들이 상기 리드데이타 비화처리부(33A)와 같이 동작하는 각각의 리드데이타 비화처리부(33B-35M)를 통해 비화처리되어 상기 출력버퍼부(35)의 나머지 출력버퍼(35B-35M)에 공급되므로 그 출력버퍼부(35)에서는 비화처리된 M비트의 데이타(D1-Dm)가 출력된다.
이때, 상기 출력버퍼(35A-35M)의 출력데이타(D1-Dm) 중에서 단 1bit라도 0으로 출력되면 낸드게이트(ND1)에서 출력검출신호(DET)가 하이로 출력되므로 현재 비화워드라인 구동부(32A)어 의해 선택되어 구동되는 첫번째 비화워드라인(EW/L1)이 계속해서 구동되고, 이에 따라 다음 스텝에서도 상기 첫번쪄 엔모스(NM1.0)가 구동되어 여기에 저장된 비화토드 데이타가 상기와 같이 출력된다.
그러나, 전체 이피롬 셀 중에서 일부가 사용되지 앉은 경우 즉. 소정 영역에 아무런 테이타가 기록되어 있지 않은 경우 상기 M비트의 출력데이타(D1-Dm)가 모두 1로 출력된다. 이로 인하여 상기 낸드게이트(NB1)에서 출력검출신호(DEF)가 로우로 출력되므로 이에 의해 상기 비화워드라인 구동부(32A)의 카운트값이 1 증가되어 다음의 비화워드라인 즉, 두번째의 비화워드라인(EW/L2)을 선택하여 구동시키게 되고, 이에 따라 두번째 엔모스(NM1.2)가 온되므로 이 셀에 저장된 비화코드 데이타가 상기와 같이 출력된다.
따라서, 다시 상기 이피롬 어드레스(Add)가 선택되면 상기의 설명에서와 같이 해당 워드라인이 선택 구동되어 상기 이피롬 셀(31B1)에서 1bit의 셀 데이타가 출력된 후 상기 두번째 앤모스(NM1.2)의 셀에서 리드 출력되는 비화코드 데이타와 논리조합되어 상기 출력버퍼부(35)의 제1출력버퍼(35A)에 공급된다.
이와 같은 방식으로 나머지 비화코드 데이타 셀(31A2-31Am)의 두번째 셀과 이피롬 셀(31B2-31Bm)의 해당 셀에 각기 저장된 비화코드데이타 및 정보데이타가 출력되고, 이들이 상기 리드데이타 비화처리부(33)와 같이 동작하는 각각의 리드데이타 비화처리부(33B-33M)를 통해 비화처리되어 상기 출력버퍼부(35)의 나머지 출력버퍼(33B-35M)에 공급되므로 그 출력버퍼부(35)에서는 비화처리된 M비트의 데이타(D1-Dm)가 출력된다.
이때, 상기 출력버퍼(35A135H)의 출력데이타(D1-Dm) 값이 모두 1이면, 상기의 설명에서와 같이 낸드게이트(ND1)에서 출력검출신호(DET)가 로우로 출력되므로 이에 의해 상기 비화워드라인 구동부(32A)의 카운트값이 1 증가되어 다음의 비화워드라인 즉, 3번째의 비화워드라인(EW/L3)을 선택하여 구동시키게 된다.
이에 따라 비화코드 데이타 셀(31A1-31Am)에서 각각 세번째 셀이 기록된 비화코드 데이타가 출력되고, 이들의 각각의 리드데이타 비화처리부(33A-33M)를 통해 상기 이피롬 셀(31B1-3lBm)에서 리드 출력되는 데이타와 논리조합되므로 이때에도 상기 출력버퍼(35A-35M)를 통해 M비트의 비화된 데이타(D1-Dm)가 출력된다.
이와 같은 방식으로 출력데이타(D1-Dm)의 값이 모두 1로 출력될때 마다 상기 비화워드라인 구동부(32A)는 내부 카운터의 카운트값을 증가시켜 그때마다 다음의 비화워드라인(EW/L)을 구동시키고 이에 의해 상기 비화코드 데이타 셀(31A1)이 순차적으로 선택되면서 해당 셀에 기록된 비화코드 데이타가 출력되어 정보 데이타가 상기와 같이 비화 처리되고, 그 n-bit 카운터가 0에서 2n번까지 모두 카운트하면 더 이상의 카운트 동작을 중지하고 그 다음의 이피롬 어드레스(Add)가 입력될때부터 상기 출력버퍼(35)에 계속적으로 캐리값 1 을 출력하게 되므로 이때부터 출력데이타(D1-Dm) 값이 모두 1로 출력된다.
이상에서 상세히 설명한 바와 같이 본 발명은 이피롬 셀이 아무런 데이타가 기록되지 않은 영역이 리드될때 마다 즉, 최종 리드 출력데이타 값이 모두 1로 출력될때마다 비화코드 데이타값을 변환하여 출력하고, 연속된 이피롬 어드레스에 의해 비화워드라인을 선택하는 카운터의 카운트값이 기 설정된 값을 모두 카운트한 다음 부터는 캐리값을 계속적으로 출력하여 최종 리드 출력데이타 값이 모두 1로 출력되게 함으로써 설령 이피롬 셀의 전체 영역 중에서 일부만을 사용하는 경우에도 리드동작에 의해 비화코드 데이타값이 노출되지 않아 셀 데이타가 제3자에게 누출되는 것을 보다 확실하게 방지할 수 있는 효과가 있다.
Claims (2)
- 비트라인당 소정 갯수의 비화코드 데이타를 저장하고, 선택 구동되는 비화워드라인(EW/L1-EW/L8)에 따라 해당 비화코드 데이타를 출력하는 비화코드 데이타 셀(31A1-31Am)과; 출력검출신호(DEF)가 액티브될때마다 내부의 카운트값을 하나씩 증가시켜 그때마다 해당 비화워드라인을 구동시키고, 기 설정된 값이 모두 카운트되면 출력버퍼부(35)에 계속적으로 캐리값을 출력하는 비화워드라인 구동부(32A)와; 입력 어드레스(Add)에 따라 해당 워드라인을 구동시켜 이피롬 셀(31B1-31Bm)로 하여금 n-bit의 정보 데이타를 출력하도록 하는 워드라인 구동부(32B)와; 상기 비화코드 데이타 셀(31A-31A)에서 출력되는 비화코드 데이타를 이용하여 상기 이피롬 셀(31B1-31Bm)에서 출력되는 데이타를 비화시켜 출력하는 리드데이타 비화처리부(33A-33M)와: 상기 리드데이타 비화처리부(33A-33M)에서 출력버퍼부(35)측으로 출력되는 n-bit의 출력간을 조사하여 모든 bit에 데이타가 기록되지 않은 것으로 판단될때 출력검출신호(DET)를 액티브시켜 출력하는 출력데이타 검출부(34)와: 상기 리드데이타 비화처리부(33A-33M)에서 출력되는 n-bit의 데이타를 소정 레벨로 증폭하여 출력하고. 상기 비화워드라인 구동부(32A)로 부터 캐리값이 입력될때 모든 출력데이타를 1로 출력하는 출력버퍼(35)로 구성한 것을 특징으로 하는 이피롬의 비화코드 해독 방지회로.
- 제1항에 있어서, 출력데이타 검출부(34)는 낸드게이트를 포함하여 구성한 것을 특징으로 하는 이피롬의 비화코드 해독 방지회로.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029468A KR100201396B1 (ko) | 1996-07-20 | 1996-07-20 | 이피롬의 비화코드 해독 방지회로 |
TW086102443A TW322579B (en) | 1996-07-20 | 1997-02-27 | EPROM encryption code decoding prevention circuit for semiconductor memory device |
US08/896,679 US6028931A (en) | 1996-07-20 | 1997-07-18 | EPROM encryption code decoding prevention circuit for semiconductor memory device |
JP9194494A JPH10105469A (ja) | 1996-07-20 | 1997-07-18 | 半導体メモリの暗号コードデータ解読防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960029468A KR100201396B1 (ko) | 1996-07-20 | 1996-07-20 | 이피롬의 비화코드 해독 방지회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980011493A KR980011493A (ko) | 1998-04-30 |
KR100201396B1 true KR100201396B1 (ko) | 1999-06-15 |
Family
ID=19466939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960029468A KR100201396B1 (ko) | 1996-07-20 | 1996-07-20 | 이피롬의 비화코드 해독 방지회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6028931A (ko) |
JP (1) | JPH10105469A (ko) |
KR (1) | KR100201396B1 (ko) |
TW (1) | TW322579B (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3483751B2 (ja) * | 1997-12-18 | 2004-01-06 | 三菱電機株式会社 | 動きベクトル検出装置及び動きベクトル検出方法 |
DE10124139A1 (de) * | 2001-05-17 | 2002-11-21 | Philips Corp Intellectual Pty | Verfahren und Vorrichtung zur Sicherung der Datenübertragung zwischen einem Zentralprozessor und einem Speicher |
KR100445406B1 (ko) * | 2001-11-30 | 2004-08-25 | 주식회사 하이닉스반도체 | 데이터 암호화 장치 및 그 방법 |
US7694152B2 (en) * | 2005-02-03 | 2010-04-06 | International Business Machines Corporation | Memory controller with performance-modulated security |
FR3118268B1 (fr) * | 2020-12-23 | 2024-01-12 | St Microelectronics Sa | Mémoire sécurisée |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4757468A (en) * | 1982-09-22 | 1988-07-12 | Intel Corporation | Authenticated read-only memory |
JPH01116846A (ja) * | 1987-10-30 | 1989-05-09 | Nec Corp | 半導体集積回路 |
KR0146067B1 (ko) * | 1990-03-09 | 1998-09-15 | 문정환 | 롬 데이타 보호방법 및 장치 |
US5058164A (en) * | 1990-05-03 | 1991-10-15 | National Semiconductor Corp. | Encryption of streams of addressed information to be used for program code protection |
US5247577A (en) * | 1992-05-13 | 1993-09-21 | Intel Corporation | Methods and apparatus for securely enabling features in highly integrated electronic circuits |
US5377264A (en) * | 1993-12-09 | 1994-12-27 | Pitney Bowes Inc. | Memory access protection circuit with encryption key |
US5892826A (en) * | 1996-01-30 | 1999-04-06 | Motorola, Inc. | Data processor with flexible data encryption |
-
1996
- 1996-07-20 KR KR1019960029468A patent/KR100201396B1/ko not_active IP Right Cessation
-
1997
- 1997-02-27 TW TW086102443A patent/TW322579B/zh active
- 1997-07-18 US US08/896,679 patent/US6028931A/en not_active Expired - Lifetime
- 1997-07-18 JP JP9194494A patent/JPH10105469A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US6028931A (en) | 2000-02-22 |
JPH10105469A (ja) | 1998-04-24 |
KR980011493A (ko) | 1998-04-30 |
TW322579B (en) | 1997-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6996692B2 (en) | Nonvolatile semiconductor memory device and method for providing security for the same | |
US4598170A (en) | Secure microprocessor | |
US6230244B1 (en) | Memory device with read access controlled by code | |
US11294640B2 (en) | Random number generator | |
US20130238931A1 (en) | Nonvolatile semiconductor storage device having encrypting arithmetic device | |
US11070383B2 (en) | Random code generator | |
JPH0670880B2 (ja) | 半導体記憶装置 | |
JP2007179733A (ja) | 不揮発性強誘電体メモリ装置のコード化セル及びその駆動方法 | |
JP2005190543A5 (ko) | ||
JP2003198361A (ja) | プログラマブル論理デバイス | |
KR100201396B1 (ko) | 이피롬의 비화코드 해독 방지회로 | |
US6937515B2 (en) | Semiconductor memory device | |
US11050575B2 (en) | Entanglement and recall system using physically unclonable function technology | |
US8879336B2 (en) | Semiconductor memory device and operation method thereof | |
KR100253310B1 (ko) | 반도체 메모리 장치의 프로그램 데이타 보호 회로 | |
JP2000181802A (ja) | 半導体記憶装置 | |
US7378879B1 (en) | Decoding systems and methods | |
JPH06208516A (ja) | セキュリティ回路 | |
JPH0474240A (ja) | 半導体メモリ | |
US11693786B2 (en) | Semiconductor memory device with mapping factor generating unit for improving reliability | |
JPH01162957A (ja) | 半導体記憶装置 | |
CN115938436B (zh) | 一种存储电路以及存储阵列 | |
KR100186340B1 (ko) | 메모리의 셀 데이타 보호 회로 | |
JP3580267B2 (ja) | 半導体記憶装置 | |
EP0397194A2 (en) | Semiconductor memory device having two types of memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050221 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |