KR100198766B1 - 전자 방출 소자 제조용 용액, 전자 방출 소자의 제조 방법, 및 화상 형성 장치의 제조 방법 - Google Patents

전자 방출 소자 제조용 용액, 전자 방출 소자의 제조 방법, 및 화상 형성 장치의 제조 방법 Download PDF

Info

Publication number
KR100198766B1
KR100198766B1 KR1019950023800A KR19950023800A KR100198766B1 KR 100198766 B1 KR100198766 B1 KR 100198766B1 KR 1019950023800 A KR1019950023800 A KR 1019950023800A KR 19950023800 A KR19950023800 A KR 19950023800A KR 100198766 B1 KR100198766 B1 KR 100198766B1
Authority
KR
South Korea
Prior art keywords
electron
electron emission
voltage
carboxylic acid
solution
Prior art date
Application number
KR1019950023800A
Other languages
English (en)
Inventor
요시노리 도미다
히로유끼 하시모또
Original Assignee
미따라이 하지메
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP20937594A external-priority patent/JP3214985B2/ja
Priority claimed from JP20937994A external-priority patent/JP3214986B2/ja
Priority claimed from JP10161495A external-priority patent/JP3103005B2/ja
Priority claimed from JP10161595A external-priority patent/JP3120952B2/ja
Application filed by 미따라이 하지메, 캐논 가부시끼가이샤 filed Critical 미따라이 하지메
Application granted granted Critical
Publication of KR100198766B1 publication Critical patent/KR100198766B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/1204Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material inorganic material, e.g. non-oxide and non-metallic such as sulfides, nitrides based compounds
    • C23C18/1208Oxides, e.g. ceramics
    • C23C18/1216Metal oxides
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/02Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition
    • C23C18/12Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by thermal decomposition characterised by the deposition of inorganic material other than metallic material
    • C23C18/125Process of deposition of the inorganic material
    • C23C18/1295Process of deposition of the inorganic material with after-treatment of the deposited inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/316Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electroluminescent Light Sources (AREA)
  • Heating, Cooling, Or Curing Plastics Or The Like In General (AREA)

Abstract

본 발명은 하기 일반식(I)의 금속 카르복실레이트, 유기 용매 및(또는) 물을 함유하는, 전자 방출 소자의 전자 방출부를 형성하기 위한 용액을 제공한다.
[일반식 1]
(R(COO)k)mM
식 중, k는 1 내지 4의 수이고, m은 1 내지 4의 수이고, R은 CnX2n+1-k(여기서, X는 수소 또는 할로겐(수소 및 할로겐 원자의 총수는 2n+1임)이고, n은 0 내지 30의 정수이고, M은 금속이다.
또한, 본 발명은 상기 용액을 도포 및 소성하는 단계를 포함하는 전도성 막형성 방법에 의해 제조된 전자 방출부를 포함하는 전도성 막이 전극 사이에 제공된 전자 방출 소자의 제조 방법을 제공한다. 또한, 본 발명은 이 전자 방출 소자를 이용하여 제조한 화상 형성 장치를 제공한다. 전자 방출부 형성용 박막의 저항치의 변화 및 전자 방출 소자의 특성의 변화가 감소된다.

Description

전자 방출 소자 제조용 용액, 전자 방출 소자의 제조 방법, 및 화상 형성 장치의 제조 방법
제1a도 및 1b도는 본 발명에 따른 표면 전도형 전자 방출 소자의 기본 구조의 개략 평면도 및 단면도.
제2a도 내지 2c도는 본 발명에 따른 표면 전도형 전자 방출 소자의 연속 제조단계를 예시하는 개략도.
제3도는 전자 방출 특성을 측정하기 위한 측정/평가 장치를 나타내는 개략 구성도.
제4a도 및 4b도는 본 발명에서 통전 포밍에 적합하게 사용되는 전압 파형의 예를 나타내는 그래프.
제5도는 본 발명에서 사용하기에 적합한 표면 전도형 전자 방출 소자의 방출전류 Ie와 소자 전류If 사이의 전형적인 관계를 나타내는 그래프.
제6도는 본 발명에서 사용하기에 적합한 수직형 표면 전도형 전자 방출 소자의 기본 구조를 나타내는 개략 구성도.
제7도는 단순 매트릭스 배선의 전자원의 구성도.
제8도는 화상 형성 장치의 표시 판넬을 개략적으로 나타내는 부분 절취 투시도.
제9a도 및 9b도는 형광막의 예를 나타내는 개략 구성도.
제10도는 NTSC 방식의 TV 신호에 따라서 화상을 표시하기 위해 적용되는 화상형성 장치용 구동 회로의 일례를 나타내는 블럭도.
제11도는 사다리형 배선의 전자원을 나타내는 개략 구성도.
제12도는 본 발명의 화상 형성 장치의 또다른 표시 판넬을 개략적으로 나타내는 부분 절취 투시도.
제13도는 본 발명의 화상 형성 장치의 전자원의 일부를 나타내는 개략 평면도.
제14도는 제13도의 선 14-14를 따라 절취한 단면도.
제15a도 내지 15h도는 본 발명의 화상 형성 장치의 전자원을 제조하는 공정의 처음 절반의 연속 단계를 나타내는 단면도.
제16도는 본 발명의 전자 방출 소자의 전자 방출부 형성용 박막을 위한 마스크의 일부를 나타내는 평면도.
제17도는 종래의 표면 전도형 전자 방출 소자의 구조를 나타내는 설명도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 3 : 전자 방출부
4 : 전도성 박막 5, 6 : 소자 전극
30, 32 : 전류계 31, 33 : 전원
34 : 양극 35 : 진공 장치
61 : 단차 형성부 71, 110 : 전자원 기판
72 : X방향 배선 73 : Y방향 배선
74, 111 : 전자 방출 소자 75 : 연결선
81 : 지지판 82 : 지지 프레임
83 : 유리 기판 84 : 형광막
85 : 금속 백(metal back) 86 : 상판
88 : 엔벨로프 91 : 흑색 전도체
92 : 형광체 101 : 표시 판넬
102 : 주사 회로 103 : 제어 회로
104 : 쉬프트 레지스터(Shift register)106 : 동기 신호 분리 회로
107 : 변조 신호 발생기 111 : 층간 절연층
112 : 접촉 구멍 120 : 격자 전극
121 : 개구 122, 123 : 엔벨로프 외부 단자
본 발명은 전자 방출 소자의 전자 방출부를 형성하는데 사용되는 전자 방출 소자 제조용 용액, 이 용액을 사용한 전자 방출 소자, 전자원 및 화상 형성 장치의 제조 방법에 관한 것이다.
지금까지, 두가지 형태의 전자 방출 소자, 즉 열전자음극 소자 및 냉음극 소자가 알려져 있다. 냉음극 소자로는 전계(電界)방출형(이하, FE라 부름), 금속/절연층/금속형(이하, MIM이라 부름), 표면 전도형 등이 있다.
FE 전자 방출 소자의 예는 예를 들면 다이크(W.P. Dyke) 및 도란(W.W. Doran)의 문헌["Field emission", Advance in Electron Physics, 8, 89 (1956)] 및 스핀트(C.A. Spindt)의 문헌["Physical properties of thin-film field emission cathods with molybdenum cones", J. Appl. Phys., 47, 5248(1976)]에 기재되어 있다.
MIM 전자 방출 소자의 일례는 예를 들면 메드(C.A. Mead) 등의 문헌 ["Operation of Tunnel-Emission Devices", J. Appl. Phys., 32, 646 (1961)]에 기재되어 있다.
표면 전도형 전자 방출 소자의 일례는 예를 들면 문헌[M.I. Elinson, Radio Eng. Electron Phys., 10, 1290, (1965)]에 기재되어 있다
표면 전도형 전자 방출 소자는 기판 상에 작은 면적의 박막을 형성하고 그 막표면과 평형하게 흐르도록 전류를 공급할 때, 그로부터 전자가 방출되는 현상을 이용하는 것이다.
이러한 표면 전도형 전자 방출 소자로서는, 상기 엘린스 등에 의한 SnO2박막을 이용하는 것, Au 박막을 이용하는 것[G. Dittmer: Thin Solid Films, 9, 317 (1972)], In2O3/SnO2박막을 이용하는 것[M. Hartwell 및 C.G. Fonstad: "IEEE Trans. ED Conf.", 519 (1975)], 및 탄소 박막을 이용하는 것["Hisashi Araki etal.: Vacuum, Vo1. 26, No. 1, 22 (1983)] 등이 보고되어 있다.
이러한 표면 전도형 전자 방출 소자의 전형적인 구성으로서, 엠. 하르트웰(Hartwell) 등의 상기 논문에 재안된 소자의 구성을 제17도에 개략적으로 나타낸다. 제17도에서, 부호(1)은 기판을 나타낸다. 부호(2)는 H형 패턴으로 스퍼터링함으로써 제조한 금속 산화물 박막으로 형성된 전자 방출부 형성용 박막이다. 전자방출부(3)은 후술하는 포밍(Forming)이라 불리는 통전(energization) 처리에 의해 형성된다.
부호(4)는 전자 방출부를 함유하는 박막이다. 또한, 도시한 바와 같이 정의 되는 소자의 길이 L1은 약 0.5㎜ 내지 1㎜이고, 소자의 폭 W는 약 0.1㎜이다.
이러한 표면 전도형 전자 방출 소자에 있어서, 이제까지는 전자 방출을 시작하기 전에 박막(2)에 대해 포밍이라 불리는 통전 처리를 하여 전자 방출부(3)을 형성하는 것이 일반적이었다.
"포밍"이라는 용어는 전자방출부 형성용 박막(2)를 가로질러서 전압을 인가 하여 그것을 국소적으로 파괴, 변형 또는 변질시켜서 전기적으로 고저항 상태에 있는 전자 방출부(3)을 형성하는 처리를 의미한다.
전자 방출부(3)은 전자 방출부 형성용 박막(2)의 일부에 갭(들)로서 형성될 수 있다. 이 경우, 갭 근처로부터 전자가 방출된다.
포밍에 의해 형성된 전자 방출부를 함유하는 전자 방출부 형성용 박막을 이하 에서는 전자 방출부 함유 박막(4)라고 부른다.
포밍 처리를 한 표면 전도형 전자 방출 소자는 전자 방출부 함유 박막(4)에 전압을 인가해서, 소자 표면을 통해 전류가 흐를 때 전자 방출부(3)으로부터 전자를 방출시킨다.
전자 방출부 형성용 박막(2)는 유기 금속 화합물의 용액을 도포 및 건조시키고, 가열 및 소성에 의해 유기 화합물을 열분해 제거해서 금속 또는 금속 산화물 박막을 형성시킴으로써 형성된다. 유기 금속 화합물 도포막은 비교적 큰 결정 구조를 가지고 있어서, 가열 및 소성 단계 후에도 도포하는 동안에 형성된 결정 패턴 및 결정 패턴의 경계선이 여전히 남아 있다. 이것은 막 두께 및 저항치가 불균일 하다는 문제점을 일으킨다.
유기 금속 화합물 중에서, 특히 금속 카르복실레이트의 아민 또는 아민 착물은 승화하는 경향이 커서, 그들의 막은 가열 및 소성 단계 동안에 승화로 인해 얇아진다. 이것은 얇아진 막의 전기 저항이 균일하지 않고, 이에 따라 그 부분의 소자의 특성이 균일하지 않다는 문제를 일으킨다. 또한, 각각의 소자에서 전자 방출부 형성용 박막(2)의 저항치가 대향 전극 사이에서 균일할 것이 요구된다.
본 발명의 목적은 종래 기술에서 부딪치는 막 두께의 불균일성의 문제를 해결할 수 있는 유기 금속 화합물을 제공하는 것이다. 또한, 본 발명의 목적은 포밍이라 불리는 통상의 통전 처리에 의해 전자 방출부가 형성될 수 있는 전자 방출부 형성용 박막을 제공하는 것이다.
본 발명은 도포 단계 동안에 결정화 되지 않는 유기 금속 화합물을 이용한다.
유기 금속 화합물은 가열 및 소성 단계 동안에 용융되지 않는 것이 바람직하다.
또한, 유기 금속 화합물은 가열 및 소성 단계 동안에 승화하지 않는 것이 바람직하다.
본 발명의 한 특징에 따르면, 하기 일반식(I)의 금속 카르복실레이트, 유기 용매 및(또는) 물을 함유하는, 전자 방출 소자의 전자 방출부를 형성하기 위한 (전자 방출 소자 제조용) 용액을 제공한다.
[일반식 1]
(R(COO)k)mM
식 중, k는 1 내지 4의 수이고, m은 1 내지 4의 수이고, R은 CnX2n+1-k(여기서, X는 수소 또는 할로겐(수소 및 할로겐 원자의 총수는 2n+1임)이고, n은 0 내지 30의 정수이고, M은 금속이다.
본 발명의 또다른 특징에 따르면, 전극 사이에 전자 방출부를 함유하는 전도성막이 제공된 전자 방출 소자의 제조 방법이 제공된다. 여기서, 전자 방출부가 형성될 전도성 막의 형성 방법은 하기 일반시(I)의 금속 카르복실레이트, 유기 용매 및(또는) 물을 함유하는 용액을 도포 및 소성하는 단계를 포함한다.
[일반식 1]
(R(COO)k)mM
식 중, k는 1 내지 4의 수이고, m은 1 내지 4의 수이고, R은 CnX2n+1-k(여기서, X는 수소 또는 할로겐(수소 및 할로겐 원자의 총수는 2n+1임)이고, n은 0 내지 30의 정수이고, M은 금속이다.
본 발명의 또다른 특징에 따르면, 상기 제조 방법에 의해 제조된 전자 방출 소자, 다수의 상기 전자 방출 소자가 배열된 전자원, 이 전자원을 포함하는 화상 형성 장치, 및 화상 형성 장치의 제조 방법이 제공된다.
본 발명의 제1특징은 유기 용매 및(또는) 물 중에 유기 금속 화합물로서 금속 카르복실레이트를 용해시킨, 전자 방출 소자 제조용 용액이다.
본 명세서에서 사용되는 "전자 방출 소자 제조용 용액"이라는 용어는 대향 전극 사이에 전자 방출부를 포함하는 표면 전도형 전자 방출 소자의 전자 방출부 형성용 박막을 제조하기 위한 용액을 의미한다. 본 발명은 하기 일반식(I)의 금속 카르복실레이트를 유기 용매 및(또는) 물 중에 용해시킨, 전자 방출 소자 제조용 용액을 제공한다.
[일반식 1]
(R(COO)k)mM
식 중, k는 1 내지 4의 수이고, m은 1 내지 4의 수(정수로 한정되지는 않음)이고, R은 CnX2n+1-k(여기서, X는 수소 또는 할로겐(수소 및 할로겐 원자의 총수는 2n+1임)이고, n은 0 내지 30의 정수이고, M은 금속이다.
또한, 금속 카르복실레이트를 가열 및 소성하는 단계는, 필요에 따라 산소 또는 질소와 같은 기체를 공급하면서, 유기 성분의 90% 이상을 분해하기에 충분한 온도 및 시간을 설정함으로써 수행된다. 이 단계에 의해, 전자 방출부 형성용 박막을 제조하기 위해 금속 카르복실레이트의 90% 이상이 무기 금속 및(또는) 무기 금속 산화물 또는 무기 금속 질화물과 같은 무기 금속 화합물로 전환된다.
금속 카르복실레이트로서 이용가능한 금속은 전압을 인가하였을 때 전자를 쉽게 방출할 수 있는 것, 즉 작용 함수가 비교적 낮고 안정한 것들이며, 예를 들면 Pd, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, Pb, T1, Hg, Cd, Pt, Mn, Sc, Y, La, Co, Ce, Zr, Th, V, Mo, Ni, Os, Rh 및 Ir 이 있다.
유기 성분은 일반식 R(COO)k의 카르복실산이다.
일반식(I)에 있어서 k=1인 R(COO)k의 구체적인 예는 포름산, 아세트산, 프로피온산, 부티르산, 이소부티르산 및 발레르산이다.
k=2인 R(COO)k의 구체적인 예는 숙신산, 말론산 및 아디프산이다.
k=3인 R(COO)k의 구체적인 예는 프로판-1,2,3-트리카르복실산이다.
[참조: V. Lippmann, Ber., 12, 1650 (1879)]
k=4인 R(COO)k의 구체적인 예는 부탄-1,2,3,4-테트라카트복실산이다.
[참조: W. Bertram, Ber., 36, 329 (1903)]
[참조: K. Auwers, A. Jacob, Ber., 27, 1126 (1894)]
유기 금속 화합물은 이러한 카르복실산의 금속염(금속 카르복실레이트)이지만, 1개의 금속과 결합하는 카르복실산의 수는 금속 이온의 원자가에 따라서 1 내지 4이다.
예를 들면, 은의 경우, 아세트산은 일반적으로 아세트산 1 당량 및 은 1당량으로 구성되고, 팔라듐의 경우, 아세트산팔라듐은 일반적으로 아세트산 2 당량 및 팔라듐 1 당량으로 구성된다.
또한, 이트륨(Y)는 트리아세테이트를 형성하고, 납(Pb)은 테트라아세테이트를 형성하는 것으로 잘 알려져 있다.
금속 카르복실레이트가 k=2 이상인 폴리카르복실산 이온 및 2가 이상의 원자가를 갖는 금속 이온으로 구성되는 경우, 예를 들면 k=2인 말론산(이온)과 팔라듐(이온)이 함께 결합되는 경우, 팔라듐 1 당량은 말론산 1 당량과 결합한다(CH2(COO)2Pd). 또한, 이 분자식은 명확한 비를 나타내는 것에 불과한 것이고, 말론산의 2개의 카르복실기가 반드시 동일한 팔라듐 원자와 결합하는 것은 아니다.
즉, 다음 식으로 나타내어지는 바와 같이, 서로 인접하는 두 개의 말론산 각각의 1개의 카르복실기는 1개의 팔라듐 원자와 결합될 수 있다.
[-OOCCH2COO-Pd-OOCCH2COO-]
k=3인 프로판-1,2,3-트리카르복실산 (이온)과 팔라듐 (이온)의 경우, (OOCCH2CH(COO)CH2COO)2/3Pd가 형성된다. 따라서, m은 1 당량의 금속에 대해서는 반드시 정수는 아니다.
상술한 금속 카르복실레이트는 일반적으로 저온 가열 하에서 분해하므로, 보통의 가열/소성 로에서 그것을 소성함으로써 무기 금속 및(또는) 무기 금속 화합물로 간단하게 전환시킬 수 있다. 그 이유는 아마도 카르복실산이 이온도가 낮은 금속과 결합되기 때문일 것이다. 유기 성분을 함유하지 않는 할라이드 및 무기산염의 일부는, 전자 방출 소자, 전극 재료 등의 기판으로서 일반적으로 사용되는 유리 또는 실리콘 웨이퍼의 내열 온도보다 훨씬 높은 약 1000℃의 용점/비점/승화점 및 분해 온도를 갖는다.
상기 금속 카르복실레이트는 도포할 수 있는 용액으로서 제조된다. 용매는 금속 카르복실레이트에 사용된 카르복실산의 탄소 원자의 수 또는 금속의 종류에 따라 좌우되지만, 물 또는 유기 용매가 사용될 수 있다. 아세트산과 같이 탄소 원자수가 2 내지 4 정도로 적은 카르복실산의 금속(칼륨부터 시작하는 원소 주기율표의 1V족에 속하는 금속) 염의 경우에는, 이들이 일반적으로 수용성이기 때문에 용매로서 사용될 수 있다.
다른 금속염의 경우, 또는 휘발성이 낮아서 물이 용매로서 바람직하지 않는 경우에는, 유기 용매가 사용될 수 있다.
본 발명의 제2특징은 유기 용매로서 카르복실산 에스테르가 특히 바람직하다는 것이다. 그 이유는, 유기 금속 화합물이 일반적으로 고결정도를 가지지만 상기 일반식(I)의 금속 카르복실레이트의 카르복실산 에스테르 용액을 도포시켜서 얻은 박막은 본 발명자들이 X선 회절 분석을 한 결과에 따르면 비결정성이기 때문이다. 이러한 카르복실산의 구체적인 예로는 메틸 아세테이트, 에틸 아세테이트, 부틸 아세테이트 및 에틸 프로피오네이트가 있다.
본 발명의 제3특징은 카르복실산 에스테르의 카르복실기가 일반식(I) 중의 R(COO)k와 동일하다는 것이다.
구체적으로 말하자면, 이러한 카르복실산 에스테르가 도포막에 잔존하더라도, 그것은 열 분해 공정 동안에 일반식(I)의 금속 카르복실레이트와 동시에 가열 하에 분해해서 완전히 소성되기 때문이다. 또한, 도포막은 그 막 중에 잔존하는 용매의 비점이 낮기 때문에 흠결이 없다. 즉, 카르복실산 에스테르는 일반식(I)의 금속카르복실레이트의 열 분해를 저하시키지도 않고 가속화시키지도 않는다. 그 결과, 균일한 전자 방출부 형성용 박막을 얻을 수 있다.
상기 조건을 만족시키는 카르복실산 에스테르의 구체적인 예는 상기한 바와 같이(CH2(COO)2Pd)로 나타내어지는 팔라듐 말로네이트의 디에틸 말로네이트 용액이다.
본 발명의 제4특징은 카르복실산 에스테르의 카르복실기와 일반식(I) 중의 카르복실기의 R이 다르다는 것이다. 카르복실산에 포함된 탄소 원자 수가 증가함에 따라, 카르복실산 에스테르의 비점도 증가하여 카르복실산 에스테르가 스피너를 이용한 도포 후에 도포막 중에 잔존하여 유동성을 나타낼 수 있다. 따라서, 이러한 경우, 다른 R을 갖는 카르복실산 에스테르를 사용하는 것이 바람직하다.
예를 들며, 팔라듐 스테아레이트에 대해서는 에틸 부티레이트(비점: 120℃)가 사용된다(참고: 에틸 스테아레이트의 비점: 224).
본 발명의 제5특징은 유기 용매로서 메탄 폴리할라이드, 에탄 폴리할라이드 또는 에틸렌 폴리할라이드가 사용된다는 것이다. 이러한 탄화수소 할라이드의 구체적인 예는 디클로로메탄, 클로로포름, 사염화탄소, 1,2-디클로로에탄, 및 트랜스디클로로에틸렌이다. 이러한 용매 중에 일반식(I)의 금속 카르복실레이트를 용해 시킴으로써 제조되는 용액의 일부는 그 용액을 도포시킨 도포막이 결정도를 갖는다는 점에서 문제점을 안고 있지만, 용해도가 매우 높다는 점에서 유리하다.
상기 금속 카르복실레이트를 적당한 농도의 용액으로서 제조하고, 이 용액을 스피닝 등의 방법에 의해 기판 상에 도포시키고, 이어서 열 분해시킴으로써, 통전 포밍에 적합한 저항을 갖는 전자 방출부 형성용 박막을 제조한다. 적당한 저항을 갖는 전자 방출부 형성용 박막을 제조하기 위해서는, 금속 카르복실레이트 용액의 농도를 적당한 범위로 유지시키는 것이 필요하다.
따라서, 본 발명의 제6특징은 일반식(I)의 금속 카르복실레이트의 함량이 0.1 중량% 내지 10 중량%라는 것이다.
그 함량이 0.1 중량% 내지 10 중량%이면, 용액을 수회 도포하거나 또는 도포 및 소성 단계를 수회 반복함으로써, 또는 스피너 회전 속도를 매우 낮거나 또는 매우 높은 값으로 설정한 극단의 도포 조건 하에서 통전 포밍 처리에 적합한 저항을 가지는 전자 방출부 형성용 박막이 형성될 수 있다.
그러나, 박막을 제조하는 일반적인 방법으로서, 수백회에 걸쳐서 스피닝함으로써 용액을 반복 도포하는 것은 비실용적이고, 최대 10 회 정도로 도포를 반복하는 것이 통상적이다. 또한, 스피너의 회전 속도를 매우 낮거나 또는 높은 값으로 설정하는 것은 도포막의 불균일성 때문에 바람직하지 못하다.
따라서, 도포를 최대 10 회 정도 반복하는 것, 용액을 보통 조건하에서 도포 하는 것, 및 전자 방출부 형성용 박막이 통전 포밍 처리에 적합한 내성을 갖는 것 등의 필수 요건들을 충족시키기 위해서는, 도포액 중의 금속 카르복실레이트의 함량이 1 중량% 내지 5 중량%인 것이 더 바람직하다.
그러나, 도포막의 벌크 저항치는 일반식(I)에서 M으로 표시되는 금속 물질에 따라 좌우되기 때문에, 금속 카르복실에트이 함량은 그 물질의 구조식을 고려하여 각각 경우마다 적절하게 선택한다. 예를 들면, 카복실산의 분자량이 증가함에 따라 상대적으로 금속의 함량이 감소하기 때문에, 도포액의 적당한 농도는 또한 카르복실산의 분자량에도 좌우된다.
본 발명의 제7특징은 일반식(I) 중의 R(COO)k와 동일하거나, 또는 그와 R이 다른 카르복실기를 가는 카르복실산을 일반식(I)의 금속 카르복실레이트를 기준으로 1 내지 1/100 당량 첨가하는 것이다. 상기한 바와 같이 메탄 폴리할라이드, 에탄 폴리할라이드 또는 에틸렌 폴리할라이드를 유기 용매로서 사용하는 경우 도포막은 고결정도를 갖는 경향이 있지만, 이러한 폴리할라이드에 첨가제로서 상기 카르복실산을 첨가하면 결정도를 감소시키는데 효과적이다.
유기 금속 화합물은 일반적으로 절연성이므로, 도포 후에 유기 금속 화합물이 그대로 잔존한다면, 포밍(후술함)이라 불리는 전기 처리를 수행할 수 없을 것이다. 따라서, 유기 금속 화합물을 가열 및 소성하여 금속 및(또는) 무기 금속 화합물로 전환시킨다. 이와 관련하여, 필요에 따라서 산소 또는 질소와 같은 기체를 공급하면서, 가열 및 소성 단계 동안에 90% 이상의 유기 성분을 분해하기에 충분한 온도 및 시간을 설정하므로써 유기 금속 화합물의 90% 이상을 무기 금속 및(또는) 무기금속 산화물 또는 무기 금속 질화물과 같은 무기 금속 화합물로 전환시키는 것이 필요하다. 유기 성분의 90% 이상이 분해되어야 하는 이유는, 그 범위가 충족되면, 포밍 처리가 가능할 수 있을 정도로 전기 저항이 감소되기 때문이다. 그 나머지(10% 이하의 성분)은 H2O, CO, NOx 등으로 구성되지만, 금속의 종류에 따라서는 그것들을 흡착, 흡장 및(또는) 배위에 의해서 완전 제거하는 것이 불가능하다. 이러한 잔류물이 존재하지 않는 것이 바람직하다.
또한, 가열 및 소성 단계 후에 얻어진 금속 또는 무기 금속 화합물은 후술하는 바와 같이 미립자가 분산된 형태의 박막인 것이 바람직하다.
본 발명의 제8특징은 상기 제1 내지 제7특징 중의 적어도 하나의 특징을 갖는 유기 금속 화합물을 재료로서 사용하여 전자 방출 소자를 제조하는 방법이다.
본 발명의 제9특징은 전자 방출 소자로 제조된 전자원으로부터 방출된 전자 및 형광막 등으로의 조사에 의해 화상이 형성되는 화상 형성 장치이다.
본 발명에서 사용하기에 적합한 표면 전도형 전자 방출 소자의 기본 구조는 평면형과 수직형으로 나뉘어진다.
평면형의 표면 전도형 전자 방출 소자에 대해서 먼저 설명한다.
제1a도 및 1b도는 각각 본 발명에서 사용하기에 적합한 평면형의 표면 전도형 전자 방출 소자의 기본 구조를 나타내는 개략 평면도 및 단면도이다. 본 발명에서 사용하기에 적합한 전자 방출 소자의 기본 구조는 제1a도 및 1b도와 관련시켜서 후술한다.
제1a도 및 1b도에서, 부호(1)은 기판이고, 부호(5) 및 (6)은 소자 전극이고, 부호(4)는 전도성 박막이고, 부호(3)은 전자 방출부이다.
기판(1)은 석영 유리, Na와 같은 불순물 함유량을 감소시킨 유리, 소다 석회유리, 및 소다 석회 유리 상에 스퍼터링에 의해 SiO2를 적층시킨 유리와 같은 여러 가지 유리, 및 알루미나와 같은 세라믹으로 제조될 수 있다.
서로에 대해 대향하는 소자 전극(5) 및 (6)은 통상의 전도성 재료로 제조될 수 있다. 예를 들면, 소자 전극용 재료로는 Ni, Cr, Au, Mo, W, Pt, Ti, A1, Cu 및 Pd와 같은 금속 또는 그의 합금, Pd, Ag, Au, RuO2및 Pd-Ag와 같은 금속 또는 그의 산화물로 이루어진 인쇄 전도체, 유리, In2O3-SnO2와 같은 투명 전도체, 및 폴리실리콘과 같은 반도체 재료 등으로부터 선택될 수 있다.
소자 전극의 간격 L1, 각 소자 전극의 길이 W1 및 전도성 박막(4)의 형상 및 폭 W2는 응용도는 형태 및 기타 다른 조건에 따라서 설계된다.
소자 전극의 간격 L1은, 소자 전극 사이에 인가되는 전압 등을 고려하여 수백 Å에서 수백 미크론 범위인 것이 바람직하고, 더 바람직하게는 수 미크론 내지 수십 미크론인 것이 좋다.
소자 전극(5) 및 (6) 사이의 저항치 및 전자 방출 특성에 따라서, 소자 전극의 길이 W1은 수 미크론에서 수백 미크론 범위인 것이 바람직하고, 소자 전극의 두께 d는 수백 Å에서 수 미크론 범위인 것이 바람직하다.
제1a도 및 1b도에 도시한 구조 이외에, 표면 전도형 전자 방출 소자는 기판(1) 위에 전도성 박막(4) 및 서로에 대향하는 소자 전극(5), (6)을 순차적으로 적층시킴으로써 형성될 수 있다.
양호한 전자 방출 특성을 제공하기 위해서는, 전도성 박막(4)를 미립자로 이루어진 미립자 막으로 형성하는 것이 특히 바람직하다. 전도성 박막(4)의 두께는 소자 전극(5) 및 (6)에 대한 스텝 커버리지(step coverage), 소자 전극(5) 및 (6)간의 저항치, 통전 포밍 처리(후술함) 조건 등을 고려하여 적당히 설정한다. 막 두께는 바람직하게는 수 Å 내지 수천 Å, 더 바람직하게는 10 내지 500Å이다. 또한, 전도성 박막(4)는 1x103내지 1x107Ω/?의 시이트 저항치를 갖는다.
전도성 박막(4)를 형성하는데 사용되는 재료의 구체적인 예로는 Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W 및 Pd 와 같은 금속, PdO, SnO2, In2O3, PbO 및 Sb2O3와 같은 산화물, HfB2, ZrB2, LaB6, CeB6, YB4및 GdB4와 같은 붕화물, TiC, ZrC, HfC, TaC, SiC 및 WC와 같은 탄화물, TiN, ZrN 및 HfN과 같은 질화물, Si 및 Ge와 같은 반도체, 및 탄소 등을 들 수 있다.
본 명세서에서 사용되는 "미립자 막"이라는 용어는 수많은 미립자들이 함께 집합된 것으로서, 각각의 미립자들이 서로 떨어져서 분산 배치되거나 또는 서로 인접하거나 또는 서로 중첩된(아일랜드(isaland)패턴을 포함함) 미세 구조를 갖는다. 미립자의 크기는 수 Å 내지 수천 Å, 바람직하게는 10 내지 200Å이다.
전자 방출부(3)은 전도성 박막(4)의 일부에 고저항 갭을 형성하고, 전도성 박막(4)의 두께, 특성 및 재료, 통전 포밍 처리 방법 등에 따라 의존하여 형성된다.
또한, 전자 방출부(3)에는 수 Å 내지 수백 Å 범위의 크기를 갖는 전도성 미립를 함유할 수 있다. 전도성 미립자는 전도성 박막(4)의 재료를 구성하는 원소의 일부 또는 전부에 의해 구성된다. 전자 방출부(3) 및 그에 인접하는 전도성 박막(4)는 어떤 경우에서는 탄소 또는 탄소 화합물을 함유할 수 있다.
본 발명에서 사용하기에 적합한 것으로서 상기한 것과는 상이한 구조를 갖는 수직형 표면 전도형 전자 방출 소자를 후술한다.
제6도는 본 발명에 사용하기에 적합한 수직형 표면 전도형 전자 방출 소자의 기본 구조를 나타내는 개략 구성도이다.
제6도에서 는 제1a도 및 1b도에 나타낸 성분과 동일한 성분에 대해서는 동일한 부호로 표시한다. 부호(61)은 단차 형성부이다.
기판(1), 소자 전극(5) 및 (6), 전도성 박막(4) 및 전자 방출부(3)은 상술한 평면형 표면 전도형 전자 방출 소자에서 사용된 것과 유사한 재료로 제조될 수 있다. 단차 형성부(61)은 예를 들면 진공증차법, 인쇄법, 스퍼터링법 등과 같은 적당한 방법에 의해 SiO2와 같은 전기 절연 재료로 형성된다. 단차 형성부(61)의 두께는 상술한 평면형 표면 전도형 전자 방출 소자에서 소자 전극간 간격 L1에 대응하고, 따라서 수백 Å 내지 수십 미크론 범위이다. 단차 형성부(61)을 형성하는데 사용되는 막의 두께는 단차 형성부의 제조 방법 및 소자 전극 사이에 인가된 전압을 고려하여 설정하지만, 수백 Å 내지 수 미크론 범위인 것이 바람직하다.
전도성 박막(4)는 소자 전극 (5), (6) 및 단차 형성부(61)을 형성한 후 소자 전극(5), (6) 위에 적층시킨다. 제6도에서 전자 방출부(3)을 단차 형성부(61)에 선형으로 형성하지만, 전자 방출부(3)의 형상 및 위치는 제조 방법의 조건, 통전 포밍 처리(후술함) 등에 따라서 좌우되고, 열거된 것들에 한정되지 않는다.
상술한 표면 전도형 전자 방출 소자는 여러 가지 방법으로 제조할 수 있지만, 제조 방법의 일례를 제2a도 내지 2c도에 예시한다.
한가지 제조방법을 제1a도 및 1b도, 제2a도 내지 2c도를 기초로 하여 단계별로 연속해서 설명한다. 제2a도 내지 도2c도에서는 제1a도 및 1b도와 동일한 성분은 동일한 부호로 나타낸다.
1) 기판(1)을 세정제, 순수 및 유기 용매로 충분히 세척한다. 이어서, 진공 증착법, 스퍼터링법 등에 의해 소자 전극 재료를 기판 상에 퇴적시킨다. 이어서, 퇴적된 재료를 포토리소그래피에 의해 패터닝하여 소자 전극(5), (6)을 기판(1)위에 형성한다(제2a도).
2) 소자 전극(5), (6)이 형성된 기판(1) 상에 유기 금속 용액을 스피닝 또는 기타 다른 적당한 방법에 의해 도포하여 유기 금속 박막을 형성한다. "유기 금속 용액"이라는 용어는 주원소로서 전도성 박막(4)의 재료 금속을 함유하는 유기 금속의 용액을 의미한다. 유기 금속 박막을 가열 소성한 후, 리프트-오프(lift-off), 에칭 등에 의해 패터닝하여 전도성 박막(4)를 형성한다(제2b도).
더 구체적으로 말하자면, 유기 금속 화합물이 도포된 기판을 분해 온도 이상의 온도로 가열시켜서, 기판 상의 유기 금속 화합물의 유기 성분을 분해해서 전도성 박막(4)를 형성한다.
이렇게 유기 금속 박막을 가열 소성시킴으로써, 유기 성분이 1000℃ 이하, 특히 대부분의 경우에는 약 300℃의 온도에서 분해되어, 상기한 바와 같이 금속 및(또는) 금속 산화물 등의 무기 금속 화합물로 전환되거나, 또는 표면에 탄소 원자수가 적은 간단한 유기 물질이 흡착된 화합물로 전환된다. 따라서, 기판의 가열 온도는 대부분의 유기 금속 화합물에 대해서 200 내지 500℃의 범위로 설정한다.
따라서, 저온에서 열 분해에 의해 목적하는 전도성 박막(4)를 얻을 수 있다.
본 발명자들은 상기 금속 카르복실레이트의 카르복실산 에스테르 용액을 도포시킴으로써 형성된 박막이 X선 회절 분석 결과 비결정성이며, 예를 들면 아세트산 팔라듐과 같은 일부 재료가 융점이 없고, 박막 형태로 존재하는 동안 가열시 용융됨이 없이 열 분해된다는 것을 발견하였다.
또한, 카르복실산 에스테르 이외의 용매를 사용하는 경우, 비결정성 도포막은 상기 카르복실산을 첨가함으로써 얻을 수 있다.
따라서, 통상적으로 사용되는 유기 금속 화합물의 도포막은 가열 및 소성 단계 동안에 비교적 큰 결정 구조를 가지게 되므로, 도포 동안에 형성된 결정 패턴 및 결정 패턴의 경계선이 가열 및 소성 단계 후에도 여전히 남아 있다. 이것은 전도성 박막(4)의 두께 및 저항치의 불균일성을 일으킬 것이다. 이와 반대로, 본 발명의 유기 금속 화합물을 사용하면, 도포막이 비결정성을 나타내게 되고, 따라서 기판 상에 정확히 균일한 분포 및 두께를 갖는다.
이밖에, 도포막은 가열 및 소성 단계 동안에 용융되지 않기 때문에 , 도포시에 달성된 대로 막의 균일성을 유지하면서 유기 성분이 금속 및(또는) 무기 금속 화합물로 전환된다. 상기한 바와 같이 무기 금속 화합물이 함께 집합되어 있고, 바람직한 전자 방출부 형성용 박막이 미립자 형태를 갖는다는 점을 주목하여야 한다.
유기 금속 화합물에 함유된 수개 내지 수천개의 금속 원자들이 미립자로 집합 되어 있지만, 전자 방출 소자의 특성은 균일하게 유지된다는 것이 입증되었다.
상기한 바와 같이, 본 발명에 따르면, 가열 및 소성 단계 후에 전자 방출 소자의 기판 상에 비정질 막 또는 금속 결정 형태의 막이 퇴적되기 때문에, 통상의 유기 금속 화합물을 사용할 때 형성되는 결정 구조에 의한 영향없이 균일한 두께 및 균일한 저항치를 갖는 전도성 박막(4)가 얻어질 수 있다.
본 발명의 특징은 상술한 유기 금속 화합물 용액에 제한되지 않으며, 또한 기판 상에 상기 유기 금속 물질을 균일하게 퇴적시켜서 금속 및(또는) 무기 금속 화합물로 이루어진 전도성 박막(4)를 형성하는 단계 및 통전 포밍 처리(후술함)를 수행하는 단계를 포함하는 전자 방출 소자의 제조 방법이다.
3) 이어서, 통전 포밍이라 불리는 통전 처리를 전원(도시하지 않음)으로부터 소자 전극(5)와 (6) 사이에 전압을 인가하여 전도성 박막(4)의 일부에 구조를 변화시킨 전자 방출부(3)을 형성함으로써 수행한다(제2c도). 통전 포밍으로 전도성 박막(4)가 국소 파괴, 변형 또는 변질되어 그 부분의 구조가 변화된다. 이 부분을 전자 방출부(3)이라 부른다.
통전 포밍을 위해 인가되는 전압 파형의 예를 제4a도 및 4b도에 나타낸다.
전압 파형은 펄스형 파형인 것이 특히 바람직하다. 통전 포밍은 일정한 파고치를 갖는 전압 펄스를 연속적으로 인가하거나(제4a도), 또는 파고치를 점증시키면서 전압 펄스를 인가(제4b도)함으로써 수행될 수 있다.
제4a도에서, T1 및 T2는 각각 전압 파형의 펄스 폭 및 펄스 간격을 나타낸다. 일반적으로, T1은 1μ초 내지 10m초의 범위로, T2는 10μ초 내지 100m초의 범위로 설정한다. 삼각파의 파고치(즉, 통전 포밍시의 피이크 전압)은 표면 전도형 전자 방출 소자의 종류에 따라서 적절히 선택한다. 이러한 조건하에서, 적당한 진공도로 수초 내지 수십 분 동안 전압을 인가한다. 소자 전극 사이에 인가되는 펄스는 삼각파에 제한되지 않고, 단형파와 같은 기타 다른 목적하는 파형을 이용할 수도 있다.
제4b도에 도시한 방법에서, T1 및 T2는 제4a도에 도시한 방법에서와 유사한 값으로 설정한다. 삼각파의 파고치(즉, 통전 포밍시의 피이크 전압)은 적당한 진공도를 유지하면서 예를 들면 0.1V/펄스의 속도로 점증시킨다.
통전 포밍을 종료하는 시점은 전도성 박막(4)를 국소 파괴 또는 변형시키지 않도록 선택되는 전압을 인가하고, 소자 전류를 측정하고, 펄스 간격 T2 동안 저항치를 측정함으로써 결정할 수 있다. 예를 들면, 약 0.1V의 전압을 소자 전극 사이에 인가하고, 측정된 저항치가 1 MΩ를 초과할 때, 통전 포밍을 종료한다.
4) 통전 포밍 후, 표면 전도형 전자 방출 소자는 활성화 공정이라 불리는 처리를 수행하는 것이 바람직하다.
"활성화 공정"이라는 용어는 일정한 파고치를 갖는 전압 펄스를 예를 들면 10-4내지 10-5Torr 정도의 진공도로 통전 포밍과 마찬가지로 소자 전극 사이에 반복적으로 인가하는 처리를 의미하고, 이러한 처리에 의해 진공 분위기 중에 존재하는 유기 물질로부터 전도성 박막(4) 위에 탄소 및 탄소 화합물을 퇴적시키고, 이로 인해 소자 전류 If 및 방출 전류 Ie가 현저하게 변화한다.
소자 전류 If 및 방출 전류 Ie를 측정하면서, 예를 들면 방출 전류가 포화될 때 활성화 공정을 종료한다. 인가된 펄스의 파고치는 작동 전압으로 설정하는 것이 바람직하다.
본 명세서에서 사용되는 "탄소 및 탄소 화합물"이라는 용어는 그래파이트(단결정 및 다결정 형태를 포함함) 및 비정질 탄소(비정질 탄소 및 다결정 그래파이트와의 혼합물을 포함함)을 의미한다. 퇴적된 탄소 및 탄소 화합물의 막 두께는 500Å 이하, 더 바람직하게는 300Å 이하인 것이 바람직하다.
5) 이와 같이 제조된 표면 전도형 전자 방출 소자를 포밍 공정 및 활성화 공정에서보다 더 높은 진공도의 진공 분위기에서 구동하는 것이 바람직하다. 더바람직하게는, 소자는 이처럼 높은 진공도의 진공 분위기에서 80 내지 150℃로 가열 시킨 후에 구동하는 것이 좋다.
여기서, 포밍 공정 및 활성화 공저에서보다 더 높은 진공도의 진공 분위기는 약 10-6Torr 이상의 진공 분위기, 더 바람직하게는 인식할 수 있을 정도의 탄소 및 탄소 화합물이 새로이 퇴적되지 않는 초고진공 분위기를 의미한다.
따라서, 이와 같이 진공 분위기를 선택함으로써, 탄소 및 탄소 화합물의 추가 퇴적이 방지되어, 소자 전류 If 및 방출 전류 Ie가 안정해진다.
상술한 바와 같이 구성되고 제조되는 본 발명에 사용하기에 적합한 전자 방출 소자의 기본적인 특성를 제3도 및 제5도와 관련시켜서 설명한다.
제3도는 제1a도 및 제1b도에 도시한 바와 같은 구성을 갖는 소자의 전자 방출 특성을 측정하기 위한 측정 평가 장치의 개략 구성도이다. 제3도에서, 제1a도 및 제1b도에서와 동일한 부호들은 동일한 부분을 나타낸다. 부호(31)은 전자 방출 소자에 소자 전압 Vf를 인가하기 위한 전원을 나타내며, 부호(30)은 소자 전극(5)와 (6) 사이의 전도성 박막(4)를 통해 흐르는 소자 전류를 측정하기 위한 전류계이고, 부호(34)는 소자의 전자 방출부(3)에서 방출된 방출 전류 Ie 를 포착하기 위한 양극이고, 부호(33)은 양극(34)에 전압을 인가하기 위한 고압 전원이, 부호(32)는 소자의 전자 방출부(31)에서 방출된 방출 전류 Ie를 측정하기 위한 전류계이며, 부호(35)는 진공 장치이다.
전자 방출 소자, 양극(34) 등은 배기 펌프 및 진공계와 같은 추가의 필수 기기(도시되어 있지 않음)가 구비된 진공 장치(35)내에 배치되어, 목적하는 진공하에서 소자를 측정 및 평가한다.
그러므로, 또한 예시된 측정 장치를 사용하여 상술한 통전 포밍의 후속 단계를 수행할 수 있다.
측정은 양극에 인가되는 전압을 1kV 내지 10kV 범위로 설정하고 양극과 전자 방출 소자간의 거리(H)를 2 ㎜ 내지 8㎜ 범위로 설정함으로써 행해진다.
제5도는 제3도에 도시한 측정 평가 장치를 사용하여 측정한 방출 전류 Ie, 소자 전류 If 및 소자 전압 Vf간의 관계를 나타내는 전형적인 예이다. 방출 전류 Ie가 소자 전류 If보다 훨씬 적기 때문에, 제5도의 그래프는 임의의 단위로 플롯팅 했다는 것을 주목해야 한다. 수직축 및 수평축은 각각 선형 스케일을 나타낸다.
제5도에서 명백히 알 수 있는 바와 같이, 본 발명에서 사용하기에 적합한 표면 전도형 전자 방출 소자는 방출 전류 Ie와 관련하여 3가지 특성을 갖는다.
첫째, 인가된 소자 전압이 특정치(이른바, 역치 전압, 제5도의 Vth)보다 크면, 방출 전류 Ie가 급격히 증가하지만, 역치 전압 Vth 보다 작은 경우에는 방출 전류 Ie가 인식가능할 정도로 검출되지 않는다. 그러므로, 본 발명의 소자는 방출 전류 Ie에 있어서는 명확한 역치 전압 Vth을 갖는 비선형 소자이다.
둘째, 방출 전류 Ie는 소자 전압 Vf에 의존하여 단조 증가하며, 따라서, 방출 전류 Ie는 소자 전압 Vf에 의해 조절될 수 있다.
셋째, 양극(34)에 의해 포착된 방출 전하는 소자 전압 Vf가 인가되는 시간에 따라 좌우된다. 그러므로, 양극(34)에 의해 포착된 전하의 양은 소자 전압 Vf가 인가되는 시간에 의해 제어될 수 있다.
본 발명에서 사용하기에 적합한 표면 전도형 전자 방출 소자의 상기 3가지 특성 때문에, 다수의 전자 방출 소자가 배열된 전자원, 이 전자원을 사용하는 화상 형성 장치 등에서 전자 방출 특성이 용이하게 조절될 수 있으며, 이것은 전자 방출 소자가 다방면으로 응용될 수 있다는 것을 암시한다.
또한, 제5도는 소자 전류 If가 소자 전압Vf에 대해 단조 증가하는 특성(소위 MI 특성)의 바람직한 예를 예시한 것이다. 또한, 소자 전류 If는 소자 전압 Vf에 대해 전압 제어형 음성 저항도 특성(소위 VCNR 특성)(도시되어 있지 않음)을 나타낼 수 있다. 이러한 소자 전류의 특성은 제조 방법, 측정 조건 등에 따라 다르다. 이 경우, 본 발명의 전자 방출 소자는 또한 상기 3가지 특성을 지니게 된다.
본 발명의 바람직한 실시 태양의 전자원 및 화상 형성 장치를 후술하고자 한다.
전자원 또는 화상 형성 장치는 본 발명에 사용하기에 적합한 다수의 표면 전도형 전자 방출 소자를 기판에 배열시킴으로써 형성할 수 있다.
전자 방출 소자는 여러 가지 방법으로 기판상에 배열시킬 수 있다. 한가지 방법은 다수의 표면 전도형 전자 방출 소자를 나란히(행 방향으로) 배열하여 소자의 양 단자를 배선에 의해 상호 연결시켜 1행의 전자 방출 소자를 형성하는 것인데, 이러한 1행의 전자 방출 소자가 다수 배열되어 사다리형 배선의 전자원을 구성 한다. 제어 전극(또한 소위 그리드(grid)라고도 불림)은 전자원의 공간에 배치되어, 전자 방출 소자로부터의 전자 방출을 제어하기 위하여 행 방향 배선에 대해 수직인 방향(소위 열 방향)으로 놓이게 된다. 다른 방범은 n개의 Y 방향 배선을 m개의 X 방향 배선 위에 배치시키고 그 사이에 층간 절연층을 삽입시키고, X방향 배선과 Y 방향 배선을 표면 전도형 전자 방출 소자의 쌍을 이룬 소자 전극 각각에 연결하는 것이다. 후자의 배열을 이후에 단순 매트릭스 배선이라 부른다. 먼저, 단순 매트릭스 배선에 대해 상세히 기술하고자 한다.
본 발명에서 사용하기에 적합한 표면 전도형 전자 방출 소자의 상술한 3가지 특성 때문에, 단순 매트릭스 배선의 표면 전도형 전자 방출 소자 각각으로부터 방출된 전자도 인가 전압이 역치보다 높을 때는 서로에 대항하는 소자 전극 사이에 인가된 펄스형 전압의 파고치 및 폭에 따라 제어된다. 한편, 역치보다 더 낮은 전압에서는 전자가 거의 방출되지 않는다. 이러한 특성을 토대로 하여, 심지어 표면 전도형 전자 방출 소자가 다수개 배열될 경우에도, 전자 방출 소자 중 목적하는 것을 선택하는 것이 가능하고 펄스형 전압을 각각의 대응 소자에 적절하게 인가 함으로써 입력 신호에 응답하여 그로부터 방출되는 전자의 양을 조절할 수 있다.
상기 원리에 따라 배열된 전자원 기판의 구조를 제7도를 참조하여 하기에 설명하고자 한다. 부호(71)은 전자원 기판이고, 부호(72)는 X 방향 배선이고, 부호(73)은 Y 방향 배선이고, 부호(74)는 표면 전도형 전자 방출 소자이고 부호(75)는 연결선이다. 표면 전도형 전자 방출 소자(74)는 평면형 또는 수직형일 수 있다.
제7도에 있어서, 전자원 기판(71)은 상술한 바와 같은 유리 기판 등으로 구성된다. 기판상에 배열된 표면 전도형 전자 방출 소자의 갯수 및 각 소자의 설계상의 형상은 응용에 따라 적절히 설정된다.
그 다음, Dx1, Dx2, ... , Dxm으로 표시되는 m개의 X-방향 배선(72)는 진공 증착법, 인쇄법, 스퍼터링법 등에 의해 전도형 금속 등을 사용하여 형성한다. 재료, 막 두께 및 배선 폭은 다수의 표면 전도형 전자 방출 소자 모두에 가능한 한균등한 전압이 인가되도록 설정한다. 또한, Y-방향 배선(73)는 Dy1, Dy2, ... , Dyn의 n개의 배선으로 이루어지며, X-방향 배선(72)와 유사한 방식으로 형성한다. 층간 절연층(도시하지 않음)을 m개의 X-방향 배선(72)와 n개의 Y-방향 배선(73) 사이에 삽입시켜 배선(72)와 (73)을 서로 전기적으로 분리시켜 단순 매트릭스 배선을 구성한다(m, n은 각각 양의 정수임)
도시하지 않은 층간 절연층은 SiO2등으로 구성되며, 진공증착법, 인쇄법, 스퍼터링법 등에 의해 목적하는 형상으로 형성하여 X-방향 배선(72)가 형성된 기판(71)의 표면 전체 또는 일부를 덮도록 한다. 층간 절연층의 두께, 재료 및 제조 방법은 특히 X-방향 배선(72) 및 Y-방향 배선(73)이 서로 교차하는 부분에서의 전위차를 견딜 수 있도록 적합하게 설정한다. X-방향 배선(72) 및 Y-방향 배선(73)은 외부 단자를 제공한다.
표면 전도형 전자 방출 소자(74)의 각 대향 전극 (도시하지 않음)은 전도성 금속 등을 이용하여 진공증착법, 인쇄법, 스퍼터링법 등에 의해 형성된 연결선(75)에 의해 m개의 X-방향 배선(72) 및 n개의 의 Y-방향 배선(73)에 전기적으로 연결되어 있다.
m개의 X-방향 배선(72), n개의 Y-방향 배선(73), 연결선(75) 및 서로 대향 하는 소자 전극에 사용된 전도성 금속은 구성 원소 일부 또는 전부가 동일할 수 있거나, 또는 서로 상이할 수 있다. 소자 전극 및 이에 연결된 배선이 동일한 재료로 구성되는 경우, 여기서 "소자 전극"이라는 용어는 소자 전극 및 배선을 모두를 의미하는 것이다. 또한, 표면 전도형 전자 방출 소자는 기판(71) 위 또는 층간 절연층(도시되지 않음) 위에 형성될 수 있다.
이후에 상세히 기술할 것이지만, X-방향 배선(72)에는 입력 신호에 응답하여 X-방향으로 배열된 표면 전도형 전자 방출 소자(74)의 각 행을 주사하기 위한 주사 신호를 인가하는 주사 신호 발생 수단(도시되지 않음)을 전기적으로 연결시킨다.
한편, Y- 방향 배선(73)에는 입력 신호에 응답하여 Y-방향으로 배열된 표면 전도형 전자 방출 소자의 각 열을 변조하기 위한 변조 신호를 인가하기 위해서는 변조 신호 발생 수단(도시되지 않음)을 전기적으로 연결시킨다.
또한, 각각의 표면 전도형 전자 방출 소자에 인가된 구동 전압은 그 소자에 인가된 주사 신호 및 변조 신호사이의 차전압으로 공급된다.
상술한 단순 매트릭스 배선에 있어서, 개개의 소자는 서로 독립적으로 선택되고 구동된다.
이제, 이와 같이 제조된 단순 매트릭스 배선의 전자원이 화상 표시 및 기타 목적을 위해 사용된 화상 형성 장치에 관한 제8도, 제9a도, 제9b도 및 제10도에 대해 기술하고자 한다. 제8도는 화상 형성 장치의 표시 판넬의 기본 구조를 나타내는 개략 구성도이다. 제9a도 및 제9b도는 형광막의 개략 구성도이며, 제10도는 화상 형성 장치가 NTSC 표준물의 TV 신호에 따라 화상을 표시하는 일예를 도시한 구동 회로의 블록도이다.
제8도에서, 부호(71)은 상술한 바와 같이 다수의 표면 전도형 전자 방출 소자가 제조된 전자원 기판이며, 부호(81)은 전자원 기판(71)이 부착된 지지판이고, 부호(86)은 유리 기판(83)의 내부 표면 위에 형광막(84) 및 금속 백(back)(85)를 적층시킴으로서 제조된 상판이고, 부호(82)는 지지 프레임이다. 지지판(81), 지지 프레임(82) 및 상판(86)의 접속부에 프릿 유리 등을 적용시킨 후, 이 조립체를 400℃ 내지 500℃에서 10분 이상 동안 공기 또는 질소 기체 분위기하에서 소성하여 접속부를 용봉하여(hermetically sealed) 엔벨로프(88)를 형성한다.
제8도에서, 부호(74)는 제1a도 및 제1b도 중의 전자 방출부를 나타내고, 부호(72) 및 (73)은 표면 전도형 전자 방출 소자의 쌍을 이룬 소자 전극 각각에 연결된 X 방향 배선 및 Y 방향 배선을 나타낸다.
엔벨로프(88)은 예시된 실시 태양에서 상판(86), 지지 프레임(82) 및 지지판(81)로 구성되어 있다. 그런데, 지지판(81)은 주로 기판(71)의 강도를 보강할 목적으로 제공되기 때문에, 기판(71)이 그 자체로서 충분한 강도를 가지는 경우에는, 별도의 부재인 지지판(81)은 불필요할 수 있다. 이러한 경우, 지지 프레임(82)를 기판(71)에 용봉하여 직접 결합시킬 수 있으며, 이렇게 함으로써, 상판(86), 지지 프레임(82) 및 기판(71)에 의해 엔벨로프(88)이 구성된다. 별법으로서, 스페이서(spacer)라 불리우는 지지체(도시되어 있지 않음)를 상판(86) 및 지지판(81) 사이에 배치하여 엔벨로프(88)이 대기압에 대해 충분한 강도를 갖도록 한다.
제9a도 및 제9b도는 형광막(84)의 예를 나타내는 개략 구성도이다. 형광막(84)는 단색 표시의 경우에는 형광체만으로 형성될 수 있다. 칼라 표시의 경우, 형광막(84)는 형광체의 패턴에 따라서 흑색 스트라이프 또는 흑색 매트릭스라 불리는 흑색 전도체(91) 및 형광체(92)의 배합에 의해 형성된다. 흑색 스트라이프 또는 흑색 매트릭스를 제공하는 목적은 칼라 표시를 위해 필요한 삼원색 형광체 사이에 흑색부를 제공하여 혼색이 잘 보이지 않게 하고, 형광막(84)에 의한 외광의 반사에 의한 콘트라스트의 저하를 억제하는 것이다. 흑색 스트라이프 등은 당업계에 통상 사용되는 그래파이트를 주성분으로 하는 재료뿐만 아니라, 전도성이며 광 투과 및 반사가 적은 기타 임의의 물질로 구성될 수 있다.
형광체는 화상이 단색이냐 칼라냐에 상관없이, 침전법, 인쇄법 등에 의해 유리 기판(83)상에서 도포될 수 있다.
형광막(84)의 내부 표면상에 통상 금속백(85)가 구비된다. 금속 백은 형광체로부터 내면측으로 방출되는 광을 상판(86)쪽으로 경면 반사시켜서 휘도를 증가시키고, 전자 비임을 가속화시키기 위해 전압을 인가하기 위한 전극으로서 작용하고, 엔벨로프에서 발생된 음이온과의 충돌에 의해 형광체가 손상되는 것을 방지하는 기능을 한다. 금속 백은 형광막 형성 후에 형광막의 내측 표면을 평활화 처리(이 단계는 통상 필르밍(filming)이라 불린다)한 다음, 그 위에 예를 들면 진공 증착 등의 방법에 의해 A1 을 증착시킴으로써 제작될 수 있다.
형광막(84)의 전도성을 증가시키기 위해, 상판(86)에는 형광막(84)의 외측 표면에 투명 전극(도시되어 있지 않음)을 제공할 수 있다.
상술한 바와 같이 엔벨로프를 용봉하기 전에, 칼라 표시의 경우에는 각 색상의 형광체와 전자 방출 소자가 서로에 대응하는 위치에 정확하게 위치하도록 신중하게 정렬시켜야 한다.
엔벨로프(88)을 배기관(도시되어 있지 않음)을 통해 약 10-7Torr의 진공도를 갖도록 배기시킨 다음 용봉한다. 밀봉된 엔벨로프(88) 중에 상기와 같은 진공도를 유지시키기 위해, 엔벨로프를 게터 처리(gettering)시킬 수 있다. 이 공정은 엔벨로프(88)을 밀봉시키기 직전 또는 직후에 저항 가열 또는 고주파 가열에 의해 엔벨로프(88)내의 소정의 위치에 배치된 게터(getter; (도시되어 있지 않음))를 가열함으로써 게터의 증착막을 형성함으로써 수행한다. 이 게터는 통상 주성분으로서 Ba를 함유한다. 엔벨로프의 내측 공간은 증착막의 흡착 작용에 의해 1 x 10-5내지 1 x 10-7Torr의 진공도를 유지시킬 수 있다. 또한, 표면 전도형 전자방출 소자의 통전 포밍 이후의 단계가 적절히 설정된다.
단순 매트릭스 배선의 전자원을 사용함으로써 구성된 표시 판넬상의 NTSC 표준물의 TV 신호에 따른 TV 화상을 표시하기 위한 구동 회로의 배열의 일예를 제10도의 블록도를 참조하여 하기에 기술하고자 한다. 제10도에서, 부호(101)은 표시 판넬이며, 부호(102)는 주사 회로이며, 부호(105)는 라인 메모리이며, 부호(106)은 동기 신호 분리 회로이며 부호(103)은 제어 회로이며, 부호(104)는 쉬프트 레지스터(shift register)이며, 부호(107)은 변조 신호 발생기이며, Vx 및 Va는 DC 전압원이다.
각 부품의 기능을 하나씩 후술할 것이다. 표시 판넬(101)은 단자 Dox1 내지 Doxm, 단자 Doy1 내지 Doyn, 및 고압 단자 Hv를 통해 외부 전기 회로에 연결된다. 표시 판넬 중에 제공된 전자원, 이를 테면 M형 N열로 매트릭스 배선시킨 표면 전도형 전자 방출 소자군을 1행(N소자)씩 성공적으로 구동시키기 위한 주사 신호가 단자 Dox1 내지 Doxm에 인가된다.
한편, 단자 Doy1 내지 Doyn는 주사 신호에 의해 선택된 1행의 표면 전도형전자 방출 소자로부터 나오는 전자 비임 출력을 조절하기 위한 변조 신호가 인가된다. 고압 단자 Hv는 예를 들면 DC 전원 Va로부터 10 kV의 DC 전압을 공급한다.
이 DC 전압은 대응 형광체를 여기시키기에 충분한 표면 전도형 전자 방출 소자로부터 방출된 전자 비임을 제공하기 위한 가속화 전압으로서 작용한다.
이제, 주사 회로(102)에 대해 기술하고자 한다. 주사 회로(102)는 M개의 개폐 소자(제10도에서 S1 내지 Sm으로 기호로 명시되 있음)를 포함하고 있다. 각각 개폐 소자는 DC 전압원 Vx의 출력 전압 또는 O V(바닥 전압)을 선택하며, 표시 판넬(101)의 단자 Dox1 내지 Doxm 중의 대응하는 단자에 전기적으로 연결되어 있다. 개페 소자 S1 내지 Sm은 제어 회로(103)가 출력하는 제어 신호 Tscan에 따라서 작동하며, FET와 같은 통상의 개폐 소자의 조합에 의해 용이하게 제작된다.
DC 전압원 Vx는 본 실시 태양의 경우에는 상기 표면 전도형 전자 방출 소자의 특성(이를 테면, 전자 방출 역치 전압)을 토대로 하여 설정된 일정 전압을 인가함으로써, 주사되지 않는 소자에 인가된 구동 전압이 전자 방출 역치 전압보다 더 낮게 유지되도록 한다.
제어 회로(103)은 외부로부터 입력된 화상 신호에 따라서 화상을 적절히 표시하도록 각 성분들의 작동을 서로 정합시키는 기능을 갖는다. 그러므로, 후술하는 동기 신호 분리 호로(106)으로부터 공급된 동기 신호 Tsyn에 따라서, 제어 회로(103)은 각 성분에 제어 신호 Tscan, Tsft 및 Tmry를 발생시킨다.
동기 신호 분리 회로(106)은 외부에서 입력된 NTSC 방식의 TV 신호로부터 동기 신호 성분 및 휘도 신호 성분을 분리시키기 위한 회로이며, 공지된 바와 같이 주파수 분리(필터)회로를 사용하여 용이하게 구성될 수 있다. 동기 신호 분리 회로(106)에 의해 분리된 동기 신호는 공지된 바와 같이 수직 동기 신호 및 수평 동기 신호를 포함하고 있으나, 본 명세서에서는 설명의 편의상 Tsync 신호로 나타낸다. 또한, TV 신호로부터 분리된 화상 휘도 신호 성분은 설명의 편의상 DATA 신호로 나타낸다. DATA 신호는 쉬프트 레지스터(104)로 입력된다.
쉬프트 레지스터(104)는 화상의 각 라인에 대해 시계열적으로 레지스터에 입력된 DATA 신호의 직렬/병렬(serial/parallel) 변환을 수행한다. 쉬프트 레지스터(104)는 제어 회로(103)으로부터 공급된 제어 신호 Tsft에 의해 작동된다(그러므로, 제어 신호 Tsft는 쉬프트 레지스터(104)에 대한 쉬프트 클락(shift clock)이 라고 부를 수 있다). 직력/병렬 변환으로 생긴(전자 방출 소자 N개를 구동시키기 위한 데이터에 해당하는) 화상의 1 라인분의 데이터는 Id1 내지 Idn의 N개의 병렬 신호로서 쉬프트 레지스터(104)로부터 출력된다.
라인 메모리(105)는 필요한 시간 동안 화상 1라인분의 데이터를 저장하기 위한 메모리이다. 라인 메모리(105)는 제어 회로(103)으로부터 공급된 제어 신호 Tmry에 따라서 병렬 신호 Id1 내지 Idn의 내용을 저장한다. 저장된 내용은 I'd1 내지 I'dn으로서 출력되며, 변조 신호 발생기(107)에 입력된다.
변조 신호 발생기(107)은 개개의 화상 데이터 I'd1 내지 I'dn에 따라서 표면 전도형 전자 방출 소자를 변조 방식으로 적절히 구동시키기 위한 신호원이다. 변조 신호 발생기(107)로부터 나온 출력 신호를 단자 Doy1 내지 Doyn을 통해 표시 판넬(101) 중의 대응하는 표면 전도형 전자 방출 소자에 인가한다.
또한, 전술한 바와 같이, 본 실시 태양의 표시 판넬에 사용된 전자 방출 소자는 방출 전류 Ie와 관련하여 하기에 기술한 기본 특성을 갖는다. 구체적으로, 전자 방출 소자는 전자 방출에 대한 명확한 역치 전압 Vth을 갖고, Vth를 초과하는 전압이 인가될 경우에만 전자를 방출한다.
또한, 전자 방출 역치를 초과하는 전압의 경우, 방출 전류는 또한 소자에 인가된 전압이 변화함에 따라 변한다. 전자를 방출시키기 위한 역치 전압 Vth 값 및 인가된 전압에 대한 방출 전류의 변화 속도는 전자 방출 소자의 재료, 구조 및 제조 방볍에 따라 다르며, 이하에 기술된 내용은 어느 경우에나 적용된다.
펄스형 전압이 소자에 인가될 때, 인가된 전압이 전자 방출 역치보다 낮은 경우 전자는 방출되지 않으나, 인가된 전압이 전자 방출 역치보다 높을 경우 전자 비임이 발생된다. 이 경우에, 발생된 전자 비임의 강도는 펄스의 파고치 Vm을 변화 시킴으로써 제어될 수 있다. 또한, 발생된 전자 비임의 전하량은 펄스의 폭 Pw를 변화시킴으로써 제어될 수 있다.
따라서, 전자 방출 소자는 전압 변조법, 펄스 폭 변조법 등에 의해 입력 신호에 따라 변조될 수 있다. 전압 변조법을 사용하는 경우, 변조 신호 발생기(107)로서는 일정한 길이의 고정 파고치를 갖는 전압 펄스를 발생시키고 입력 데이터에 따라 전압 펄스의 파고치를 변조시키는 전압 변조 방식의 회로를 사용한다. 펄스 폭 변조법을 사용하는 경우, 변조 신호 발생기(107)로서는 일정한 파고치를 갖는 전압 펄스를 발생시키고 입력 데이터에 따라 전압 펄스의 폭을 변조시키는 펄스 폭 변조 방식의 회로를 사용한다.
상술한 일련의 작동을 통해, 표시 판넬(101)은 TV 화상을 표시할 수 있다. 상기 설명중에서 구체적으로 명시하지는 않았지만, 쉬프트 레지스터(104) 및 라인 메모리(105)는 디지탈 신호와 아날로그 신호 어느 것에도 적합하도록 설계될 수 있다. 결과적으로, 화상 신호의 직렬/병렬 변환 및 저장을 소정의 속도로 행하는 것이 필요하다.
디지탈 신호식의 경우에는, 동기 신호 분리 회로(106)에서 출력된 DATA 신호를 디지탈 신호로 변환시키는 것이 필요하지만, 이러한 변환은 A/D 변환기를 회로(106)의 출력부에 도입시키는 것만으로 쉽게 실현될 수 있다. 또한, 라인 메모리(105)의 출력 신호가 디지탈인지 아날로그인지에 따라서, 변조 신호 발생기(107)를 위해 사용된 회로는 다소 상이한 방식으로 설계되어야 한다. 보다 구체적으로, 디지탈 신호를 사용하는 전압 변조법을 사용하는 경우, 변조 신호 발생기(107)은 예를 들면 공지된 D/A 변환기를 포함하도록 변경시키고, 필요에 따라 증폭기 등을 부가할 수 있다. 디지탈 신호를 사용하는 펄스 폭 변조법을 사용하는 경우, 변조 신호 발생기(107)는 예를 들면 고속 발진기, 이 발진기로부터 출력된 파수를 계수 하기 위한 계수기 및 계수기의 출력치와 라인 메모리의 출력치를 비교하기 위한 비교기를 조합시킨 회로를 사용함으로써 당 업계의 숙련가 의해 용이하게 구성될 수 있다. 이러한 경우, 필요에 따라서, 비교기로부터 출력되고 변조 펄스 폭을 갖는 변조 신호의 전압을 표면 전도형 전자 방출 소자의 구동 전압으로 증폭시키기 위한 증폭기를 또한 부가할 수 있다.
한편, 아날로그 신호를 사용하는 전압 변조법을 사용할 때, 변조 신호 발생기(107)는 예를 들면 공지된 작동가능한 증폭기를 사용하여 증폭기에 의해 구성될 수 있으며, 필요에 따라, 레벨 쉬프트 회로를 부가할 수 있다. 아날로그 신호를 사용하는 펄스 폭 변조법을 사용할 때, 변조 신호 발생기(107)은 예를 들면 전압 제어 발진기(VCO)에 의해 구성될 수 있다. 이러한 경우, 필요에 따러서, 변조 신호의 전압을 표면 전도형 전자 방출 소자의 구동 전압으로 증폭시키기 위한 증폭기를 또한 부가할 수 있다.
상기와 같이 완성시킨 본 발명의 바람직한 실시 태양의 화상 형성 장치에 있어서, 전자는 엔벨로프의 외부로 신장되어 있는 단자 Dox1 내지 Doxm 및 단자 Doy1 내지 Doyn를 통해 전압을 전자 방출 소자에 인가함으로써 방출된다. 전자 비임은 고압 단자 Hv를 통해 고압을 금속 백(85) 또는 투명 전극(도시되어 있지 않음)에 인가함으로써 가속화시킬 수 있다. 가속화된 전자는 형광막(84) 및 결과적으로 형광체)에 충돌하여 여기 및 발광시켜 화상을 형성한다.
상술한 배열은 화상 표시에 사용하기에 적합한 화상 형성 장치의 제작에 필요한 개략적인 구성을 나타낸 것이며, 이를 테면 각 부재의 재료 등과 같은 장치의 세부 사항은 예시된 실시 태양에 한정되는 것은 아니며, 화상 형성 장치의 특수 응용에 적합하도록 이를 적절히 선택할 수 있다. 입력 신호는 상술한 NTSC TV 신호에 한정되는 것은 아니며, 상술한 유형 이외의 다수의 주사선을 갖는 다른 유형의 TV 신호(이를 테면, 소위 MUSE 방식의 고품위 TV 신호)를 포함하여 PAL 및 SECAM 방식의 기타 유형의 TV 신호일 수도 있다.
상술한 사다리형 배선의 전자원 및 그러한 전자원을 사용하는 화상 형성 장치를 제11도 및 제12도를 참조하여 기술하고자 한다.
제11도에서, 부호(110)은 전자원 기판을 나타내고, 부호(111)은 전자 방출소자이고, 부호(112)는 전자 방출 소자 (111)을 배선하기 위한 공통 배선 (Dx1) 내지 (Dx10)이다. 다수의 전자 방출 소자 (111)은 기판 (110) 상에 X 방향으로 병렬로 배치된다(이 결과 얻어진 전자 방출 소자의 행을 소자 행이라고 칭함). 이 소자 행이 다수개 배치되어 전자원이 된다. 각 소자 행의 공통 배선 사이에 적당한 구동 전압을 인가함으로써, 각 소자 행을 상호 독립적으로 구동시키는 것이 가능하다. 구체적으로, 전자 비임을 방출시키고자 하는 소자 행에는 전자 방출 역치를 초과하는 전압을 인가하는 반면, 전자 비임을 방출시키지 않고자 하는 소자 행에는 전자 방출 역치 미만의 전압을 인가한다. 또한, 2개의 인접 소자 행사이의 공통 배선(Dx2) 내지 (Dx9)를 예를 들면 Dx2와 Dx3을 각각 단일 배선으로서 형성할 수 있다.
제12도는 사다리형 배선의 전자원을 포함하는 화상 형성 장치의 표시 판넬의 구성을 나타낸다. 부호(120)은 격자 전극을 나타내고, 부호(121)은 전자가 통과 하기 위한 개구이고, 부호(122)는 Dox1, Dox2, ... , Doxm으로 나타내어지는 엔벨로프 외부의 단자이며, 부호(123)은 G1, G2, ... , Gn으로 나타내지는 엔벨로프 외부의 단자로서, 대응하는 격자 전극(120)과 접속되고, 부호(110)은 전술한 바와 같이 인접 소자 행 사이의 공통 배선을 각각 단일 배선으로 형성하는 전자원 기판이다. 제8도와 제11도에서 동일 부호는 동일한 부재를 나타낸다. 본 실시 태양의 화상 형성 장치는 전자원 기판 (110)과 상판(86) 사이에 격자 전극(120)이 구비된다는 점에서, 단순 매트릭스 배선의 화상 형성 장치(제8도에 도시됨)와 원칙적으로 상이하다.
표면 전도형 전자 방출 소자로부터 방출되는 전자 비임을 변조하기 위하여 격자 전극(120)이 기판(110)과 상판 (86) 사이에 배치된다. 격자 전극(120)은 사다리형 배선의 소자 행과 직교하는 스트라이프 형상의 전극이고, 전자 비임을 통과시키기 위해 전자 방출 소자와 일대일 대응하여 내부에 원형 개구(121)이 설치되어 있다. 격자 전극의 형상과 위치는 반드시 제12도에 도시된 것으로 한정되지는 않는다, 예를 들면, 개구는 메쉬형의 다수의 작은 개구일 수 있거나, 또는 표면 전도형 전자 방출 소자의 주위 또는 근방에 위치시킬 수 있다.
엔벨로프 외부의 단자(122)와 엔벨로프 외부의 격자 단자(123)은 제어 회로(도시하지 않음)와 전기적으로 접속된다.
본 실시 태양의 화상 형성 장치에서는, 소자 행을 1 행씩 순차 구동(주사)시킴과 동시에 격자 전극의 각 행에 화상 1 라인분의 변조 신호를 동시에 인가함으로써, 전자 비임의 형광체 상으로의 조사를 제어하여, 화상을 1 라인씩 표시하는 것이 가능하다.
본 발명의 개념에 따르면, TV 방송의 표시 장치 뿐만 아니라, TV 회의 시스템, 컴퓨터 등의 표시 장치로서 적합한 화상 형성 장치를 제공할 수 있다. 또한, 화상 형성 장치는 감광성 드럼 등를 포함하는 광학 프린터와 조합 사용하는 것도 가능하다.
[실시예 1]
본 실시예의 전자 방출 소자로서 제1a도와 제1bb도에 나타낸 형태의 전자 방출 소자를 제작하였다. 제1a도와 제1b도는 각각 소자의 평면도와 단면도이다. 제1a도와 제1b도에서, 부호(1)은 절연성 기판을 나타내고, 부호(5)와 (6)은 소자에 전압을 인가하기 위한 소자 전극이며, 부호(4)는 전자 방출부를 포함하는 박막이고, 부호(3)은 전자 방출부이다. 또한, 제1a도와 제1b도에서, L1은 소자 전극(5)와 (6) 사이의 간격을 나타내고, W1은 소자 전극의 폭을 나타내며, d는 소자 전극의 두께를 나타내고, W2는 소자의 폭을 나타낸다.
본 실시태양의 전자 방출 소자의 제조 방법을 제2a도 내지 제2c도를 참고로 다음에 기술하고자 한다.
절연성 기판(1)로서 석영판을 사용하였고, 이 석영판을 유기 용매로 충분히 세척한 후, 기판(1)의 표면 상에 Ni로 제조된 소자 전극(5)와 (6)을 형성하였다(제2a도). 이 때, 소자 전극 사이의 간격(L1)은 3 미크론으로 설정하고, 소자 전극의 폭(W1)은 500미크론으로 설정하고, 그의 두께(d)는 1,000Å으로 설정하였다.
아세톤 100ml에 유기 금속 화합물로서 팔라듐 아세테이트 0.01mol(2.249g)을 용해시켜서 도포액을 제조하였다. 미까사사(Mikasa Co. Ltd.)가 제직한 스피너를 사용하여 1,000rpm에서 30초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하여 막을 형성하였다. 그 다음, 기판을 공기 분위기하에서 오븐 내에서 300℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화팔라듐 미립자(평균 입경: 70Å)을 포함하는 미립자 막을 형성함으로써, 전자 방출부 형성용 박막 (2)를 제조하였다(제2b도). 미립자가 산화팔라듐으로 제조되었다는 것을 X선 분석법으로 확인하였다. 전자 방출부 형성용 박막(2)는 폭(W)(소자 폭에 대응함)이 300 미크론이었고, 소자 전극(5)와 (6) 사이의 거의 중앙에 배치하였다. 또한, 전자 방출부 형성용 박막(2)의 두께는 100Å이었고, 그의 시이트 저항치는 5 x 104Ω /□이었다.
여기서, 미립자 막은 다수의 미립자가 함께 집합된 막을 의미하는데, 그의 미세 구조에서는 각 미립자가 상호 각자 분산 배열될 뿐만 아니라, 상호 인접하거나 또는 중첩된다(아일랜드 패턴을 포함함). 미립자의 입경은 상기 형태 중 어느 것에서도 형상이 분간될 수 있는 미립자의 직경을 의미한다.
그 다음, 제2c도에 나타낸 바와 같이, 소자 전극(5)와 (6) 사이에 전압을 인가하여 전자 방출부 형성용 박막(2)를 통전 처리(포밍 처리)하여 전자 방출부 (3)을 형성하였다. 포밍 처리에서 사용되는 전압 파형을 제4a도에 나타낸다.
제4a도에서, T1과 T2는 각각 전압 파형의 펄스 폭과 펄스 간격을 나타낸다.
본 실시예에서, T1을 1m초로 설정하고, T2를 10m초로 설정하고, 삼각파의 파고치(즉, 통전 포밍 동안의 피이크 전압)을 5V로 설정하는 조건으로, 약 1 x 10-6Torr의 진공 분위기하에서 60초 동안 포밍 처리하였다.
이와 같이 형성된 전자 방출부(3)에는 주성분 원소로서 팔라듐 미립자가 분산되고, 이 미립자의 평균 입경은 30Å이었다.
이와 같이 제작한 소자의 전자 방출 특성을 측정하였다. 제3도에서 측정 평가 장치의 구성을 개략적으로 나타낸다.
제3도에서는, 제1a도 및 제1b도와 마찬가지로, 부호(1)은 절연성 기판을 나타내고, 부호(5) (6)은 소자에 전압을 인가하기 위한 소자 전극이며, 부호(4)는 전자 방출부를 포함하는 박막이고, 부호(3)은 전자 방출부이다. 또한, 부호(31)은 소자에 전압을 인가하기 위한 전원을 나타내고, 부호(30)은 소자 전류 If를 측정하기 위한 전류계이며, 부호(34)는 소자로부터 방출되는 방출 전류 Ie를 측정하기 위한 양극이고, 부호(33)은 양극(34)에 전압을 인가하기 위한 고압 전원이며, 부호(32)는 방출 전류 Ie를 측정하기 위한 전류계이다. 전자 방출 소자의 소자 전류 If와 방출 전류 Ie를 측정할 때는, 전원(31)과 전류계(30)을 소자 전극(5)와 (6)에 연결하고, 양극(34)를 전원(31)에 연결하고, 전류계(32)를 전자 방출 소자 위에 배치하였다. 또한, 전자 방출 소자와 양극(34)를 진공 펌프 및 진공 게이지와 같은 추가의 필요 유닛(도시되지 않음)을 포함하는 진공 장치(35) 내에 배치하여, 소자를 목적하는 진공도하에서 측정 평가하는 것을 가능하게 하였다. 본 실시예에서는, 양극과 전자 방출 소자 사이의 거리를 4 mm로 설정하고, 양극의 전위를 1 kV로 설정하고, 전자 방출 특성을 측정하는 동안 진공 장치 내의 진공도를 1 x 10-6Torr로 설정하였다.
상기 측정 평가 장치를 사용하여 전자 방출 소자의 소자 전극(5)와 (6) 사이에 소자 전압을 인가하여 그 때 발생되는 소자 전류 If 와 방출 전류 Ie를 측정한 결과, 제5도에 나타낸 바와 같은 전류 대 전압 특성을 얻었다. 측정한 소자에서, 방출 전류 Ie는 소자 전압 Vf 약 8V에서부터 급격히 증가하였다. 소자 전압 Vf 16V에서, 소자 전류 If SMS 2.2mA이고, 방출 전류 Ie는 1.1μA이었다. 따러서, 전자 방출 효율 η=Ie/If (%)는 0.05 %이었다.
상술한 본 실시예에서, 전자 방출부를 형성하기 위해 소자 전극 사이에 삼각파의 펄스를 인가하여 포밍 처리하였지만, 소자 전극 사이에 인가된 펄스 파형은 삼각파로 한정되지 않고, 단형파와 같은 임의의 다른 목적하는 파형일 수 있다. 펄스의 파고치, 폭 및 간격은 또한 상술한 값에 한정되지는 않지만, 전자 방출부가 만족스럽게 형성되기만 하면 임의의 다른 목적하는 값으로 설정할 수도 있다.
[실시예 2]
상기 실시예 1과 유사한 전자 방출 소자의 제조 방법으로 수행하되, 물 100ml에 유기 금속 화합물물로서 아세트산 니켈(4 수화물) 0.01mol(2.488g)을 용해시켜서 도포액을 제조하였다. 스피너를 사용하여 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다. 그 다음, 기판을 350℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화니켈 미립자(평균 입경: 60Å)을 포함하는 미립자막을 형성함으로써, 전자 방출부 형성용 박막(2)를 제조하였다(제2b도). 미립자가 산화니켈로 제조되었다는 것을 X선 분석법으로 확인하였다.
[실시예 3]
부틸 아세테이트 1,000ml에 유기 금속 화합물로서 팔라듐 아세테이트 0.01 mol(2.249g)을 용해시켜서 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30 초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다.
본 실시예의 도포막을 X선 분석(XD)한 결과, X선 분석(분말 XD)에서 관찰 되는 팔라듐 아세테이트의 회절 패턴은 발견되지 않고, 도포막은 비결정성이라는 것을 확인하였다.
그 다음, 기판을 공기 분위기하에서 오븐 내에서 300℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화팔라듐 미립자(평균 입경: 75 Å)을 포함하는 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2)를 제조하였다(제2b도).
[실시예 4]
에틸 말로네이트 1,000ml에 유기 금속 화합물로서 팔라듐 말로네이트 0.01 mol(2.084g)을 용해시켜서 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다.
본 실시예의 도포막도 비결정성이었다.
[실시예 5]
에틸 부티레이트 1,000ml에 유기 금속 화합물로서 팔라듐 아세테이트 0.01mol(2.249g)을 용해시켜서 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다.
본 실시예의 도포막을 X선 분석(XD)한 결과, X선 분석(분말 XD)에서 관찰 되는 팔라듐 아세테이트의 회절 패턴은 발견되지 않고, 도포막은 비결정성이라는 것을 확인하였다.
[실시예 6]
클로로포름 1,000ml에 유기 금속 화합물로서 팔라듐 스테아레이트 0.01mol(6.733g)을 용해시켜서 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30 초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다. X선 분석 결과, 본 실시예의 도포막도 비결정성이었다. 이어서, 실시예 1과 마찬가지로, 소자 전극(5)와 (6) 사이에 전압을 인가하여 포밍 처리하였다. 본 실시예에서, T1을 1m초로 설정하고, T2를 10m초로 설정하고, 삼각파의 파고치를 6V로 설정하는 조건으로, 1 x 10-6Torr의 진공 분위기하에서 60초 동안 포밍 처리하여, 전자 방출 소자를 형성하였다. 실시예 1과 마찬가지로 제3도에 나타낸 측정 평가 장치를 사용하여 전자 방출 소자의 특성을 측정하였다. 그 결과, 소자 전압(Vf) 14V에서, 소자 전류(1f)는 2.1mA이고, 방출 전류(Ie)는 1.3μA이었다. 따라서, 전자 방출 효율 η = Ie/If (%)는 0.06%이었다.
[실시예 7]
클로로포름 1,000ml에 유기 금속 화합물로서 팔라듐 아세테이트 0.01mol (2.249g)과 아세트산 0.005mol(0.3g)을 용해시켜서 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다.
X선 분석 결과, 본 실시예의 도포막도 비결정성이었다.
[실시예 8]
전자원의 일부의 평면도를 제13도에서 선 14-14에 따라 절취한 단면도를 제14도에 나타낸다. 제13도, 제14도, 및 제15a도 내지 제15h도에서 동일한 부호는 동일한 부재를 나타낸다. 부호(1)은 기판을 나타내고, 부호(72)는 제7도의 Dxm에 대응하는 X 방향 배선 (또한, 하부 배선이라고 칭함)이며, 부호(73)은 제7도의 Dyn에 대응하는 Y 방향 배선 (또한, 상부 배선이라고 칭함)이고, 부호(4)는 전자 방출부를 포함하는 박막이며, 부호(5)와 (6)은 소자 전극이고, 부호(111)은 층간 절연층이며, 부호(112)는 소자 전극 (5)와 하부 배선 (72) 사이를 전기적으로 접속하기 위한 접촉 구멍이다.
제15a도 내지 제15h도를 참고로 제조 방법을 연속 공정의 순서로 다음에 상세히 기술하고자 한다.
[공정-a (제15a도)]
기판(1)로서 세척한 소다 석회 유리 상에 두께가 0.5 미크론인 산화실리콘막을 스퍼터링법으로 형성하였다. 그 다음, 이 기판(1) 상에 진공 증착법으로 두께가 50Å인 Cr 막과 두께가 6,000Å인 Au 막을 순차적으로 퇴적시켰다. 그 위에 스피너를 사용하여 회전하에 포토레지스트(AZ1370, 훽스트사 (Hoechst Co.)제)를 도포한 후 베이킹하였다. 그 후, 포토마스크상을 노출시키고 현상하여, 하부 배선 (72)의 레지스트 패턴을 형성하였다. 퇴적된 Au/Cr 막을 습식 에칭으로 선택적으로 제거하여, 목적하는 패턴의 하부 배선 (72)를 형성하였다.
[공정-b (제15b도)]
그 다음 두께가 1.0 미크론인 산화실리콘 막으로 형성되는 층간 절연층(111)을 RF 스퍼터링법으로 전체 기판 상에 퇴적시켰다.
[공정-c (제15c도)]
공정-b에서 퇴적시킨 산화실리콘 막에 접촉 구멍(112)를 형성시키기 위한 포토레지스트 패턴을 도포하고, 이것을 마스크로서 사용하여 층간 절연층(111)을 선택적으로 에칭시켜서 접촉 구멍(112)를 형성하였다. 에칭은 RIE (반응성 이온 에칭법으로 CF4와 H2기체 혼합물을 사용하여 행하였다.
[공정-d (제15d도)]
소자 전극(5)와 (6)과 이들 사이의 간격(G)를 한정하기 위한 패턴으로 포토레지스트(RD-2000N-41, 히다찌 케미칼사 (Hitachi Chemical Co., Lrd.) 제작)을 형성하였다. 그 위에 진공 증착법으로 두께가 50 Å인 Ti 막과 두께가 1,000 Å인 Ni 막을 순차적으로 퇴적시켰다. 포토레지스트 패턴을 유기 용매로 용해시켜서, 퇴적된 Ni/Ti 막을 리프트오프시켰다. 전극 폭 (W1)이 300 미크론이고 전극간격 (G)가 3 미크론인 소자 전극(5)와 (6)을 형성하였다.
[공정-e (제15e도)]
소자 전극(5)와 (6) 상에 상부 배선 (73)의 포토레지스트 패턴을 형성하였다. 그 다음, 그 위에 진공 증착법으로 두께가 50Å인 Ti 막과 두께가 5,000Å인 Au 막을 순차적으로 퇴적시켰다. 리프트오프시켜 불필요한 포토레지스트 패턴을 제거하여 상부 배선 (73)을 형성하였다.
[공정-f (제15f도)]
제16도는 본 공정에서 전자 방출 소자의 전자 방출부 형성용 박막 (2)를 형성하는데 사용하는 마스크의 일부를 나타내는 평면도이다. 마스크는 소자 전극과 그의 근방 사이의 각 간극(G)를 커버하는 개구를 갖는다. 두께가 1,000Å인 Cr 막(121)을 진공 증착법으로 퇴적시키고 마스크를 사용하여 패턴화하였다. 그 위에 스피너를 사용하여 회전하에 실시예 1에서 사용된 유기 금속 화합물(즉, 팔라듐 아세테이트의 부틸 아세테이트 용액)을 도포한 후 , 300 ℃에서 10분 동안 가열 소성하였다. 이와 같이 형성되고 주성분 원소로서 Pd 미립자를 포함하는 전자 방출부 형성용 박막 (2)의 두께는 100Å이었고, 그 시이트 저항치는 5 x 104Ω/?이었다. 상술한 바와 같이, 본 명세서에서 사용되는 "미립자 막"이라는 용어는 복수개의 미립자가 함께 집합된 막을 의미하는데, 그의 미세 구조에서는 미립자가 상호 각자 분산 배열될 뿐만 아니라, 상호 인접하거나 또는 증첩된다(아일랜드 형태를 포함함). 미립자의 입경은 상기 형태 중 어느 것에서도 분간될 수 있을 정도의 형상을 갖는 미립자의 직경을 의미한다.
[공정-g (제15g도)]
Cr 막(121) 소성 후의 전자 방출부 형성용 박막(2)를 산 에칭제로 에칭하여 목적하는 패턴으로 형성하였다.
[공정-h (제15h도)]
접촉 구멍(112) 이외의 표면을 덮기 위한 패턴으로 레지스트를 도포하였다. 그 다음, 그 위에 진공 증착법으로 두께가 50Å인 Ti 막과 두께가 5,000Å인 Au 막을 순차적으로 퇴적시켰다. 리프트오프시켜 불필요한 레지스트 패턴을 제거하여 접촉 구멍(112)를 퇴적물로 충전하였다.
상기 공정들의 결과, 절연성 기판(1) 상에 하부 배선(72), 층간 절연층(111), 상부 배선(73), 소자 전극(5)와 (6) 및 전자 방출부 형성용 박막(2) 등이 형성되었다.
이제, 제8도와 제9a도를 참고로, 상술한 바와 같이 제작한 전자원을 사용하여 표시 소자를 제조한 실시예를 기술하고자 한다.
상기 공정들에 의해 복수개의 평면형 표면 전도형 전자 방출 소자가 위에 제작된 기판(1)을 지지판(81) 상에 고정시켰다. 그 다음, 기판(71)의 5 mm 위에 상판(86) (유리 기판(83)의 내측면 상에 형광막(84)와 금속 백(85)가 적층된 것임)을 지지 프레임(82)를 삽입하여 배치하고, 상판(86), 지지 프레임(82) 및 지지판(81) 사이의 접속부에 프릿 유리를 도포한 후, 공기 또는 질소 분위기하에서 400℃ 내지 500℃에서 10 분 이상 조립체를 베이킹하여 접속부를 용봉하였다(제8도). 또한, 프릿 유리를 사용하여 지지판 (81)에 기판 (71)을 고정시켰다.
제8도에서, 부호(74)는 저나 방출 소자를 나타내고, 부호(72)와 (73)은 각각 X 방향 배선 및 Y 방향 배선이다.
형광막(84)는 단색의 경우에는 형광체만으로 형성된다. 본 실시예에서는, 형광체의 스트라이프 패턴을 사용하여 칼라 화상을 만든다. 따라서, 형광막 (84)는 먼저 흑색 스트라이프를 형성한 다음, 흑색 스트라이프 사이의 간극에 각 색상의 형광체를 도포하여 제작하였다. 흑색 스트라이프는 당업계에서 통상적으로 사용하는 그래파이트를 주성분으로 하는 물질을 사용하여 형성하였다. 슬러리법으로 유리 기판 (83) 위에 형광체를 도포하였다.
형광막(84)의 내부측 표면에 통상적으로 금속 백(85)를 배치한다. 형광막을 형성한 후, 금속 백(85)를 형광막의 내부측 표면을 평활화 처리(이 공정은 통상적으로 필르밍이라고 칭함)한 후 그 위에 진공 증착법으로 A1을 퇴적시켜서 제작하였다.
형광막(84)의 전도성을 증가시키기 위하여, 몇몇 경우에는 상판(86)에 형광막(84)의 외부측 표면 상에 투명 전극(도시되지 않음)을 제공할 수 있다. 이러한 투명 전극은 본 실시예에서는 금속 백만으로도 충분한 전도성이 얻어지기 때문에 생략하였다.
상기 용봉 전에, 칼라의 경우에는 각 색상의 형광체와 전자 방출 소자가 정확히 대응하여야 하므로 각 부분을 충분히 주의하여 정렬시켰다.
이와 같이 완성한 유리 엔벨로프 내의 분위기를 배기관(도시되지 않음)을 통하여 진공 펌프로 배기하였다. 충분한 진공도에 도달한 후, 엔벨로프 외부 단자 Dox1 내지 Doxm과 Doy1 내지 Doyn을 통하여 전자 방출 소자(74)의 소자 전극(5)와 (6) 사이에 전압을 인가하여, 전자 방출부 형성용 박막(2)를 통전 처리(포밍 처리)하여 전자 방출부 (3)을 제조하였다. 포밍 처리하는데 사용되는 전압 파형을 제4a도에 나타낸다.
구체적으로, 제4a도에서 T1과 T2는 각각 전압 파형의 펄스 폭과 펄스 간격을 나타낸다. 본 실시예에서, T1을 1 m초로 설정하고, T2를 10m초로 설정하고, 삼각파의 파고치(즉, 통전 (포밍) 동안의 피이크 전압)을 5V로 설정하는 조건으로, 약 1 x 10-6Torr의 진공 분위기하에서 60 초 동안 포밍 처리하였다.
이와 같이 형성한 전자 방출부(3)에서는, 주성분 원소로서 팔라듐 미립자가 분산되고, 이 미립자의 평균 입경은 35Å이었다.
그 다음, 포밍 처리를 종료한 후, 전자 방출 소자(74)의 소자 전극(5)와 (6) 사이에 전압을 인가하여 상술한 활성화 처리를 행하였다.
제4b도에 나타낸 전압 파형 (삼각파가 아니라 단형파)을 사용하여 활성화 처리를 행하였다. 본 실시예에서, T1을 1 m초로 설정하고, T2를 10m초로 설정하고, 파고치를 14 V로 설정하는 조건으로, 1 x 10-6Torr의 진공 분위기하에서 활성화 처리를 행하였다.
그 후, 배기관(도시되지 않음)을 통하여 엔벨로프(88)의 내부를 더 배기하여 진공도를 약 10-6.5Torr로 한 다음, 가스 버너를 사용하여 배기관(도시되지 않음)을 가열하고 용융시켜 용봉하였다.
마지막으로, 밀봉 후 진공도를 유지하기 위하여, 엔벨로프를 게터 처리하였다. 이 처리는 용기를 밀봉하기 직전에, 고주파 가열 등으로 엔벨로프 내의 소정의 위치 (도시되지 않음)에 배치시킨 게터를 가열하여 게터의 증착막을 형성함으로써 수행하였다. 게터는 주성분으로서 Ba 등을 포함하였다.
이와 같이 완성한 본 발명의 화상 형성 장치에서, 엔벨로프 외부 단자 Dox1 내지 Doxm과 Doy1 내지 Doyn을 통하여 주사 신호와 변조 신호를 신호 발생 수단 (도시되지 않음)으로부터 목적하는 전자 방출 소자 각각에 인가하여 전자를 방출 시켰다. 동시에, 고압 단자(Hv)를 통하여 금속 백(85)에 수 kV 이상의 고압을 인가하여, 전자 비임을 가속시켜 형광막 (84)에 충돌시켰다. 이와 같이 하여, 형광체를 여기 발광시켜 화상을 표시하였다.
또한, 상기 공정들로 제작한 평면형 표면 전도형 전자 방출 소자의 특성을 파악하기 위해, 제1a도와 제1b도에 나타낸 평면형 표면 전도형 전자 방출 소자와 동일한 L1, W 등으로 나타내지는 치수를 갖는 비교 시료를 제작하여, 그의 전자 방출 특성을 상술한 제3도에 나타낸 측정 평가 장치를 사용하여 측정하였다.
양극과 전자 방출 소자 사이의 거리를 4mm로 설정하고, 양극의 전위를 1 kV로 설정하고, 전자 방출 특성을 측정하는 동안 진공 장치 내의 진공도를 1 x 10-7Torr로 설정하는 조건으로 비교 시료를 측정하였다.
소자 전극(5)와 (6) 사이에 소자 전압을 인가하여 그 때 발생되는 소자 전류(If)와 방출 전류(Ie)를 측정한 결가, 제5도에 나타낸 바와같은 전류 대 전압 특성을 얻었는데, 이 때 전류는 전압에 대하여 단조 증가하였다.
측정한 비교 소자에서, 방출 전류(Ie)는 소자 전압(Vf) 약 8V에서부터 급격히 증가하였다. 소자 전압(Vf) 14V에서, 소자 전류 (If)는 2.2mA이고, 방출 전류(Ie)는 1.1μA이었다. 따라서, 전자 방출 효율 η = Ie/If (%)는 0.05 %이었다.
[실시예 9]
본 실시예의 전자 방출 소자로서 제1a도와 제1b도에 나타낸 형태의 전자 방출 소자를 제작하였다. 제1a도와 제1b도는 각각 소자의 평면도와 단면도이다. 제1a도와 제1b도에서, 부호(1)은 절연성 기판을 나타내고, 부호(5)와 (6)은 소자에 전압을 인가하기 위한 소자 전극이며, 부호(4)는 전자 방출부를 포함하는 박막이고, 부호(3)은 전자 방출부이다. 또한, 제1a도와 제1b도에서, L1은 소자 전극(5)와 (6) 사이의 간격을 나타내고, W1은 소자 전극의 폭을 나타내며, d는 소자 전극의 두께를 나타내고, W2는 소자의 폭을 나타낸다.
본 실시 태양의 전자 방출 소자의 제조 방법을 제2a도 내지 제2c도를 참고로 다음에 기술하고자 한다.
절연성 기판 1로서 석영판을 사용하였고, 이 석영판을 유기 용매로 충분히 세척한 후, 기판(1)의 표면 상에 Ni로 제조된 소자 전극(5)와 (6)을 형성하였다(제2a도). 이 때, 소자 전극 사이의 간격(L1)은 3 미크론으로 설정하고, 소자 전극의 폭(W1)은 500미크론으로 설정하고, 그의 두께(d)는 1,000Å으로 설정하였다.
부틸 아세테이트 100ml에 유기 금속 화합물로서 팔라듐 아세테이트 0.1mol(22.49 g)을 용해시켜서 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하여 막을 형성하였다. 그 다음, 기판을 공기 분위기하에서 오븐 내에서 300℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화팔라듐 미립자(평균 입경; 73Å)로 이루어진 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2)를 제조하였다(제2b도). 미립자가 산화팔라듐으로 제조 되었다는 것을 X선 분석법으로 확인하였다. 전자 방출부 형성용 박막(2)는 폭(W)(소자 폭에 대응함)이 300미크론이었고, 소자 전극(5)와 (6) 사이의 거의 중앙에 배치하였다. 또한, 전자 방출부 형성용 박막(2)의 두께는 100Å이었고, 그의 시이트 저항치는 5 x 104Ω/? 이었다.
그 다음, 제1도와 동일한 방법으로 포밍 처리를 행하였다. 본 실시예에서는, T1을 1m초로 설정하고, T2 를 10m초로 설정하고, 삼각파의 파고치(즉, 통전 포밍 동안의 피이크 전압)을 5 V로 설정함으로써, 포밍 처리를 위한 전압 파형(제4도a)를 설정하여, 약 1 x 10-6Torr의 진공 분위기하에서 60초 동안 포밍 처리 하였다.
이와 같이 형성한 전자 방출부 (3)에서는, 주성분 원소로서 팔라듐 미립자가 분산되고, 미립자의 평균 입경은 32Å이었다.
이상과 같이 제작한 소자의 전자 방출 특성을 실시예 1에서와 동일한 방법으로 측정하였다. 구체적으로, 전자 방출 소자의 소자 전극(5)와 (6) 사이에 소자 전압을 인가하여 그 때 발생되는 소자 전류(If)와 방출 전류 (Ie)를 제3도에 나타낸 측정 평가 장치를 사용하여 측정하였다. 그 결과, 제5도에 나타낸 바와 같은 전류 대 전압 특성을 얻었다. 측정한 소자에서, 방출 전류(Ie)는 소자 전압(Vf) 약 8V에서부터 급격히 증가하였다. 소자 전압(Vf) 16V에서, 소자 전류(If)는 2.0 mA이고, 방출 전류(Ie)는 1.0 μA이었다. 따라서, 전자 방출 효율 η = Ie/If (%)는 0.05 %이었다.
[실시예 10]
상기 실시예에 9와 유사한 전자 방출 소자의 제조 방법으로 수행하되, 물 100ml에 유기 금속 화합물로서 니켈 아세티에트(4 수화물) 0.1 mol(24.88 g)을 용해시켜서 도포액을 제조하였다. 스피너를 사용하여 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다. 그 다음, 기판을 350℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화니켈 미립자(평균 입경; 60 Å)로 이루어진 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2) 제조하였다(제2b도). 미립자가 산화니케로 제조되었다는 것을 X선 분석법으로 확인하였다.
도포막을 X선 회절법과 광학 현미경으로 관찰한 결과, 결정이 침전되지 않고, 도포막이 균일하다는 것을 발견하였다.
[실시예 11]
본 실시예의 전자 방출 소자로서 제1a도와 제1b도에 나타낸 형태의 전자 방출 소자를 제작하였다. 제1a도와 제1b도는 각각 소자의 평면도와 단면도이다. 제1a도와 제1b도에서, 부호(1)은 절연성 기판을 나타내고, 부호(5)와 (6)은 소자에 전압을 인가하기 위한 소자 전극이며, 부호(4)는 전자 방출부를 포함하는 박막이고, 부호(3)은 전자 방출부이다. 또한, 제1a도와 제1b도에서, L1은 소자 전극(5)와 (6) 사이의 간격을 나타내고, W1은 소자 전극의 폭을 나타내며, d는 소자 전극의 두께를 나타내고, W2는 소자의 폭을 나타낸다.
본 실시 태양의 전자 방출 소자의 제조 방법을 제2a도 내지 제2c도를 참고로 다음에 기술하고자 한다.
절연성 기판(1)로서 석영판을 사용하였고, 이 석영판을 유기 용매로 충분히 세척한 후, 기판(1)의 표면 상에 Ni로 제조된 소자 전극(5)와 (6)을 형성하였다(제2a도). 이 때, 소자 전극 사이의 간격(L1)은 3 미크론으로 설정하고, 소자 전극의 폭(W1)은 500 미크론으로 설정하고, 그의 두께(d)는 1,000Å으로 설정하였다.
부틸 아세테이트 100ml에 유기 금속 화합물로서 팔라듐 아세테이트 0.1mol (22.49g)과 아세트산 0.01mol (600mg)을 용해시켜서 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30 초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하여 막을 형성하였다. 그 다음, 기판을 공기 분위기하에서 오븐 내에서 300℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화팔라듐 미립자 (평균 입경: 78Å)을 포함하는 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2)을 제조하였다(제2b도). 미립자 산화팔라듐으로 제조되었다는 것을 X선 분석법으로 확인하였다. 전자 방출부 형성용 박막(2)는 폭(W)(소자 폭에 대응함)이 300 미크론이었고, 소자 전극(5)와 (6) 사이의 거의 중앙에 배치하였다. 또한, 전자 방출부 형성용 박막 (2)의 두께는 100Å이었고, 그의 시이트 저항치는 5 x 104Ω/?이었다.
그 다음, 실시예 1에서와 동일한 방법으로 포밍 처리를 행하였다. 포밍 처리에서 사용되는 전압 파형을 제4a도에 나타낸다.
구체적으로, 제4a도에서 T1과 T2는 각각 전압 파형의 펄스 폭과 펄스 간격을 나타낸다. 본 실시예에서, T1을 1 m초로 설정하고, T2를 10m초로 설정하고, 삼각파의 파고치 (즉, 통전 포밍 동안의 피이크 전압)을 5 V로 설정하는 조건으로, 약 1 x 10-6Torr의 진공 분위기하에서 60 초 동안 포밍 처리하였다.
이와 같이 형성한 전자 방출부 (3)에서는, 주성분원소로서 팔라듐 미립자가 분산되고, 이 미립자의 평균 입경은 35 Å이었다.
이상과 같이 제작한 소자의 전자 방출 특성을 측정하였다. 구체적으로, 소자 전극(5)와 (6) 사이에 소자 전압을 인가하여 그 때 발생되는 소자 전류(If)와 방출 전류(Ie)를 제3도에 나타낸 측정 평가 장치를 사용하여 측정하였다. 그 결과, 제5도에 나타낸 바와 같이 전류 대 전압 특성을 얻었다. 측정한 소자에서, 방출 전류(Ie)는 소자 전압 (Vf) 약 8V에서부터 급격히 증가하였다. 소자 전압 (Vf) 16V에서, 소자 전류(If)는 2.2mA이고, 방출 전류 (Ie)는 1.1μA이었다. 따라서, 전자 방출 효율 η = Ie/If (%)는 0.05 %이었다.
상술한 본 실시예에서, 전자 방출부를 형성하기 위해 소자 전극 사이에 삼각파의 펄스를 인가하여 포밍 처리하였지만, 소자 전극 사이에 인가된 펄스 파형은 삼각파로 한정되지 않고, 단형파와 같은 임의의 다른 목적하는 파형일 수 있다. 펄스의 파고치, 폭 및 간격은 또한 상술한 값에 한정되지는 않으며, 전자 방출부가 만족스럽게 형성되기만 하면 임의의 다른 목적하는 값으로 설정할 수도 있다.
[실시예 12]
상기 실시예 11과 유사한 전자 방출 소자의 제조 방법으로 수행하되, 물 1,000ml에 유기 금속 화합물로서 니켈 아세테이트(4 수화물) 0.1mol(24.88g)과 프로피온산 0.01mol(740mg)을 용해시켜서 도포액을 제조하였다. 스피너를 사용하여 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하였다. 그 다음, 기판을 350℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화니켈 미립자 (평균 입경; 68Å)로 이루어진 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2)를 제조하였다(제2b도). 미립자가 산화니켈로 제조되었다는 것을 X선 분석법으로 확인하였다.
[실시예 13]
아세톤 1,000ml에 유기 금속 화합물로서 팔라듐 트리플루오로아세테이트 10g과 트리플루오로아세트산 1g을 용해시켜서 도포액을 제조하였다. 절연성 기판(1) 상에 도포액을 도포하였다.
도포막을 광학 현미경으로 관찰하고 X선 회절법으로 분석한 결과, 결정이 침전되지 않았고 도포막이 균일하다는 것을 발견하였다.
[실시예 14]
본 실시예의 전자 방출 소자로서 제1a도와 제1b도에 나타낸 형태의 전자 방출 소자를 제작하였다. 제1a도와 제1b도는 각각 소자의 평면도와 단면도이다. 제1a도와 제1b도에서, 부호(1)은 절연성 기판을 나타내고, 부호(5)와 (6)은 소자에 전압을 인가하기 위한 소자 전극이며, 부호(4)는 전자 방출부를포함하는 박막이고, 부호(3)은 전자 방출부이다. 또한, 제1a도와, 제1b도에서, L1은 소자 전극(5)와 (6) 사이의 간격을 나타내고, W1은 소자 전극의 폭을 나타내며, d는 소자 전극의 두께를 나타내고, W2는 소자의 폭을 나타낸다.
본 실시 태양의 전자 방출 소자의 제조 방법을 제2a도 내지 제2c도를 참고로 다음에 기술하고자 한다.
절연성 기판(1)로서 석영판을 사용하였고, 이 석영판을 유기 용매로 충분히 세척한 후, 기판(1)의 표면 상에 Ni로 제조된 소자 전극(5)와 (6)을 형성하였다 (제2a도). 이 때, 소자 전극 사이의 간격(L1)은 3 미크론으로 설정하고, 소자 전극의 폭 (W1은 500미크론으로 설정하고, 그의 두께 (d)는 1,000Å으로 설정하였다.
금속 함량이 약 1 중량%가 되도록 부틸 아세테이트 97.89g에 유기 금속 화합물로서 팔라듐 아세테이트 2.11g 을 용해시키고, 이 용액을 0.2미크론의 테프론 필터로 여과하여 도포액을 제조하였다. 미까사사가 제작한 스피너를 사용하여 1,000rpm에서 30초 동안 소자 전극(5)와 (6)이 형성된 절연성 기판(1) 상에 도포액을 도포하여 막을 형성하였다. 그 다음, 기판을 공기 분위기하에서 오븐 내에서 300℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화팔라듐 미립자 (평균 입경; 74Å)로 이루어진 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2)를 제조하였다(제2b도). 미립자가 산화파라듐으로 제조되었다는 것을 X선 분석법으로 확인하였다. 전자 방출부 형성용 박막(2)는 폭(W)(소자 폭에 대응함)이 300미크론이었고, 소자 전극(5)와 (6) 사이의 거의 중앙에 배치하였다. 또한, 전자 방출부 형성용 박막(2)의 두께는 100Å이었고, 그의 시이트 저항치는 5 x 104Ω/?이었다.
도포막을 X선 회절법으로 분석한 결과, 결정이 침전되지 않았고 도포막이 비정질이고 균일하다는 것을 발견하였다.
그 다음, 실시예 1에서와 동일한 방법으로 포밍 처리를 행하였다. 포밍 처리에서 사용되는 전압 파형을 제4a도에 나타낸다.
구체적으로, 제4a도에서 T1과 T2는 각각 전압 파형의 펄스 폭과 펄스 간격을 나타낸다. 본 실시예에서, T1을 1m초로 설정하고, T2를 10m초로 설정하고, 삼각파의 파고치(즉, 통전 포밍 동안의 피크 전압)을 5V로 설정하는 조건으로, 약 1 x 10-6Torr의 진공 분위기하에서 60 초 동안 포밍 처리하였다.
이와 같이 형성된 전자 방출부(3)에서는, 주성분원소로서 팔라듐 미립자가 분산되고, 미립자의 평균 입경은 32Å이었다.
이상과 같이 제작한 소자의 전자 방출 특성을 실시예 1과 동일한 방법으로 측정하였다. 구체적으로, 전자 방출 소자의 전극(5)와 (6) 사이에 소자 전압을 인가하여 그 때 발생되는 소자 전류(If)와 방출 전류 (Ie)를 제3도에 나타낸 측정 평가 장치를 사용하여 측정하였다. 그 결과, 제5도에 나타낸 바와 같은 전류 대 전압 특성을 얻었다. 측정한 소자에서, 방출 전류(Ie)는 소자 전압(Vf) 약 8V에서부터 급격히 증가하였다. 소자 전압(Vf) 16V에서, 소자 전류 (If)는 2.2mA이고, 방출 전류(Ie)는 1.1 μA이었다. 따라서, 전자 방출 효율 η=Ie/If(%)는 0.05%이었다.
[실시예 15]
상기 실시예 14와 유사한 전자 방출 소자의 제조 방법으로 수행하되, 에틸트리플루오로아세테이트 100ml에 유기 금속 화합물로서 로듐 트리플루오로아세테이트 0.01mol(3.289g)을 용해시켜서 도포액을 제조하였다. 스피너를 사용하여 소자 전극(5)와 (6)이 형성된 기판(1) 상에 도포액을 도포하였다. 그 다음, 기판을 350℃로 가열하여, 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화로듐 미립자 (평균 입경: 78Å)을 포함하는 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2)를 제조하였다(제2b도).
도포막을 X선 회절법으로 분석한 결과, 결정이 침전되지 않고 도포막이 비정질이고 균일하다는 것을 발견하였다.
[실시예 16]
(팔라듐 숙시네이트를 사용한 전자 방출 소자의 제작)
본 실시예의 전자 방출 소자로서 제1a도와 제1b도에 나타낸 형태의 전자 방출 소자를 제작하였다. 제1a도와 제1b도는 각각 소자의 평면도와 단면도이다. 제1a도와 제1b도에서, 부호(1)은 절연성 기판을 나타내고, 부호(5)와 (6)은 소자에 전압을 인가하기 위한 소자 전극이며, 부호(4)는 전자 방출부를 포함하고 박막이고 부호(3)은 전자 방출부이다. 또한 제1a도와 제1b도에서, L1은 소자 전극(5)와 (6) 사이의 간격을 나타내고, W1은 소자 전극의 폭을 나타내며, d는 소자 전극의 두께를 나타내고, W2는 소자의 폭을 나타낸다.
본 실시 태양의 전자 방출 소자의 제조 방법을 제2a도 내지 제2c도를 참고로 다음에 기술하고자 한다.
절연성 기판(1)로서 석영판을 사용하였고, 이 석영판을 유기 용매로 충분히 세척한 후, 기판(1)의 표면 상에 Ni로 제조된 소자 전극(5)와 (6)을 형성하였다(제2a도). 이 때, 소자 전극 사이의 간격(L1)은 3 미크론으로 설정하고, 소자 전극의 폭(W1)은 500미크론으로 설정하고, 그의 두께(d)는 1,000 Å으로 설정하였다.
금속 함량이 약 0.2 중량%가 되도록 아세톤에 유기 금속 화합물로서 팔라듐 숙시네이트를 용해시키고, 이 용액을 0.2미크론의 테프론 필터로 여과하여 도포액을 제조하였다.
금속 팔라듐과 숙신산에 질산을 가한 다음, 반응 생성물을 가열 환류시켜서 팔라듐 숙시네이트를 얻었다.
미까사사가 제작한 스피너를 사용하여 1,000 rpm에서 30 초 동안 소자 전극(5)와 (6)이 형성된 기판(1) 상에 도포액을 도포하여 막을 형성하였다. 그 다음, 기판을 가열하여 유기 금속 화합물을 기판 상에 분해 증착시켜, 산화팔라듐 미립자(평균 입경; 70Å)로 이루어진 미립자 막을 형성함으로써, 전자 방출부 형성용 박막(2)를 제조하였다(제2b도). 미립자가 산화팔라듐으로 제조되었다는 것을 X선 분석법으로 확인하였다.
전자 방출부 형성용 박막(2)는 폭(W)(소자 폭에 대응함)이 300미크론이었고, 소자 전극(5)와 (6) 사이의 거의 중앙에 배치하였다. 또한, 전자 방출부 형성용 박막(2)의 두께는 100Å이었고, 그의 시이트 저항치는 약 4 x 104Ω/?이었다.
본 명세서에서 사용되는 "미립자 막"이라는 용어는 복수개의 미립자가 함께 집합된 막을 의미하는데, 그의 미세 구조에서는 미립자가 상호 각자 분산 배열될 뿐 아니라, 상호 인접하거나 또는 중첩된다 (아일랜드 형태를 포함함). 미립자의 입경은 상기 형태 중 어느 것에서도 형상이 분간될 수 있는 미립자의 직경을 의미 한다.
그 다음, 실시예 1과 동일한 방법으로 포밍 처리를 행하였다. 포밍 처리에서 사용되는 전압 파형을 제4a도에나타낸다.
구체적으로, 제4a도에서 T1과 T2는 각각 전압 파형의 펄스 폭과 펄스 간격을 나타낸다. 본 실시예에서, T1을 1m초로 설정하고, T2를 10m초로 설정하고, 삼각파의파고치(즉, 통전 포밍 동안의 피이크 전압)을 6V로 설정하는 조건으로, 약 1 x 10-6Torr의 진공 분위기하에서 60초 동안 포밍 처리하였다.
이와 같이 형성한 전자 방출부(3)에서는, 주성분 원소로서 팔라듐 미립자가 분산되고, 미립자의 평균 입경은 30Å이었다.
이상과 같이 제작한 소자의 전자 방출 특성을 실시예 1과 동일한 방법으로 측정하였다.
구체적으로, 제3도에 나타낸 측정 평가 장치를 사용하여 전자 방출 소자의 소자 전극(5)와 (6) 사이에 소자 전압을 인가하여 그 때 발생되는 소자 전류(If)와 방출 전류(Ie)를 측정하였다. 그 결과, 제5도에 나타낸 바와 같은 전류대 전압 특성을 얻었다. 측정한 소자에서, 방출 전류(Ie)는 소자 전압(Vf) 약 8 V에서부터 급격히 증가하였다. 소자 전압(Vf) 16 V에서, 소자 전류 (If)는 2.0mA이고, 방출 전류(Ie)는 1.0μA이었다. 따러서, 전자 방출 효율 η = Ie/If (%)는 0.05 %이었다.
[실시예 17]
(팔라듐 말로네이트를 사용한 전자 방출 소자의 제작)
상기 실시예 16에서 유기 금속 화합물로서 파라듐 숙시네이트 대신에 팔라듐 말로네이트(금속 함량은 약 0.2 중량%임)을 사용한 것을 제외하고는 상기 실시예 16과 유사한 방법으로 전자 방출 소자를 제작하였다.
실시예 16과 마찬가지로, 금속 팔라듐과 말론산에 질산을 가한 다음, 반응 생성물을 가열 환류시켜서 팔라듐 말로네이트를 얻었다.
이와 같이 제작한 전자 방출 소자의 특성을 평가한 결과, 소자 전압(Vf) 16V에서, 소자 전류 (If)는 2.1mA이고, 방출 전류 (Ie)는 1.1μA이었다. 따라서, 전자 방출 효율 η = Ie/If (%)는 0.05 %이었다.
[실시예 18]
(팔라듐 프탈레이트를 사용한 전자 방출 소자의 제작)
상기 실시예 16에서 유기 금속 화합물로서 팔라듐 숙시네이트 대신에 팔라듐 프탈레이트(금속 함량은 약 0.2 중량%임)을 사용한 것을 제외하고는 상기 실시예 16과 유사한 방법으로 전자 방출 소자를 제작하였다.
실시예 16과 마찬가지로, 금속 팔라듐과 프탈산에 질산을 가한 다음, 반응 생성물을 가열 환류시켜서 팔라듐 프탈레이트를 얻었다.
도포막을 광학 현미경으로 관찰하고 X선 회절법으로 분석한 결과, 결정이 침전되지 않았고 도포막이 균일하다는 것을 발견하였다.
[실시예 19]
(니켈 말로네이트를 사용한 전자 방출 소자의 제작)
상기 실시예 16에서 유기 금속 화합물로서 팔라듐 숙시네이트 대신에 니켈 말로네이트(금속 함량은 약 0.2 중량%임)을 사용한 것을 제외하고는 상기 실시예 16과 유사한 방법으로 전자 방출 소자를 제작하였다.
니켈 말로네이트는 수산화니켈과 말론산으로부터 합성하였다.
도포막을 광학 현미경으로 관찰하고 X선 회절법으로 분석한 결과, 결정이 침전되지 않았고 도포막이 균일하다는 것을 발견하였다.
[잇점]
실시예 1에서 제조한 산화팔라듐의전자방출부 형성용 박막의 시이트 저항치의 변화는 선행 기술의 10 %보다 더 작은 5 % 이내이었다. 또한, 포밍 결과와 소자의 전자 방출의 변화도 선행 기술의 변화보다 더 작았다.
본 발명의 제조 방법으로, 균일한 전자 방출부 형성용 박막을 얻을 수 있고, 이 전자 방출부 형성용 박막을 사용하여 전자 방출 소자를 제작할 때, 이들 소자의 특성의 변화도 작다. 그 결과, 이 전자 방출 소자를 사용하여 화상 형성 장치를 제작할 때 휘도 불균일 및(또는) 전자 방출부의 결함으로 인한 불량품의 수가 감소될 수 있다.

Claims (25)

  1. 하기 일반식(1)의 금속 카르복실레이트, 유기 용매 및(또는) 물을 함유하는, 전자 방출 소자의 전자 방출부를 형성하기 위한 (전자 방출 소자 제조용) 용액.
    [일반식 1]
    (R(COO)k)mM
    식 중, k는 1 내지 4의 수이고, m은 1 내지 4의 수이고, R은 CnX2n+1-k(여기서, X는 수소 또는 할로겐(수소 및 할로겐 원자의 총수는 2n+1임)이고, n은 0 내지 30의 정수이고, M은 금속이다.
  2. 제1항에 있어서, 상기 유기 용매가 카르복실산 에스테르인 용액.
  3. 제2항에 있어서, 상기 카르복실산 에스테르가 일반식(I) 중의 R(COO)k와 동일한카르복실기를 갖는 것인 용액.
  4. 제2항에 있어서, 상기 카르복실산 에스테르가 일반식(I) 중의 R(COO)k와 R 부분이 상이한 카르복실기를 갖는 것인 용액.
  5. 제1항에 있어서, 상기 유기 용매가 탄화수소 할라이드인 용액.
  6. 제1항에 있어서, 상기 일반식(I)의 금속 카르복실레이트의 함량이 0.1 중량% 내지 10 중량%인 용액.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 카르복실산을 더 포함하는 용액.
  8. 제7항에 있어서, 상기 카르복실산은 일반식(I) 중의 R(COO)k와 동일한 카르복실기를 갖는 것인 용액.
  9. 제8항에 있어서, 상기 카르복실산이 일반식(I)의 금속 카르복실레이트를 기준으로 1 내지 1/100 당량의 카르복실기를 갖는 것인 용액.
  10. 제7항에 있어서, 상기 카르복실산이 일반식(I) 중의 R(COO)k와 R 부분이 상이한 카르복실기를 갖는 것인 용액.
  11. 제10항에 있어서, 상기 카르복실산이 일반식(I)의 금속 카르복실레이트를 기준으로 1 내지 1/100 당량의 카르복실기를 갖는 것인 용액.
  12. 전자 방출부를 포함하는 전도성 막이 전극 사이에 제공된 전자 방출 소자의 제조 방법에 있어서, 전자 방출부가 형성될 전도성 막의 형성 방법은 하기 일반식(I)의 금속 카르복실레이트, 유기 용매 및(또는) 물을 함유하는 용액을 도포 및 소성 하는 단계를 포함하는 것인 방법.
    [일반식 1]
    (R(COO)k)mM
    식 중, k는 1 내지 4의 수이고, m은 1 내지 4의 수이고, R은 CnX2n+1-k(여기서, X는 수소 또는 할로겐(수소 및 할로겐 원자의 총수는 2n+1임)이고, n은 0 내지 30의 정수이고, M은 금속이다.
  13. 제12항에 있어서, 상기 유기 용매가 카르복실산 에스테르인 전자 방출 소자의 제조 방법.
  14. 제13항에 있어서, 상기 카르복실산 에스테르가 일반식(I) 중의 R(COO)k와 동일한 카르복실기를 갖는 것인 전자 방출 소자의 제조 방법.
  15. 제13항에 있어서, 상기 카르복실산 에스테르가 일반식(I) 중의 R(COO)k와 R 부분이 상이한 카르복실기를 갖는 것인 전자 방출 소자의 제조방법.
  16. 제12항에 있어서, 상기 유기 용매가 탄화수소 할라이드인 전자 방출소자의 제조 방법.
  17. 제12항에 있어서, 상기 일반식(I)의 금속 카르복실레이트의 함량이 0.1 중량% 내지 10 중량%인 전자 방출 소자의 제조 방법.
  18. 제12항에 있어서, 카르복실산을 더 포함하는 것인 전자 방출 소자의 제조 방법.
  19. 제18항에 있어서, 상기 카르복실산이 일반식(I) 중의 R(COO)k와 동일한 카르복실기를 갖는 것인 전자 방출 소자의 제조 방법.
  20. 제19항에 있어서, 상기 카르복실산이 일반식(I)의 금속 카르복실레이트를 기준으로 1 내지 1/100 당량의 카르복실기를 갖는 것인 전자 방출 소자의 제조 방법.
  21. 제18항에 있어서, 상기 카르복실산이 일반식(I) 중의 R(COO)k와 R 부분이 상이한 카르복실기를 갖는 것인 전자 방출 소자의 제조 방법.
  22. 제21항에 있어서, 상기 카르복실산이 일반식(I)의 금속 카르복실레이트를 기준으로 1 내지 1/100 당량의 카르복실기를 갖는 것인 전자 방출 소자의 제조 방법.
  23. 제12항 내지 22항 중 어느 하나의 항에 있어서, 상기 막 형성 단계에 의해 형성된 전도성 막에 전압을 인가하는 단계를 더 포함하는 전자 방출 소자의 제조 방법.
  24. 전자 방출 소자가 제12항에 기재된 제조 방법에 의해 제조되는 것이 특징인 다수의 전자 방출 소자를 포함하는 전자원의 제조 방법.
  25. 전자 방출 소자가 제12항에 기재된 제조 방법에 의해 제조되는 것이 특징인, 전자 방출 소자 및 화상 형성 부재를 포함하는 화상 형성 장치의 제조 방법.
KR1019950023800A 1994-08-11 1995-08-02 전자 방출 소자 제조용 용액, 전자 방출 소자의 제조 방법, 및 화상 형성 장치의 제조 방법 KR100198766B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP94-209375 1994-08-11
JP20937594A JP3214985B2 (ja) 1994-08-11 1994-08-11 電子放出部形成用材料、電子放出素子および画像形成装置の製造方法
JP94-209379 1994-08-11
JP20937994A JP3214986B2 (ja) 1994-08-11 1994-08-11 電子放出部形成用材料、電子放出素子および画像形成装置の製造方法
JP10161495A JP3103005B2 (ja) 1995-04-04 1995-04-04 導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP10161595A JP3120952B2 (ja) 1995-04-04 1995-04-04 導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP95-101615 1995-04-04
JP95-101614 1995-04-04

Publications (1)

Publication Number Publication Date
KR100198766B1 true KR100198766B1 (ko) 1999-07-01

Family

ID=27468941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023800A KR100198766B1 (ko) 1994-08-11 1995-08-02 전자 방출 소자 제조용 용액, 전자 방출 소자의 제조 방법, 및 화상 형성 장치의 제조 방법

Country Status (8)

Country Link
US (2) US5716618A (ko)
EP (1) EP0696813B1 (ko)
KR (1) KR100198766B1 (ko)
CN (1) CN1083145C (ko)
AT (1) ATE225567T1 (ko)
AU (1) AU710259B2 (ko)
CA (1) CA2155714C (ko)
DE (1) DE69528423T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3302278B2 (ja) * 1995-12-12 2002-07-15 キヤノン株式会社 電子放出素子の製造方法並びに該製造方法を用いた電子源及び画像形成装置の製造方法
EP0803890B1 (en) 1996-04-26 2003-03-19 Canon Kabushiki Kaisha Method of manifacturing electron emitting device, electron source and image-forming apparatus using the same
JP3323847B2 (ja) 1999-02-22 2002-09-09 キヤノン株式会社 電子放出素子、電子源および画像形成装置の製造方法
JP3323849B2 (ja) * 1999-02-26 2002-09-09 キヤノン株式会社 電子放出素子およびこれを用いた電子源およびこれを用いた画像形成装置
EP2161735A3 (en) * 1999-03-05 2010-12-08 Canon Kabushiki Kaisha Image formation apparatus
US6653735B1 (en) * 2002-07-30 2003-11-25 Advanced Micro Devices, Inc. CVD silicon carbide layer as a BARC and hard mask for gate patterning
JP2009187825A (ja) * 2008-02-07 2009-08-20 Canon Inc 画像表示装置の製造方法
WO2011096550A1 (en) 2010-02-08 2011-08-11 Canon Kabushiki Kaisha Method and apparatus for reducing noise in mass signal
US9201305B2 (en) * 2013-06-28 2015-12-01 Az Electronic Materials (Luxembourg) S.A.R.L. Spin-on compositions of soluble metal oxide carboxylates and methods of their use

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3004080C2 (de) * 1980-02-05 1986-03-20 Sigri GmbH, 8901 Meitingen Verfahren zum Beschichten einer porösen Elektrode
US5066883A (en) * 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JP2538043B2 (ja) * 1989-04-05 1996-09-25 松下電器産業株式会社 パタ―ン形成用材料とそれを用いたパタ―ン形成基板の作製方法
DE4035080A1 (de) * 1990-11-05 1992-05-07 Abb Patent Gmbh Verfahren und einrichtung zur herstellung von partiellen metallischen schichten
US5149854A (en) * 1990-12-10 1992-09-22 Mooney Chemicals, Inc. Preparation of platinum group metal and rhenium carboxylates
US5210245A (en) * 1990-12-10 1993-05-11 Mooney Chemicals, Inc. Gold carboxylates and process for preparing the same
US5514822A (en) * 1991-12-13 1996-05-07 Symetrix Corporation Precursors and processes for making metal oxides
US5612082A (en) * 1991-12-13 1997-03-18 Symetrix Corporation Process for making metal oxides
CA2112431C (en) * 1992-12-29 2000-05-09 Masato Yamanobe Electron source, and image-forming apparatus and method of driving the same
JP2961477B2 (ja) 1992-12-29 1999-10-12 キヤノン株式会社 電子放出素子、電子線発生装置及び画像形成装置の製造方法
DE69425230T2 (de) * 1993-12-17 2001-02-22 Canon K.K., Tokio/Tokyo Herstellungsverfahren einer Elektronen emittierenden Vorrichtung, einer Elektronenquelle und eine Bilderzeugungsvorrichtung

Also Published As

Publication number Publication date
EP0696813A1 (en) 1996-02-14
US5716618A (en) 1998-02-10
CN1083145C (zh) 2002-04-17
CN1122950A (zh) 1996-05-22
DE69528423D1 (de) 2002-11-07
CA2155714C (en) 2000-08-01
AU710259B2 (en) 1999-09-16
CA2155714A1 (en) 1996-02-12
USRE37896E1 (en) 2002-10-29
AU2723395A (en) 1996-02-22
DE69528423T2 (de) 2003-06-26
ATE225567T1 (de) 2002-10-15
EP0696813B1 (en) 2002-10-02

Similar Documents

Publication Publication Date Title
KR100198766B1 (ko) 전자 방출 소자 제조용 용액, 전자 방출 소자의 제조 방법, 및 화상 형성 장치의 제조 방법
JP3229163B2 (ja) 有機金属錯体、導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH08180801A (ja) 表面伝導型電子放出素子、それを用いた電子源、画像形成装置及びこれらの製造方法
JPH09106755A (ja) 電子放出部形成用材料並びに電子放出素子、電子源、表示素子及び画像形成装置の製造方法
JP3559689B2 (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3337860B2 (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP3207706B2 (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP3103005B2 (ja) 導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP3120952B2 (ja) 導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JP3258291B2 (ja) 有機金属錯体含有インクジェットインクおよび該インクの噴射装置
JP3214986B2 (ja) 電子放出部形成用材料、電子放出素子および画像形成装置の製造方法
JP3214985B2 (ja) 電子放出部形成用材料、電子放出素子および画像形成装置の製造方法
JP3217946B2 (ja) 電子放出部形成用材料並びに該材料を用いた電子放出素子、電子源、表示素子及び画像形成装置の製造方法
JP3217960B2 (ja) 電子放出素子形成用ニッケル錯体またはその水和物およびその溶液、並びに、電子放出素子および画像形成装置の製造方法
JPH09106760A (ja) 電子放出素子、電子源、表示素子及び画像形成装置の製造方法
JP3703255B2 (ja) 電子放出素子、電子源、それを用いた画像形成装置およびそれらの製造方法
JP3728051B2 (ja) 電子放出素子形成用有機金属化合物、並びに電子放出素子および画像形成装置の製造方法
JP3207708B2 (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH11315241A (ja) インクジェット噴射装置及びそれに用いるインクジェットインク
JP3592032B2 (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3242083B2 (ja) 表示パネルおよび画像形成装置の製造方法
JPH08279333A (ja) 導電性膜形成用材料、並びにそれを用いた電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH09106757A (ja) 電子放出素子、電子源、表示素子および画像形成装置の製造方法並びに電子放出部形成用材料
JPH08273533A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法
JPH08279335A (ja) 電子放出素子、電子源、表示パネルおよび画像形成装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O074 Maintenance of registration after opposition [patent]: final registration of opposition
O132 Decision on opposition [patent]
G170 Re-publication after modification of scope of protection [patent]
G171 Publication of modified document after post-grant opposition [patent]
G170 Re-publication after modification of scope of protection [patent]
G171 Publication of modified document after post-grant opposition [patent]
FPAY Annual fee payment

Payment date: 20120224

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130221

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee