KR100196087B1 - 국부화된 매립 주입부 및 격리구조물에 적용되는 극초단파 에너지 주입용 자기정렬 마스킹 방법 - Google Patents

국부화된 매립 주입부 및 격리구조물에 적용되는 극초단파 에너지 주입용 자기정렬 마스킹 방법 Download PDF

Info

Publication number
KR100196087B1
KR100196087B1 KR1019910008845A KR910008845A KR100196087B1 KR 100196087 B1 KR100196087 B1 KR 100196087B1 KR 1019910008845 A KR1019910008845 A KR 1019910008845A KR 910008845 A KR910008845 A KR 910008845A KR 100196087 B1 KR100196087 B1 KR 100196087B1
Authority
KR
South Korea
Prior art keywords
forming
layer
silicon substrate
polysilicon
mev
Prior art date
Application number
KR1019910008845A
Other languages
English (en)
Inventor
아로노위츠 셀돈
엘. 하트 코트니
바이노스키 마테우
Original Assignee
클라크 3세 존 엠.
내셔널 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미컨덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Application granted granted Critical
Publication of KR100196087B1 publication Critical patent/KR100196087B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/966—Selective oxidation of ion-amorphousized layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 극초단파 주입에너지(1 MeV 또는 그 이상의 주입에너지)를 사용하는 자기정렬 마스킹 공정에 관한 것이다. 그 마스킹 공정은 임의의 주입에너지 범위에서 사용될 수 있다. 그 결과로서, 많은량의 도펀트가 주입되어 깊게 매립된 고농도를 제공한다. 이같은 주입은, 기판 격자의 비결정화가 국부화된 매립 격리구조를 형성하는 절차를 산출하도록 극초단파 주입에너지가 피크로된 영역에 대해 상대적으로 국부화된다는 사실에 결부될 수 있다.

Description

국부화된 매립 주입부 및 격리구조물에 적용되는 극초단파 에너지 주입용 자기정렬 마스킹 방법
제1a-1e도는 본 발명에 따른 일반적인 극초단파 에너지 주입용 자기정렬 마스킹 공정을 예시한다.
제2a-2d도는 국부화된 깊은 매립 도펀트 영역을 형성하기위한 극초단파 에너지 자기정렬 마스킹 방법의 적용을 예시한다.
제3a-3d도는 본 발명에 따른 국부화된 매립 격리 구조물을 형성하기 위한 극초단파 에너지 주입의 적용을 예시한다.
[발명의 배경]
[발명의 분야]
본 발명은 반도체 집적회로 제조분야, 특히 1 MeV 및 그 이상의 극초단파 에너지 주입용 자기정렬 마스킹 기술에 관한 것이다. 그 마스킹 기술은, 국부화된 매립 주입부 및 국부화된 매립 격리 구조물 모두를 형성하는데 사용된다.
[선행기술의 설명]
직접 회로의 기술은, 반도체 재료의 표면영역내의 전하를 제어하는데 기초를 둔다. 전형적으로, 반도체 재료는 결정질 실리콘이다. 결정질 실리콘 격자내의 전하의 제어는 불순물 또는 도펀트 원자를 격자의 선택 영역내에 유입시킴으로써 달성된다.
도펀트 원자가 유입된 실리콘 격자 기판 영역들은, 사진 석판술, 즉, 포토마스킹 고정에 의해 상응 패턴을 사진 마스크로부터 기판 표면에 전가 시킴으로써 형성된다. 포토마스킹 고정에서의 전형적인 단계의 시이퀀스에 있어서, 첫째로 실리콘 기판 표면상에 이산화 규소층이 성장된다. 이후, 산화물층상에 포토레지스트로 공지된 감광성 재료의 얇은 피복물이 형성된다. 이후, 네가티브 포토레지스트가 마스크를 통과하는 빛에 노출된다. 이같은 노출의 결과로써, 불투명 부분의 마스크에 의해 덮여지지않은 포토레지스트 부분은 중합되거나, 경화된다. (포지티브포토레지스트의 경우는 결과가 역으로 될 것이다). 이후 비 노출부분은 세척되며, 마스크 패턴에 상응하는 산화물 표면상에 포토레지스트 패턴이 남겨진다.이후 포토레지스트 마스크에 의해 덮여지지않은 산화규소 부분은 적절한 화학적 처리에 의해 에칭된다. 이후 포토레지스트가 벗겨지며, 산화물을 통과하는 바람직한 패턴의 윈도우(window)를 포함하는 산화물층을 실리콘 표면에 남겨둔다. 도펀트 원자가, 확산 또는 이온주입에 의해 윈도우를 통해 노출된 실리콘에 유입된다.
도펀트 확산은 소망스런 도펀트 원자를 포함하는 불활성 개스를 유동시키는 로(furnace)에 실리콘 기판을 배치시킴으로써 수행되는바, 실리콘 표면의 노출 영역내로 도펀트 원자의 확산을 일으킨다.
이온 주입 공정에 있어서, 극초단파 에너지 도펀트 이온으로 노출된 실리콘 영역에 충격을 가함으로써 도펀트 원자가 실리콘내로 유입된다. 주입 고정 동안, 실리콘 격자 내로의 도펀트 이온의 침투 깊이는 가속분야에 의해 설정된 이온 주입 에너지에 의해 제어 된다. 주입 된 이온의 밀도는 주입 빔 전류에 의해 조절된다. 전형적인 상업적 주입 에너지 30-200키로 전자볼트 (keV)수준이다. 일반적으로, 1 미크롱 두께의 폴리실리콘, 산화물 또는 질화물층은 상기와 같은 keV 주입에 대한 저지 재료(stopping meterial)로 충분하다.
주입된 도펀트 이온이 실리콘 표면에 침입되면, 그 이온들은 이탈 및 전위를 발생시킴으로써 격자에 손상을 입혀 결정질 실리콘 구조물을 비결정화 시킬 것이다. 이 같은 국소화된 비결정화 영역들은, 이온 주입 단계에 후속 하여 500-600℃의 온도로 그 실리콘을 어닐링 처리함으로써 재결정화 된다.
최근, 수백만 전자 볼트 (MeV)범위에서 작동하는 극초단파 에너지 주입 기계가 상업적으로 유용하게 되었다. MeV 주입 에너지를 전달하는 능력은, 도펀트 종 (species)이 매우 높은 농도로 실리콘 기판에 깊게 배치될 수 있는 장점을 취하는 집적회로 공업기술을 창출하는 능력으로 표현된다. 그러나, 이 같은 극초단파 에너지 (즉, 1 MeV 및 그 이상의 MeV) 주입의 완전한 이용은 주입 스토퍼로써 모두 사용 될 수 있는 마스크를 형성하고, 바람직한 실리콘 기판 타게트를 효과적으로 패턴화 하는데 새로운 기술을 필요로 한다.
예컨대, 실리콘내의 마스킹 MeV 주입은 keV 주입과는 근본적으로 다르다.
그같은 차이는, 극초단파 에너지 도펀트 이온이 마스크에 의해 형성된 바람직한 영역이외의 기판에 도달되는 것을 저지시키는데, 구조적으로 안정한 비교적 많은 양의 재료가 사용되야 한다는 이유 때문에 발생한다. 더욱이, 극초단파 에너지 마스킹의 사용되는 재료는, 특정용도의 주입 구조물의 형성을 위한 상이한 에칭을 허용하는 특성을 지닐 것이다.
[발명의 요약]
본 발명은, 국부화된 매립 주입부 및 국부화된 매립격리 구조물에 적용되는 극초단파 에너지 주입용 자기정렬 마스킹 기술을 제공한다.
본 발명에 따른 일반적인 마스킹 절차에 있어서, 폴리실리콘과 얇은 규소화물 층을 교대로 매치시키는 시이퀀스가 폭 넓은 범위의 MeV 주입 에너지를 반복 사용하여 도펀트를 마스킹하는데 사용된다. 폴리실리콘 및 규소화물 층으로된 구조물은, 하부에 있는 실리콘기판으로부터 산화규소층에 의해 분리되는 최종 폴리실리콘 층으로 종결된다. 그 같은 산화물층은, 극초단파 에너지 도펀트 종과의 상호작용으로 인한 마스킹 재료로부터의 제2주입을 차단하도록 부분적으로 나타난다. 국부화된 매립 영역을 형성하도록, 적절한 반도체 기판내에 도펀트를 깊게 배치시키는 능력이 이용될 수 있다. 따라서, 극초단파 에너지 주입에 결부된 일반화된 본 발명의 마스킹 공정이 국부화된 매립 주입부 및 국부화된 매립 격리 구조물에 기초를 둔 신규한 형태의 집적회로 구조를 형성하는데 사용될 수 있다.
본 발명의 특장점의 용이한 이해가, 본 발명의 원리가 이용된 예시적 실시 예를 설명하는 후술되는 상세한 설명 및 첨부 도면을 참조함으로써 달성될 것이다.
[본 발명의 상세한 설명]
다양한 저지 재료를 통과하는 극초단파 에너지 이온 주입(즉, 수백만 전자 볼트 (MeV) 및 그이상의 범위내의 이온 주입)의 시뮬레이션(simulation)이 적절한 주입 저지 두께를 탐지하는데 사용될 수 있다. 시뮬레이션 중 하나의 세트가 SUPREM-3의 볼쯔만 수송 모델을 이용한 반면, 제2세트는 MARLOWE의 3차원 본테가를로 주입 프로그램을 사용했다. SUPREM-3 및 MARLOWE 모두는 공지된 시뮬레이션 프로그램이다. 이 같은 시뮬레이션의 결과는, 약 2 미크롱의 텅스텐이 2 MeV로 주입된 1016/㎠도즈의 실리콘 또는 흑연을 효과적으로 차폐하는데 필요한 반면, 층의 두께가 25% 증가하면 2.5 미크롱의 폴리실리콘이 사용되는 것으로 나타났다.
본 출원인은 또한 1MeV 의 주입 에너지 증가당 약 1.0-1.25 미크롱의 두께를 지니는 폴리실리콘 층이 실리콘 주입용 저지 층으로서 충분하다 다는 것을 발견했다. 따라서 원자량(WD)을 지니는 도펀트 종(D)에 대해서는, 폴리실리콘 층이 D도펀트 주입용 저지 층으로써 충분하게될 1MeV 의 주입 에너지 증가당 다음 식의 두께를 갖는다.
식중 Ws는 실리콘 원자량임.
제1a도에 도시된 바와 같이, 2.0-2.5 미크롱 두께의 폴리실리콘층(10a, 10b, 10c) 과 얇은 티타늄 또는 텅스텐 규소화물 층 (12a, 12b)의 교대 결합은 광범위한 MeV 주입에너지를 반복시켜 도펀트를 마스킹하는데 사용될 수 있다. 이 같은 층으로된 접근 방법은, 단일 폴리실리콘 층의 두께가 2.5 미크롱을 초과하면 나타날 수 있는, 변형의 문제점을 감소 시키고 디바이스 구조물에 편리한 깊이로 도전 규소화물 층을 제공하는데 이용된다.
폴리실리콘/규소화물 층은, 약 0.1 미크롱, 바람직하게는 약 0.5미크롱 두께 이상의 이산화규소 층(16)에 의해 기판 (14)으로부터 분리되는 기부 폴리실리콘 층(10c)에서 종결된다. 극초단파 에너지 도펀트 종과의 상호접속으로 인한 덧붙여진 마스킹 재료로 부터의 제2주입을 저지하고 후술된 바와 같이 인접 폴리실리콘 층의 형상화 중 플라즈마 에칭 스토퍼를 제공하도록 부분적으로 산화물 층(16)이 제공된다.
제1a-1e도에는 6 MeV 실리콘 및 인주입으로 마스킹하는데 적합한 상세한 공정이 개략적으로 예시되었다. 설명된 마스킹 공정이 상술된 제1a도의 구조의 형성을 시작한다. 주입 에너지가 매 1MeV 증가 하는 동안 약 1.0-1.25 미크롱 두께의 폴리 실리콘이 필요하게 된다는 것은 본 출원인의 사상과 일치하는바, 제1a도의 구조는 약 0.05-0.3 미크롱, 바람직하게는 0.2 미크롱의 두께의 규소화물(텅스턴 또는 티타늄) 층 (12a, 12b)에 의해 분리되며 각기 약 2.0-2.5 미크롱의 두께를 지니는 3개의 폴리실리콘 층(10a, 10b, 10c)를 이용한다.
제1b도를 참조하면, 실리콘 기판 (14)에 윈도우를 제공하기 위한 트렌치(11)의 초기 스테이지는 먼저 상부 폴리실리콘 층(10a) 상에 산화물층(18)을 형성함으로써 형성된다. 이후 포토레지스트 층(20)이 상부 산화물 층(18)에 데포지트된다. 이후 포토레지스트(20)는 산화물(18)을 노출시키도록 형상화되어 에칭되는바, 이후 불화수소산을 사용함으로써 하부에 있는 폴리실리콘 층(10a)이 노출된다. 이후 노출된 폴리실리콘(10a)은 하부에 있는 규소화물 층(12a)에서 플라즈마 에칭된다.
다음 제1c도를 참조하면, 덮여있는 포토레지스트(20)가 벗겨지며, 트렌치(11)의 노출된 폴리실리콘 벽을 따라 산화물 (22)을 성장시키도록 산화 단계가 이행된다. 이후 선택적으로 에칭된 산화물이 노출된 규소화물 층(12a)상에 형성되며, 중간 폴리실리콘 층(10b)을 노출시키도록 산화된 규소화물이 선택적으로 에칭된다. 이후 중간 폴리실리콘 층(10b)은 저부 규소화물 층(12b)을 노출시키도록 플라즈마 에칭된다
제1d도를 참조하면, 중간 폴리실리콘 층(10b)의 측벽상에 트렌치(11)의 벽을 따라 산하물(22a)을 성장시키도록 산화단계가 이행된다. 이후 선택적으로 에칭된 산화물은, 규소화물 (10b)로 형성되며 저부 규소화물층(12b)은 선택적으로 에칭된다. 이후 저부 폴리실리콘 층(10c)은 산화물 층(16)에 에칭된다.
최종적으로 제1e도를 참조하면, 트렌치(11) 에서 산화물 층 (16) 및 측벽 산화물 모두를 포함하는 산화물을 불화수소산을 사용하여 벗겨내 하부에 있는 실리콘 기판 (14)의 바람직한 영역(24)을 노출시킨다.
제2a-2d도에는, 국부화된 깊은 매립 도펀트 영역을 형성하는 상술된 일반적인 극초단파 에너지 자기정렬 마스킹 고정의 적용이 예시되있다.
제2a도에는 약 0.05 내지 0.2 미크롱 두께의 얇은 산화물 층 (102)과 실리콘 기판 (106)상에 형성된 0.2 내지 0.5 미크롱 두께의 산화물층 (104) 사이에 샌드위치된 2.0 - 2.5 미크롱 두께의 폴리실리콘 저지층 (100) 이 도시되 있는바 : 제2a도의 구조는 제1a -1e도에 대한 상술된 폴리실리콘/산화물/기판구조와 연관이 있다.
설명된 실시예에 있어서, 그 실시예의 목적은, 2 MeV 인 주입을 이용하여, 비교적, 깊고, 국부화되어 매립된 (약 2 미크롱) 고밀도의 n - 형 영역을 형성하는데 있다. 상술된 바와같이, 모테카를로 시뮬레이션을 2.0 - 2. 5 미크롱의 폴리실리콘 층이 상기 에너지로의 인주입용 스토퍼로서 작용 하는데 충분하다는 것을 나타냈다.
제2b도를 참조하면, 공정의 제1단계는 상술된 일반화된 공정에 따라 주입 트렌치 (108)를 형성하는 단계이다. 즉, 먼저 포토레이지스트(110) 층이 상부 산화물 층 (102) 상에 데포지트된다. 상기 포토레지스트(110)는 하부에 있는 산화물 (102)을 노출시키도록 패턴화 되며, 이어서 하부에 있는 폴리실리콘(100)을 노출 시키도록 그 산화물(102)이 불화수소산으로 에칭된다. 이어서 폴리실리콘(100)이 저부 산화물 층(104) 에 플라즈마 에칭된다. 이어서, 트렌치 (108)를 완성하도록 산화물 (104) 이 에칭되어 하부에 있는 실리콘 기판 (106)의 영역(112)을 노출시킨다.
다음 제2c도를 참조하면, 포토레지스트 (110)가 벗겨지며 상부 산화물 (102)을 HF 침액에 의해 제거된다. 이어서, 인이 1013/㎠ 이상의 도즈와 약 2MeV 의 주입에너지로 기판 (106) 의 노출 영역 (100)내에 주입된다. 이 같은 주입은 매립 주입 (112)의 형성을 결과로 하는바, 그 피크 주입 농도는 약 2 미크롱 이다. 따라서 피크 주입 농도 영역 (112)은 가장 큰 격자 손상 영역이다.
제2d도를 참조하면, 상기 고정의 최종단계는 실리콘 기판 (106)에 원하는 n - 형 매립영역을 제공하도록 손상된 격자 영역 (112)을 재결정화시키는 단계이다. 이 재결정단계는, 하부에 있는 실리콘 기판 (106)을 보호하도록 전체가 노출된 표면 영역(112)상에 레지스트를 데포지트 시킴으로써 달성된다. 이어서 레지스트가 폴리실리콘 (100)을 노출시키도록 패턴화되어, 그 폴리실리콘은 플라즈마 에칭단계에서 제거된다. 이어서, 그 레지스트는 영역 (112)으로부터 벗겨지며 산화물 (104)이 HF 침액에 의해 제거된다. 최종적으로, 그같은 구조는, n - 형 매립영역 (114)을 형성하도록 고온 RTA 또는 900℃ 의 로어닐링 처리로 노출되어 손상된 격자 영역 (112) 의 재결정화를 달성한다.
본 발명의 또다른 면에 따르면, 제1a-1e도에 관해 상술된 일반화된 공정이 매립 격리구조를 형성하도록 사용될 수 있다.
광범위한 손상 또는 완전한 비결정화는, 이온 주입이 피크로되는 실리콘 격자영역에서 발생되는 것으로 실험적으로 증명됐다. 그러나, 이같은 격자 손상이 강력한 도펀트 경로 전체를 통해 분포되지 않는다. 따라서, 고 에너지 (MeV) 주입이 실리콘내의 매립영역을 비결정화하는데 사용될 수 있다. 실리콘이 비결정화 작용제로 사용된다면, 기판은 궁극적으로 변형 되지 않을 것이다. 그러나, 실리콘이 비결정화 작용제로 사용된다면, 산화는 거의 결정질 실리콘에 2 가지 용인에 의해 향상된다. n - 형 도펀트 종을 사용하면 상대 산화율을 현저하게 향상 시킨다.
계획된 공정의 하나의 실시예가 제3a-3d도에 개략적으로 예시되있다.
제3a도에는 결정질 실리콘 기판 (200)이 예시되있다.
제3도에 도시된 바와같이, 구부화된 매립 격리 구조를 형성하는 제1단계는 실리콘 기판 (200)의 전체 표면상에 패드 산화물 층 (202)을 데포지트시키거나 성장시키는 단계이다. 다음, 실리콘 또는 인의 2 MeV 주입이 5 × 1015/㎠ 이상의 도즈로 이행된다. 이같은 주입은 실리콘 표면 하부에 약 2 미크롱의 피크 주입 구조 및 가장 큰 격자 손상영역 (204)을 형성한다. 다음, 레지스트 (206) 층이 노출된 바람직한 패드산화물 (202) 층에 데포지트 및 패턴화 된다.
이후 제3c도를 참조하면, 상기 구조는 피크주입 농도 영역 (204) 이하의 깊이로 트렌치 (208)를 형성하도록 플라즈마 에칭된다. 그후, 레지스트 (206) 는 제거되며, 노출된 모든 실리콘 영역에 산화물 코팅 (210)을 형성하고 비결정화된 실리콘 영역 (204)을 결리 산화물 (212)로 변환 시키도록 고압 산화 단계가 이행된다. 이같은 이행은, 기판 (200) 의 선택영역에 형성되는 절연된 실리콘 영역 (214)을 결과로 한다. 산화율을 증가시키도록 격자의 비결정화 영역에 산소의 신속한 분포를 제공하도록 고압산화가 이용되는바, 이는 비결정화 영역의 고유 특성이 재결정화를 취하기 때문이다.
제3d도에 도시된 바와같이, 선택적인 산화물 에칭은 최종적으로 국부화된 매립 격리 구조를 형성한다.
격자구조를 형성하는 단계에 있어서, 트렌치 (208) 가 적절하게 분포되어 고압 산화 공정의 유도를 허용한다. 트렌치 (208) 는 또한 매립된 결정층의 산화로부터 초래되는 장력이완에대한 접근통로를 제공한다.
제3a -3d도에는, 예컨대 웨이퍼 - 폭과 같은 실리콘 기판 (200)의 전체 표면이 하부에 놓여 있는 비결정화된 영역 (204 : 제3b)의 형성이 예시된다. 본 기술분야의 숙련자들은, 원한다면 제1a -1e도에 대해 상술된 마스킹 공정이 더 국부화된 격리 구조를 형성하는데 이용될 수 있다는 것을 인식할 것이다.
본원에 설명된 본 발명의 실시예에 대한 여러 변형 실시예가 본 발명을 실행하는데 사용될 수 있다는것도 이해할 것이다. 후술되는 청구범위가 본 발명의 범위를 한정하는바, 그 청구범위 및 그들의 등가의 범위 내의 방법 및 장치가 보호될 것은 자명하다.

Claims (7)

  1. 도펀트 원자가 실리콘 기판내에 주입되는 것을 저지하도록 1MeV 및 그 이상의 주입에너지로 마스킹 구조를 형성하는 방법에 있어서, (a) 유전재료층을 실리콘 기판에 형성하는 단계, (b) 유전재료층 상에 폴리실리콘을 형성하는 단계로서, 상기 폴리실리콘의 두께는 1 MeV 주입 에너지 증가에 대해 다음식을 따르는 두께보다 크게되는 단계 :
    (c) 실리콘기판의 표면영역을 노출시키도록 단계(a) 및 단계 (b)에 열거된 각각의 층을 통해 트렌치를 형성하는 단계를 포함하는 마스킹 구조를 형성하는 방법.
  2. 제1항에 있어서, 폴리실리콘 형성 단계가 유전 재료 층상에 제1폴리실리콘 층에 형성하는 단계 및 상기 제1폴리실리콘 층상에 적어도 하나의 부가적인 폴리실리콘층을 형성하는 단계를 포함하며, 상기 적어도 하나의 부가적인 폴리실리콘층은 제 1폴리실리콘 충과의 사이에 있는 도전 재료층에 의해 제1폴리실리콘 층과 분리되는 방법.
  3. 제2항에 있어서, 상기 도전 재료가 금속규소화물을 포함하는 방법.
  4. 도펀트 원자가 실리콘 기판내로 주입되는 것을 저지하도록 1 MeV 또는 그 이상의 주입에너지로 마스킹 구조를 형성하는 방법에 있어서, (a) 실리콘 기판상에 이산화 규소층을 형성하는 단계; (b) 상기 이산화규소 층상에 제 1 폴리실리콘 층을 형성하는 단계; (c) 상기 제 1 폴리실리콘 층상에 금속 규소화물 층을 형성하는 단계; (d) 금속 규소화물 층상에 하나 이상의 부가적인 폴리실리콘 층을 형성하는 단계로서, 각각의 하나이상의 폴리실리콘 층은 인접 폴리실리콘 층과의 사이에 형성된 금속 규소화물 층에의해 상기 인접 폴리실리콘층과 분리되며, 모든 폴리실리콘 층의 전체 두께는 매 1MeV의 주입에너지 증가에 대해 다음 두께식보다 크게 되는 단계;
    (e) 실리콘 기판의 표면영역을 노출 시키도록 단계(a) - (d) 에 열거된 각각의 층을 통과하는 트렌치를 형성하는 단계를 포함하는 마스킹 구조 형성방법.
  5. 실리콘 원자가 실리콘 기판내로 주입되는 것을 저지하도록 1 MeV 또는 그이상의 주입에너지로 마스킹 구조를 형성하는 방법에 있어서, (a) 실리콘 기판상에 약 0.5 미크롱 두께의 이산화규소층을 형성하는 단계; (b) 이산화규소층상에 약 2.0 -2.5 미크롱 두께의 제 1폴리실리콘층을 형성하는 단계; (c) 2 MeV 이상의 주입에너지의 증가에대해 제1 폴리실리콘 층을 덮는 2.0 -2.5 미크롱 두께의 적어도 하나의 폴리실리콘 층을 형성하는 단계로서, 각각의 부가적인 폴리실리콘 층은 금속규소화물 층에 의해 상부에 놓인 폴리실리콘 층과 분리되는 단계; (d) 폴리실리콘 기판의 표면영역을 노출 시키도록 단계 (a) - (c) 에 열거된 각각의 층을 통과하는 트렌치를 형성하는 단계 ; (e) 2 MeV 또는 그 이상의 주입에너지로 실리콘원자를 표면영역에 주입하는 단계를 포함하는 마스킹구조 형성방법.
  6. 실리콘 기판에 국부화된 매립 격리구조를 형성하는 방법에 있어서, (a) 실리콘기판상에 유전재료층을 형성하는 단계; (b) 실리콘 기판표면 하부에 피크주입 농도로써 비결정화된 매립영역을 형성하도록 2 MeV 또는 그이상의 주입에너지로 도펀트원자를 주입하는 단계; (c) 비결정화된 매립영역 깊이 이하의 깊이로 실리콘기판에 복수개의 트렌치를 형성하는 단계; (d) 비결정화된 매립영역을 매립 산화물 격리구조로 변환시키도록 매립영역을 산화시키는 단계를 포함하는 국부화된 매립 격리구조 형성방법.
  7. 도펀트원자를 주입시켜 실리콘 기판에 국부화된 매립 격리구조를 형성하는 방법에 있어서, (a) 실리콘 기판상에 유전재료층을 형성하는 단계; (b) 유전재료층위를 덮는 폴리실콘 형성 단계로서, 폴리실리콘의 두께는 매 1 MeV 주입에너지 증가에 대해다음식의 두께보다 크게되는 단계;
    (c) 실리콘 기판의 복수개의 기판영역을 노출시키도록 단계 (a) 및 (b) 에 열거된 각각의 층을 통과하는 복수개의 트렌치를 형성하는 단계; (d) 실리콘 기판의 노출된 표면영역상에 유전재료층을 형성하는 단계; (e) 실리콘 기판표면 하부에 복수개의 비결정화된 매립영역을 형성하도록 2 MeV 또는 그이상의 주입에너지로 도펀트 원자를 실리콘 기판의 노출 표면 영역내로 주입시키는 단계; (f) 적어도 두 개의 트렌치가 각각의 결정화된 매립영역을 가로지르도록 비결정화된 매립영역 깊이 이하의 깊이로 실리콘 기판에 트렌치를 형성하는 단계; (g) 비 결정화된 매립영역을 산화시켜 국소화된 매립 산화물 격리구조로 변화시키는 단계로 포함하는 국부화된 매립 격리구조 형성방법.
KR1019910008845A 1990-05-31 1991-05-30 국부화된 매립 주입부 및 격리구조물에 적용되는 극초단파 에너지 주입용 자기정렬 마스킹 방법 KR100196087B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US531,509 1983-09-12
US07/531,509 US5043292A (en) 1990-05-31 1990-05-31 Self-aligned masking for ultra-high energy implants with application to localized buried implants and insolation structures

Publications (1)

Publication Number Publication Date
KR100196087B1 true KR100196087B1 (ko) 1999-06-15

Family

ID=24117919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910008845A KR100196087B1 (ko) 1990-05-31 1991-05-30 국부화된 매립 주입부 및 격리구조물에 적용되는 극초단파 에너지 주입용 자기정렬 마스킹 방법

Country Status (5)

Country Link
US (1) US5043292A (ko)
EP (1) EP0460440B1 (ko)
JP (1) JP3459658B2 (ko)
KR (1) KR100196087B1 (ko)
DE (1) DE69127028T2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0534530B1 (en) * 1991-09-23 2000-05-03 Koninklijke Philips Electronics N.V. Method of manufacturing a device whereby a substance is implanted into a body
US5372952A (en) * 1992-04-03 1994-12-13 National Semiconductor Corporation Method for forming isolated semiconductor structures
EP0635884A1 (de) * 1993-07-13 1995-01-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie
EP0703608B1 (en) * 1994-09-23 1998-02-25 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Method for forming buried oxide layers within silicon wafers
TW344897B (en) * 1994-11-30 1998-11-11 At&T Tcorporation A process for forming gate oxides possessing different thicknesses on a semiconductor substrate
US5880515A (en) 1996-09-30 1999-03-09 Lsi Logic Corporation Circuit isolation utilizing MeV implantation
JP3221376B2 (ja) * 1997-11-07 2001-10-22 日本電気株式会社 半導体装置の製造方法
JP2002217123A (ja) * 2001-01-18 2002-08-02 Sony Corp イオン注入方法
US6656815B2 (en) * 2001-04-04 2003-12-02 International Business Machines Corporation Process for implanting a deep subcollector with self-aligned photo registration marks
US20180175008A1 (en) * 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3071288D1 (en) * 1980-09-19 1986-01-23 Ibm Deutschland Method of doping semiconductor devices by ion implantation
US4597163A (en) * 1984-12-21 1986-07-01 Zilog, Inc. Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures
JPS61191070A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置の製造方法
US4655875A (en) * 1985-03-04 1987-04-07 Hitachi, Ltd. Ion implantation process
JPS61288462A (ja) * 1985-06-17 1986-12-18 Hitachi Ltd 半導体装置の製造方法
JPS62122227A (ja) * 1985-11-22 1987-06-03 Hitachi Ltd 不純物ド−プ層の評価方法
US4735911A (en) * 1985-12-17 1988-04-05 Siemens Aktiengesellschaft Process for the simultaneous production of bipolar and complementary MOS transistors on a common silicon substrate
US4810667A (en) * 1987-04-28 1989-03-07 Texas Instruments Incorporated Dielectric isolation using isolated silicon by limited anodization of an N+ epitaxially defined sublayer in the presence of a diffusion under film layer
JPS6454764A (en) * 1987-06-11 1989-03-02 Gen Electric Manufacture of metal oxde semiconductor device
US4956306A (en) * 1988-11-03 1990-09-11 Harris Corporation Method for forming complementary patterns in a semiconductor material while using a single masking step
US4992390A (en) * 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide

Also Published As

Publication number Publication date
EP0460440B1 (en) 1997-07-30
DE69127028T2 (de) 1998-03-05
EP0460440A3 (en) 1994-05-11
EP0460440A2 (en) 1991-12-11
JPH04253357A (ja) 1992-09-09
JP3459658B2 (ja) 2003-10-20
US5043292A (en) 1991-08-27
DE69127028D1 (de) 1997-09-04

Similar Documents

Publication Publication Date Title
US5372952A (en) Method for forming isolated semiconductor structures
US4717683A (en) CMOS process
EP0442144B1 (en) Manufacturing high speed low leakage radiation hardened CMOS/SOI devices
EP0146895B1 (en) Method of manufacturing semiconductor device
EP0134166B1 (en) Wafer fabrication by implanting through protective layer
WO1987004860A1 (en) Partially dielectrically isolated semiconductor devices
JPH01125935A (ja) 半導体装置の製造方法
WO2001001449A2 (en) Semiconductor device manufacturing using low energy high tilt angle ion implantation
EP0097533B1 (en) A method of manufacturing a mis type semiconductor device
KR100196087B1 (ko) 국부화된 매립 주입부 및 격리구조물에 적용되는 극초단파 에너지 주입용 자기정렬 마스킹 방법
EP0136632A2 (en) A single mask process for implanting self-aligned source and drain electrodes to form a cmos structure
JP2006059843A (ja) 半導体装置とその製造方法
US6358865B2 (en) Oxidation of silicon using fluorine implant
EP0053683A1 (en) Method of making integrated circuit IGFET devices
US6812114B2 (en) Patterned SOI by formation and annihilation of buried oxide regions during processing
EP0143670B1 (en) Process for fabricating a semiconductor device
JPH0427706B2 (ko)
EP0164737A2 (en) A method of fabricating self-aligned regions in a substrate
JPS63299328A (ja) 不純物導入方法
JPH1126392A (ja) 半導体装置の製造方法
KR100328455B1 (ko) 반도체소자의제조방법
KR100418721B1 (ko) 반도체 소자의 트랜지스터 제조 방법
EP1052685A2 (en) Integrated circuit device having a fluorine implanted oxide layer
EP0111097B1 (en) Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper
JP2664416B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070212

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee