JP2002217123A - イオン注入方法 - Google Patents
イオン注入方法Info
- Publication number
- JP2002217123A JP2002217123A JP2001010439A JP2001010439A JP2002217123A JP 2002217123 A JP2002217123 A JP 2002217123A JP 2001010439 A JP2001010439 A JP 2001010439A JP 2001010439 A JP2001010439 A JP 2001010439A JP 2002217123 A JP2002217123 A JP 2002217123A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- inorganic film
- silicon layer
- silicon
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】
【課題】 超高エネルギーによるイオン注入に適したマ
スクを形成してイオン注入を行う。 【解決手段】 シリコン基板２の表面にたとえばシリコ
ンの酸化物による第１の無機膜４を形成し、つづいてシ
リコン基板２をシリコン・エピタキシャル成長炉に導入
してエピタキシャル成長によりシリコン層６を形成す
る。次に、シリコン層６の上にたとえばシリコンの酸化
物による第２の無機膜８を形成し、フォトレジスト層１
０を用いたフォトリソグラフィーによりパターン化す
る。さらに、第２の無機膜８をマスクとする反応性ガス
を用いたドライエッチングによりシリコン層６をパター
ン化し、このシリコン層６をマスクとして、５ＭｅＶな
いし８ＭｅＶのエネルギーでシリコン基板２にイオン１
２を注入する。
スクを形成してイオン注入を行う。 【解決手段】 シリコン基板２の表面にたとえばシリコ
ンの酸化物による第１の無機膜４を形成し、つづいてシ
リコン基板２をシリコン・エピタキシャル成長炉に導入
してエピタキシャル成長によりシリコン層６を形成す
る。次に、シリコン層６の上にたとえばシリコンの酸化
物による第２の無機膜８を形成し、フォトレジスト層１
０を用いたフォトリソグラフィーによりパターン化す
る。さらに、第２の無機膜８をマスクとする反応性ガス
を用いたドライエッチングによりシリコン層６をパター
ン化し、このシリコン層６をマスクとして、５ＭｅＶな
いし８ＭｅＶのエネルギーでシリコン基板２にイオン１
２を注入する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板に対しイ
オン注入を行う方法に関するものである。
オン注入を行う方法に関するものである。
【０００２】
【従来の技術】ＣＣＤ固体撮像素子の高感度化が強く要
求されている。これに応えるにはシリコン基板中に深い
空乏層を形成することが必要であり、これまで以上に深
い箇所にまで不純物を注入しなければならない。そこ
で、シリコン基板に対し５ＭｅＶ〜８ＭｅＶ程度のエネ
ルギーでイオン注入を行える超高エネルギー注入機の実
用化が進められている。
求されている。これに応えるにはシリコン基板中に深い
空乏層を形成することが必要であり、これまで以上に深
い箇所にまで不純物を注入しなければならない。そこ
で、シリコン基板に対し５ＭｅＶ〜８ＭｅＶ程度のエネ
ルギーでイオン注入を行える超高エネルギー注入機の実
用化が進められている。
【０００３】一方、シリコン基板の特定箇所にイオン注
入を行うために周知のようにマスクが用いられる。この
マスクの材料は、一般に次のような特性を備えていなけ
ればならない。 （１）注入エネルギーに対して充分なイオン阻止能力を
有する。 （２）マスクの形成、加工、除去が容易である。 （３）半導体素子および製造設備などに対して汚染源と
ならない。 （４）微細加工が可能である。 しかし、注入エネルギーが上述のように高くなると、従
来から用いられているマスク材では、これらの要件を満
たすことが困難となる。イオン注入時のマスク材として
はフォトレジストがもっとも一般的であるが、注入エネ
ルギーが高くなると、充分なイオン阻止能力を確保する
ためにフォトレジスト層を厚く形成することが必要とな
る。図２の（Ａ）ないし（Ｃ）は、単結晶シリコンにイ
オン注入を行った場合の深さとイオンの濃度との関係を
実測により求めた結果を示すグラフである。図中、横軸
が基板表面からの深さ、縦軸が濃度を表し、（Ａ）はボ
ロンイオンを注入した場合、（Ｂ）、（Ｃ）はそれぞれ
リンイオンおよびヒ素イオンを注入した場合を示してい
る（Ｍｉｙａｋｅ，Ｔ．Ｋｏｂａｙａｓｈｉ ａｎｄ
Ｙ．Ｏｋａｚａｋｉ：ＩＥＥＥ Ｔｒａｎｓ．Ｏｎ Ｅ
ｌｅｃ．Ｄｅｖｉｃｅ，Ｖｏｌ．３７，Ｎｏ．９，２０
０７（１９９０）より）。
入を行うために周知のようにマスクが用いられる。この
マスクの材料は、一般に次のような特性を備えていなけ
ればならない。 （１）注入エネルギーに対して充分なイオン阻止能力を
有する。 （２）マスクの形成、加工、除去が容易である。 （３）半導体素子および製造設備などに対して汚染源と
ならない。 （４）微細加工が可能である。 しかし、注入エネルギーが上述のように高くなると、従
来から用いられているマスク材では、これらの要件を満
たすことが困難となる。イオン注入時のマスク材として
はフォトレジストがもっとも一般的であるが、注入エネ
ルギーが高くなると、充分なイオン阻止能力を確保する
ためにフォトレジスト層を厚く形成することが必要とな
る。図２の（Ａ）ないし（Ｃ）は、単結晶シリコンにイ
オン注入を行った場合の深さとイオンの濃度との関係を
実測により求めた結果を示すグラフである。図中、横軸
が基板表面からの深さ、縦軸が濃度を表し、（Ａ）はボ
ロンイオンを注入した場合、（Ｂ）、（Ｃ）はそれぞれ
リンイオンおよびヒ素イオンを注入した場合を示してい
る（Ｍｉｙａｋｅ，Ｔ．Ｋｏｂａｙａｓｈｉ ａｎｄ
Ｙ．Ｏｋａｚａｋｉ：ＩＥＥＥ Ｔｒａｎｓ．Ｏｎ Ｅ
ｌｅｃ．Ｄｅｖｉｃｅ，Ｖｏｌ．３７，Ｎｏ．９，２０
０７（１９９０）より）。
【０００４】これらのグラフから分かるように、いずれ
のイオンの場合にも注入エネルギーを大きくすることに
より、濃度がピークを形成する深さを深くすることがで
きる。そして、ボロンは原子半径が小さいため、基板中
のシリコン原子と衝突する確率が小さく、その結果、他
のイオンより低い注入エネルギーで深く注入することが
可能となっている。
のイオンの場合にも注入エネルギーを大きくすることに
より、濃度がピークを形成する深さを深くすることがで
きる。そして、ボロンは原子半径が小さいため、基板中
のシリコン原子と衝突する確率が小さく、その結果、他
のイオンより低い注入エネルギーで深く注入することが
可能となっている。
【０００５】図３は、ボロンイオンを注入する場合の注
入エネルギーと注入深さとの関係、およびマスク材とし
てフォトレジストを用いた場合の注入エネルギーと必要
なマスク厚との関係を示すグラフである。図中、横軸は
注入エネルギーを表し、縦軸はマスク厚および深さを表
している。そして、直線１０２は図２にもとづく深さを
示し（点線部は外挿による）、直線１０４はマスク厚を
示している。なお、ボロンイオンを注入する場合、注入
イオンに対してフォトレジストが完全に阻止能力を発揮
するためには、一般に、注入エネルギーが１ＭｅＶの場
合は２μｍ、２ＭｅＶの場合は４μｍというように、注
入エネルギーのＭｅＶ単位の数値を２倍した値のマスク
厚が必要であり、直線１０４はこの事実にもとづいてい
る。図３から分かるように、注入エネルギーが５ＭｅＶ
を越えると、フォトレジストのマスク厚は１０μｍを上
回る値としなければならない。
入エネルギーと注入深さとの関係、およびマスク材とし
てフォトレジストを用いた場合の注入エネルギーと必要
なマスク厚との関係を示すグラフである。図中、横軸は
注入エネルギーを表し、縦軸はマスク厚および深さを表
している。そして、直線１０２は図２にもとづく深さを
示し（点線部は外挿による）、直線１０４はマスク厚を
示している。なお、ボロンイオンを注入する場合、注入
イオンに対してフォトレジストが完全に阻止能力を発揮
するためには、一般に、注入エネルギーが１ＭｅＶの場
合は２μｍ、２ＭｅＶの場合は４μｍというように、注
入エネルギーのＭｅＶ単位の数値を２倍した値のマスク
厚が必要であり、直線１０４はこの事実にもとづいてい
る。図３から分かるように、注入エネルギーが５ＭｅＶ
を越えると、フォトレジストのマスク厚は１０μｍを上
回る値としなければならない。
【０００６】
【発明が解決しようとする課題】しかし、フォトレジス
ト層をこのような厚さに形成しようとすると、フォトレ
ジストの塗布はもとより、露光および現像、さらには形
成したフォトレジスト層の品質管理がきわめて難しくな
る。したがって、マスク厚が１０μｍを越えてくると、
フォトレジストによりマスクを形成することは実際上不
可能となる。
ト層をこのような厚さに形成しようとすると、フォトレ
ジストの塗布はもとより、露光および現像、さらには形
成したフォトレジスト層の品質管理がきわめて難しくな
る。したがって、マスク厚が１０μｍを越えてくると、
フォトレジストによりマスクを形成することは実際上不
可能となる。
【０００７】フォトレジスト以外にもポリイミド膜、Ｓ
ｉＯ2（酸化シリコン）やＳｉＮ（窒化シリコン）など
のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）系無機膜、金属膜などによりマスクを形成
することも考えられるが、ポリイミド膜の場合には、厚
膜の形成は可能であるものの、アスペクト比は１程度が
限界であって微細加工が困難であり、さらに材料中に含
まれる不純物量が多いという問題がある。また、ＣＶＤ
系無機膜は、一般に引っ張り方向の膜応力が大きく、厚
く形成した場合にクラックが発生し、均質なマスクを形
成することは困難である。そして、金属膜の場合は、成
膜と剥離が難しく、さらにノックオン現象による半導体
素子などに対する金属汚染が問題となる。
ｉＯ2（酸化シリコン）やＳｉＮ（窒化シリコン）など
のＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）系無機膜、金属膜などによりマスクを形成
することも考えられるが、ポリイミド膜の場合には、厚
膜の形成は可能であるものの、アスペクト比は１程度が
限界であって微細加工が困難であり、さらに材料中に含
まれる不純物量が多いという問題がある。また、ＣＶＤ
系無機膜は、一般に引っ張り方向の膜応力が大きく、厚
く形成した場合にクラックが発生し、均質なマスクを形
成することは困難である。そして、金属膜の場合は、成
膜と剥離が難しく、さらにノックオン現象による半導体
素子などに対する金属汚染が問題となる。
【０００８】このように、イオン注入エネルギーが５Ｍ
ｅＶを越える場合には、従来のマスク材料には課題が多
く、これらの材料によりマスクを形成することは実際上
不可能である。本発明はこのような問題を解決するため
になされたもので、その目的は、超高エネルギーによる
イオン注入に適したマスクを形成してイオン注入を行う
イオン注入方法を提供することにある。
ｅＶを越える場合には、従来のマスク材料には課題が多
く、これらの材料によりマスクを形成することは実際上
不可能である。本発明はこのような問題を解決するため
になされたもので、その目的は、超高エネルギーによる
イオン注入に適したマスクを形成してイオン注入を行う
イオン注入方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため、マスクを用いてシリコン基板の特定箇所にイ
オン注入を行う方法であって、前記シリコン基板の表面
にシリコンの酸化物または窒化物による第１の無機膜を
形成し、前記第１の無機膜の上にシリコン層をエピタキ
シャル装置により形成し、前記シリコン層の上にシリコ
ンの酸化物または窒化物による第２の無機膜を形成し、
前記第２の無機膜をパターン化し、パターン化した前記
第２の無機膜をマスクとするエッチングにより前記シリ
コン層をパターン化して前記第１の無機膜を露出させ、
パターン化した前記シリコン層をマスクとして前記シリ
コン基板にイオン注入を行い、その後、前記第２の無機
膜および前記シリコン層を除去することを特徴とする。
するため、マスクを用いてシリコン基板の特定箇所にイ
オン注入を行う方法であって、前記シリコン基板の表面
にシリコンの酸化物または窒化物による第１の無機膜を
形成し、前記第１の無機膜の上にシリコン層をエピタキ
シャル装置により形成し、前記シリコン層の上にシリコ
ンの酸化物または窒化物による第２の無機膜を形成し、
前記第２の無機膜をパターン化し、パターン化した前記
第２の無機膜をマスクとするエッチングにより前記シリ
コン層をパターン化して前記第１の無機膜を露出させ、
パターン化した前記シリコン層をマスクとして前記シリ
コン基板にイオン注入を行い、その後、前記第２の無機
膜および前記シリコン層を除去することを特徴とする。
【００１０】このように本発明のイオン注入方法では、
シリコン層をエピタキシャル装置により形成してマスク
とするので、５ＭｅＶを越える超高エネルギーで注入さ
れるイオンに対し充分な阻止能力を備えた厚膜のマスク
を安定に形成することができる。また、マスクをシリコ
ン層により形成するので、マスクの加工、除去を容易に
行え、そしてマスク材が半導体素子および製造設備など
に対して汚染源とならず、さらにマスクの微細加工が可
能である。
シリコン層をエピタキシャル装置により形成してマスク
とするので、５ＭｅＶを越える超高エネルギーで注入さ
れるイオンに対し充分な阻止能力を備えた厚膜のマスク
を安定に形成することができる。また、マスクをシリコ
ン層により形成するので、マスクの加工、除去を容易に
行え、そしてマスク材が半導体素子および製造設備など
に対して汚染源とならず、さらにマスクの微細加工が可
能である。
【００１１】
【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１の（Ａ）ないし（Ｆ）
は本発明によるイオン注入方法の一例の各工程を示す要
部断面側面図である。以下、シリコン基板の特定箇所に
イオン注入を行う場合について説明する。まず、図１の
（Ａ）に示したように、シリコン基板２の表面にシリコ
ンの酸化物または窒化物による第１の無機膜４を形成
し、つづいてシリコン基板２をエピタキシャル装置に導
入して第１の無機膜４の上にシリコン層６を形成する。
ここで形成されるシリコン層６は、シリコンの酸化物ま
たは窒化物による第１の無機膜４の上にエピタキシャル
成長させるため、必然的に多結晶シリコン層となる。ま
た、シリコン層６の厚さは、１０μｍ〜１５μｍ程度と
することで、後に５ＭｅＶを越えるエネルギーでイオン
を注入する際に、充分なイオン阻止能力を確保すること
ができる。
て図面を参照して説明する。図１の（Ａ）ないし（Ｆ）
は本発明によるイオン注入方法の一例の各工程を示す要
部断面側面図である。以下、シリコン基板の特定箇所に
イオン注入を行う場合について説明する。まず、図１の
（Ａ）に示したように、シリコン基板２の表面にシリコ
ンの酸化物または窒化物による第１の無機膜４を形成
し、つづいてシリコン基板２をエピタキシャル装置に導
入して第１の無機膜４の上にシリコン層６を形成する。
ここで形成されるシリコン層６は、シリコンの酸化物ま
たは窒化物による第１の無機膜４の上にエピタキシャル
成長させるため、必然的に多結晶シリコン層となる。ま
た、シリコン層６の厚さは、１０μｍ〜１５μｍ程度と
することで、後に５ＭｅＶを越えるエネルギーでイオン
を注入する際に、充分なイオン阻止能力を確保すること
ができる。
【００１２】次に、図１の（Ｂ）に示したように、シリ
コン層６の上にシリコンの酸化物または窒化物による第
２の無機膜８を形成し、つづいて図１の（Ｃ）に示した
ように、フォトレジスト層１０を形成して露光・現像に
よりパターン化し第２の無機膜８を露出させる。その
後、フォトレジスト層１０をマスクとして第２の無機膜
８をエッチングしてパターン化し、さらに、図１の
（Ｄ）に示したように、フォトレジスト層１０を除去し
た後、パターン化した第２の無機膜８をマスクとする反
応性ガスを用いたドライエッチングによりシリコン層６
をパターン化して第１の無機膜４を露出させる。
コン層６の上にシリコンの酸化物または窒化物による第
２の無機膜８を形成し、つづいて図１の（Ｃ）に示した
ように、フォトレジスト層１０を形成して露光・現像に
よりパターン化し第２の無機膜８を露出させる。その
後、フォトレジスト層１０をマスクとして第２の無機膜
８をエッチングしてパターン化し、さらに、図１の
（Ｄ）に示したように、フォトレジスト層１０を除去し
た後、パターン化した第２の無機膜８をマスクとする反
応性ガスを用いたドライエッチングによりシリコン層６
をパターン化して第１の無機膜４を露出させる。
【００１３】そして、図１の（Ｅ）に示したように、パ
ターン化したシリコン層６をマスクとして、５ＭｅＶな
いし８ＭｅＶのエネルギーでシリコン基板２にイオン１
２を注入し、シリコン基板２の表面部にイオン注入層１
４を形成する。その後、図１の（Ｆ）に示したように、
第２の無機膜８およびシリコン層６を除去し、さらに第
１の無機膜４を除去して工程を終了する。
ターン化したシリコン層６をマスクとして、５ＭｅＶな
いし８ＭｅＶのエネルギーでシリコン基板２にイオン１
２を注入し、シリコン基板２の表面部にイオン注入層１
４を形成する。その後、図１の（Ｆ）に示したように、
第２の無機膜８およびシリコン層６を除去し、さらに第
１の無機膜４を除去して工程を終了する。
【００１４】このように本実施の形態例のイオン注入方
法では、シリコン層６をエピタキシャル装置により形成
してマスクとするので、５ＭｅＶを越える超高エネルギ
ーで注入されるイオン１２に対し充分な阻止能力を備え
た厚膜のマスクを安定に形成することができる。また、
マスクをシリコン層６により形成するので、マスクの加
工、除去を容易に行え、そしてマスク材に金属材料など
を用いた場合のようにマスク材が半導体素子や製造設備
などに対して汚染源とならず、さらにマスクの微細加工
が可能である。
法では、シリコン層６をエピタキシャル装置により形成
してマスクとするので、５ＭｅＶを越える超高エネルギ
ーで注入されるイオン１２に対し充分な阻止能力を備え
た厚膜のマスクを安定に形成することができる。また、
マスクをシリコン層６により形成するので、マスクの加
工、除去を容易に行え、そしてマスク材に金属材料など
を用いた場合のようにマスク材が半導体素子や製造設備
などに対して汚染源とならず、さらにマスクの微細加工
が可能である。
【００１５】なお、多結晶のシリコン層６中のグレイン
は、その面方位が様々であるため、面方位によってはチ
ャネリング現象が発生して、シリコン層６のマスクとし
ての性能が低下することも考えられる。また、グレイン
間にはバウンダリーと呼ばれる状態が存在し、注入され
たイオン１２がバウンダリーを通じて容易にマスクを突
き抜けるという現象も起こり得る。上記実施の形態例で
は、イオン注入をシリコン層６とともに第２の無機膜８
をマスクとして行うので、これらの現象は抑制される
が、さらにシリコン層６を非晶質化することが上記現象
を防止する上で有効である。この非晶質化は、シリコン
層６を形成した後、シリコン層６に対してたとえばＳｉ
（シリコン）、Ｇｅ（ゲルマニウム）、ならびにＡｒ
（アルゴン）の各イオンのいずれか、またはこれらのイ
オンと少なくとも同程度の質量数を有するイオンを注入
することで行える。
は、その面方位が様々であるため、面方位によってはチ
ャネリング現象が発生して、シリコン層６のマスクとし
ての性能が低下することも考えられる。また、グレイン
間にはバウンダリーと呼ばれる状態が存在し、注入され
たイオン１２がバウンダリーを通じて容易にマスクを突
き抜けるという現象も起こり得る。上記実施の形態例で
は、イオン注入をシリコン層６とともに第２の無機膜８
をマスクとして行うので、これらの現象は抑制される
が、さらにシリコン層６を非晶質化することが上記現象
を防止する上で有効である。この非晶質化は、シリコン
層６を形成した後、シリコン層６に対してたとえばＳｉ
（シリコン）、Ｇｅ（ゲルマニウム）、ならびにＡｒ
（アルゴン）の各イオンのいずれか、またはこれらのイ
オンと少なくとも同程度の質量数を有するイオンを注入
することで行える。
【００１６】また、５ＭｅＶを越える超高エネルギーで
イオン注入を行う場合、上述のように１０μｍ〜１５μ
ｍの厚みでシリコン層６を形成することになるが、その
ような厚さでは、マスクのシャドー効果が問題となる可
能性がある。この問題は、たとえば、上述のようにドラ
イエッチングによりシリコン層６をパターン化する際
に、シリコン層６の側壁部１６（図１の（Ｄ））を順テ
ーパー形状に形成することで回避可能である。
イオン注入を行う場合、上述のように１０μｍ〜１５μ
ｍの厚みでシリコン層６を形成することになるが、その
ような厚さでは、マスクのシャドー効果が問題となる可
能性がある。この問題は、たとえば、上述のようにドラ
イエッチングによりシリコン層６をパターン化する際
に、シリコン層６の側壁部１６（図１の（Ｄ））を順テ
ーパー形状に形成することで回避可能である。
【００１７】
【実施例】シリコン層６をエピタキシャル成長させる際
の成長条件としては、シリコンソースにはＳｉＨＣｌ3
（Ｃｌは塩素の元素記号）を用い、温度は１０００°
Ｃ、成長速度は約１．８μｍ／分として良好な結果が得
られる。なお、シリコン層形成後のシリコン層表面の粗
度が問題となる場合には、軽微な研磨工程を付加するこ
とも有効である。
の成長条件としては、シリコンソースにはＳｉＨＣｌ3
（Ｃｌは塩素の元素記号）を用い、温度は１０００°
Ｃ、成長速度は約１．８μｍ／分として良好な結果が得
られる。なお、シリコン層形成後のシリコン層表面の粗
度が問題となる場合には、軽微な研磨工程を付加するこ
とも有効である。
【００１８】図１の（Ｅ）の工程で注入するイオン１２
は具体的にはボロンイオン、リンイオン、ヒ素イオンな
どとすることができる。第１の無機膜４をシリコンの酸
化物（ＳｉＯ2）により形成する場合、同無機膜はたと
えばシリコン基板２の熱酸化あるいはＣＶＤ法により形
成することができる。また第１の無機膜４の膜厚は２０
０ｎｍ程度とすることで、後にシリコン層６を除去する
際に、シリコン基板２の保護膜として充分な機能を果た
す。
は具体的にはボロンイオン、リンイオン、ヒ素イオンな
どとすることができる。第１の無機膜４をシリコンの酸
化物（ＳｉＯ2）により形成する場合、同無機膜はたと
えばシリコン基板２の熱酸化あるいはＣＶＤ法により形
成することができる。また第１の無機膜４の膜厚は２０
０ｎｍ程度とすることで、後にシリコン層６を除去する
際に、シリコン基板２の保護膜として充分な機能を果た
す。
【００１９】第２の無機膜８をシリコンの酸化物により
形成する場合、同無機膜はたとえばＣＶＤ法により形成
することができる。また第２の無機膜８の膜厚は１００
０ｎｍ程度とすることで、シリコン層６をパターン化す
る際のマスクとして充分な機能を果たす。また、第１お
よび第２の無機膜４、８のいずれか一方または両方をシ
リコンの窒化物により形成する場合には、ＣＶＤ法を用
いることがでいる。
形成する場合、同無機膜はたとえばＣＶＤ法により形成
することができる。また第２の無機膜８の膜厚は１００
０ｎｍ程度とすることで、シリコン層６をパターン化す
る際のマスクとして充分な機能を果たす。また、第１お
よび第２の無機膜４、８のいずれか一方または両方をシ
リコンの窒化物により形成する場合には、ＣＶＤ法を用
いることがでいる。
【００２０】第２の無機膜８は、ＨＦ（フッ化水素）系
エッチャントを用いたエッチングにより除去するか、ま
たはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ）技術により除去することができ
る。そして、シリコン層６は、等方性エッチャーを用い
たり、あるいはＫＯＨ液を使用して、第１の無機膜４に
対し高い選択比で剥離させ除去することができる。
エッチャントを用いたエッチングにより除去するか、ま
たはＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ
Ｐｏｌｉｓｈｉｎｇ）技術により除去することができ
る。そして、シリコン層６は、等方性エッチャーを用い
たり、あるいはＫＯＨ液を使用して、第１の無機膜４に
対し高い選択比で剥離させ除去することができる。
【００２１】
【発明の効果】以上説明したように本発明のイオン注入
方法では、シリコン層をエピタキシャル装置により形成
してマスクとするので、５ＭｅＶを越える超高エネルギ
ーで注入されるイオンに対し充分な阻止能力を備えた厚
膜のマスクを安定に形成することができる。また、マス
クをシリコン層により形成するので、マスクの加工、除
去を容易に行え、そしてマスク材が半導体素子および製
造設備などに対して汚染源とならず、さらにマスクの微
細加工が可能である。
方法では、シリコン層をエピタキシャル装置により形成
してマスクとするので、５ＭｅＶを越える超高エネルギ
ーで注入されるイオンに対し充分な阻止能力を備えた厚
膜のマスクを安定に形成することができる。また、マス
クをシリコン層により形成するので、マスクの加工、除
去を容易に行え、そしてマスク材が半導体素子および製
造設備などに対して汚染源とならず、さらにマスクの微
細加工が可能である。
【図１】（Ａ）ないし（Ｆ）は本発明によるイオン注入
方法の一例の各工程を示す要部断面側面図である。
方法の一例の各工程を示す要部断面側面図である。
【図２】（Ａ）ないし（Ｃ）は、単結晶シリコンにイオ
ン注入を行った場合の深さとイオンの濃度との関係を実
測により求めた結果を示すグラフである。
ン注入を行った場合の深さとイオンの濃度との関係を実
測により求めた結果を示すグラフである。
【図３】ボロンイオンを注入する場合の注入エネルギー
と注入深さとの関係、およびマスク材としてフォトレジ
ストを用いた場合の注入エネルギーと必要なマスク厚と
の関係を示すグラフである。
と注入深さとの関係、およびマスク材としてフォトレジ
ストを用いた場合の注入エネルギーと必要なマスク厚と
の関係を示すグラフである。
２……シリコン基板、４……第１の無機膜、６……シリ
コン層、８……第２の無機膜、１０……フォトレジスト
層、１２……イオン、１４……イオン注入層、１６……
側壁部。
コン層、８……第２の無機膜、１０……フォトレジスト
層、１２……イオン、１４……イオン注入層、１６……
側壁部。
Claims (11)
- 【請求項１】 マスクを用いてシリコン基板の特定箇所
にイオン注入を行う方法であって、 前記シリコン基板の表面にシリコンの酸化物または窒化
物による第１の無機膜を形成し、 前記第１の無機膜の上にシリコン層をエピタキシャル装
置により形成し、 前記シリコン層の上にシリコンの酸化物または窒化物に
よる第２の無機膜を形成し、 前記第２の無機膜をパターン化し、 パターン化した前記第２の無機膜をマスクとするエッチ
ングにより前記シリコン層をパターン化して前記第１の
無機膜を露出させ、 パターン化した前記シリコン層をマスクとして前記シリ
コン基板にイオン注入を行い、 その後、前記第２の無機膜および前記シリコン層を除去
することを特徴とするイオン注入方法。 - 【請求項２】 前記第１の無機膜はシリコンの酸化物か
ら成り、前記シリコン基板の熱酸化あるいはＣＶＤ法に
より形成することを特徴とする請求項１記載のイオン注
入方法。 - 【請求項３】 前記第２の無機膜はシリコンの酸化物か
ら成り、ＣＶＤ法により形成することを特徴とする請求
項１記載のイオン注入方法。 - 【請求項４】 前記第１および第２の無機膜のいずれか
一方または両方はシリコンの窒化物から成り、ＣＶＤ法
により形成することを特徴とする請求項１記載のイオン
注入方法。 - 【請求項５】 前記第２の無機膜はフォトレジストを用
いたフォトリソグラフィーによってパターン化すること
を特徴とする請求項１記載のイオン注入方法。 - 【請求項６】 前記シリコン層を形成した後、前記シリ
コン層に対してＳｉ、Ｇｅ、ならびにＡｒの各イオンの
いずれか、またはこれらのイオンと少なくとも同程度の
質量数を有するイオンを注入することを特徴とする請求
項１記載のイオン注入方法。 - 【請求項７】 前記シリコン層は反応性ガスを用いたド
ライエッチングによりパターン化することを特徴とする
請求項１記載のイオン注入方法。 - 【請求項８】 エッチングにより前記シリコン層をパタ
ーン化する際に、前記シリコン層の側壁をテーパー状に
形成することを特徴とする請求項１記載のイオン注入方
法。 - 【請求項９】 前記シリコン基板に対して５ＭｅＶを越
えるエネルギーでイオン注入を行うことを特徴とする請
求項１記載のイオン注入方法。 - 【請求項１０】 前記第２の無機膜は、ＨＦ系エッチャ
ントを用いたエッチングにより除去するか、またはＣＭ
Ｐ技術により除去することを特徴とする請求項１記載の
イオン注入方法。 - 【請求項１１】 前記シリコン層は等方性エッチャーを
用いて、あるいはＫＯＨ液を使用して除去することを特
徴とする請求項１記載のイオン注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010439A JP2002217123A (ja) | 2001-01-18 | 2001-01-18 | イオン注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001010439A JP2002217123A (ja) | 2001-01-18 | 2001-01-18 | イオン注入方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002217123A true JP2002217123A (ja) | 2002-08-02 |
Family
ID=18877750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001010439A Pending JP2002217123A (ja) | 2001-01-18 | 2001-01-18 | イオン注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002217123A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437637B2 (en) | 2014-04-16 | 2016-09-06 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method and resist pattern forming method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5223263A (en) * | 1975-08-18 | 1977-02-22 | Nec Corp | Method of manufacturing semiconductor device |
| JPS6214459A (ja) * | 1985-07-11 | 1987-01-23 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置の製造方法 |
| JPS6449269A (en) * | 1987-08-20 | 1989-02-23 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH04253357A (ja) * | 1990-05-31 | 1992-09-09 | Natl Semiconductor Corp <Ns> | 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング |
-
2001
- 2001-01-18 JP JP2001010439A patent/JP2002217123A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5223263A (en) * | 1975-08-18 | 1977-02-22 | Nec Corp | Method of manufacturing semiconductor device |
| JPS6214459A (ja) * | 1985-07-11 | 1987-01-23 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 半導体装置の製造方法 |
| JPS6449269A (en) * | 1987-08-20 | 1989-02-23 | Matsushita Electronics Corp | Manufacture of semiconductor device |
| JPH04253357A (ja) * | 1990-05-31 | 1992-09-09 | Natl Semiconductor Corp <Ns> | 局所的埋込み注入及び分離構成体へ適用可能な超高エネルギ注入用の自己整合型マスキング |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437637B2 (en) | 2014-04-16 | 2016-09-06 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method and resist pattern forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0350997B1 (en) | Reactive ion etching of a silicon-bearing material with hydrogen bromide | |
| US6069091A (en) | In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method | |
| KR20170051518A (ko) | 자기 정렬식 대체 핀 형성 | |
| US9780191B2 (en) | Method of forming spacers for a gate of a transistor | |
| US7718515B2 (en) | Method for fabricating semiconductor device | |
| US5856227A (en) | Method of fabricating a narrow polycide gate structure on an ultra-thin gate insulator layer | |
| US6281140B1 (en) | Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure | |
| US20160372331A1 (en) | Method for forming spacers for a transistor gate | |
| JP2003273067A (ja) | 半導体装置の製造方法 | |
| US7799652B2 (en) | Method for producing epitaxial wafer with buried diffusion layer and epitaxial wafer with buried diffusion layer | |
| US10741393B2 (en) | Methods for bottom up fin structure formation | |
| US6673695B1 (en) | STI scheme to prevent fox recess during pre-CMP HF dip | |
| JP6083150B2 (ja) | 半導体装置の製造方法 | |
| JP2002217123A (ja) | イオン注入方法 | |
| JP4790211B2 (ja) | Ｓｏｉ基板と半導体基板及びその製造方法 | |
| US11527412B2 (en) | Method for increasing photoresist etch selectivity to enable high energy hot implant in SiC devices | |
| US7091081B2 (en) | Method for patterning a semiconductor region | |
| US20030003680A1 (en) | Method for manufacturing isolating structures | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JP2004152920A (ja) | 半導体装置の製造方法及び半導体製造工程の管理方法 | |
| JP2000311861A (ja) | 半導体膜の選択成長方法および半導体装置の製造方法 | |
| JP2005050917A (ja) | 半導体装置及びその製造方法 | |
| JP2005057147A (ja) | 半導体装置の製造方法 | |
| JPS58213444A (ja) | 半導体装置の製造方法 | |
| JPH0410739B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071220 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090817 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091009 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110531 |