KR100192870B1 - 리드 프레임 - Google Patents

리드 프레임 Download PDF

Info

Publication number
KR100192870B1
KR100192870B1 KR1019910001902A KR910001902A KR100192870B1 KR 100192870 B1 KR100192870 B1 KR 100192870B1 KR 1019910001902 A KR1019910001902 A KR 1019910001902A KR 910001902 A KR910001902 A KR 910001902A KR 100192870 B1 KR100192870 B1 KR 100192870B1
Authority
KR
South Korea
Prior art keywords
dam bar
lead
cutting
lead frame
thin
Prior art date
Application number
KR1019910001902A
Other languages
English (en)
Other versions
KR910016070A (ko
Inventor
이찌기기꾸오
시마무라소오이찌로
후세마사히로
Original Assignee
기타지마 요시도시
다이니폰사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기타지마 요시도시, 다이니폰사츠 가부시키가이샤 filed Critical 기타지마 요시도시
Publication of KR910016070A publication Critical patent/KR910016070A/ko
Application granted granted Critical
Publication of KR100192870B1 publication Critical patent/KR100192870B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 리드 프레임은 댐바부 또는 댐바부와 내부리드가 걸쳐 있는 부분이 얇게 형성된다. 따라서 이 판두께가 얇은 부분을 절단함으로써 절단 펀치에 붙는 응력이 작아진다. 이에 따라 절단펀치의 수명이 연장됨과 동시에 절단면의 시어 드루프를 극력 억제할 수 있다.
또 얇은 부분 형성위치에 두꺼운 부분이 형성되어 있으며, 댐바부를 절단할 때 이 두꺼운 부분이 얇은 부분의 지지부로 되므로 댐바부가 기울어지는 일은 없다. 따라서 댐바부의 절단작업을 안정하게 행할 수 있어 절단시에 흔들리는 일이 없으며, 더구나 리드 프레임에 미치는 스트레스를 균형있게 억제할 수 있게 된다.

Description

리드 프레임
제1도는 발명에 관한 리드 프레임의 일실시예의 평면도.
제2도는 댐바(dambar)의 단면을 나타내는 것으로, a도는 제1도의 ⅡA-ⅡA선 단면을 나타내는 것으로 댐바 절단선의 단면도, b도는 댐바 절단후의 단면도.
제3도는 댐바의 단면을 나타내는 것으로, a도는 제1도의 ⅢA -ⅢA선 단면도, b도는 하프 에치(half etch)부를 반도체 소자탑재측에 설치한 경우의 단면도, c도는 하프 에치부를 양면에 설치한 경우의 단면도.
제4도는 본 실시예를 QET(Quad Flat Package) 타입에 적용한 경우의 리드 프레임의 평면도.
제5도는 본 발명의 다른 실시예를 나타내는 평면도.
제6도는 본 실시예의 리드 프레임을 사용한 반도체장치의 평면도.
제7도는 댐바의 단면을 나타내는 것으로, a도는 제6도의 ⅦA-ⅦA선 단면도, b도는 하프 에치부를 반도체소자탑재측에 설치한 경우의 단면도, c도는 하프 에치부를 양면에 설치한 경우의 단면도.
제8도는 본 발명의 또다른 실시예를 나타내는 평면도.
제9도는 본 발명의 또다른 실시예를 나타내는 평면도.
제10도는 댐바의 단면을 나타내는 것으로, a도는 제9도의 XA-XA선에 따른 단면도, b도는 제11도의 XB-XB 선 단면도, c도는 제12도의 XC-XC선 단면도, d도는 제13도의 XD-XD선 단면도.
제11도는 본 발명의 또다른 실시예를 나타내는 평면도.
제12도는 본 발명의 또다른 실시예를 나타내는 평면도.
제13도는 본 발명의 또다른 실시예를 나타내는 평면도.
제14도는 본 발명의 또다른 실시예를 나타내는 리드 프레임의 일실시예의 평면도.
제15도는 제14도의 XV-XV선 단면을 나타내는 것으로, a도는 댐바 절단전의 단면도, b도는 댐바 절단후의 단면도.
제16도는 본 발명의 또다른 실시예를 나타내는 평면도.
제17도는 본 발명의 또다른 실시예를 나타내는 단면도.
제18도는 제17도의 XⅧ-XⅧ선 단면을 나타내는 것으로, a도는 댐바 절단전의 단면도, b도는 댐바 절단후의 단면도.
제19도는 본 발명의 또다른 실시예를 나타내는 단면도.
제20도는 본 발명의 다른 타입의 리드 프레임의 평면도.
제21도는 종래 리드 프레임의 댐바의 단면을 나타내는 것으로, a도는 댐바 절단전의 단면도, b도는 댐바 절단후의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 리드 프레임 2 : 레일
3 : 반도체 소자 4 : 다이 패드
6 : 댐바 7 : 내부 리드
8 : 외부 리드 9 : 외이어 본딩
12 : 슬릿
본 발명은 반도체장치등의 전자부품 조립용부재인 리드 프레임에 관한 것이다.
근래 반도체의 고밀도실장화(高密度室裝化)가 진전되어오고 있는데, 이러한 가운데 매년 반도체소자의 패키지의 외형이 소형화 되고 있다. 이 때문에 반도체 조립용부재인 리드 프레임에 있어서, 수지의 몰드 라인에서 댐바까지의 거리는 종래 0.25mm였던 것이 0.18mm정도로 좁아지고 있으며, 댐바의 패키지 라인은 한층 더 가까워지고 있다.
또 리드 프레임의 외부리드의 피치는 매년 좁아지는 경향에 있으며, 0.65mm, 0.55mm, 0.5mm, 0.35mm로 소형화되고 있다. 그리고 외부리드의 피치가 좁아짐에 따라 판두께도 0.25-0.97mm로 얇아지고 있다.
이러한 가운데 외부리드 폭이 0.3-0.1mm정도로 만들어지기 때문에 0.25-0.08mm의 상당히 가는 댐바절단용 펀치를 사용하여 댐바를 절단하도록 하고 있다.
그러나 이와같은 가는 절단용 펀치로 댐바를 절단하게 하면 종래 리드 프레임의 비교적 두꺼운 판두께의 댐바를 절단하고 있으므로 절단용 펀치는 쉽게 이지러져 절단용 펀치의 수명의 짧아지게 된다.
또 절단용 펀치가 이지러짐에 따라 제21도에 나타낸 바와같이 댐바의 절단면에 큰 시어 드루프(a; shear droop)가 발생하게 된는바, 이와같은 시어 드루프(a)가 발생하면 세로방향의 깎인 자국이 발생하게 되어 외관상 적합하지 않게 된다. 더구나 댐바절단시 상기 댐바가 비뚤어짐에 따라 리드 프레임이 변형되어 버린다고 하는 문제가 있다.
또한 댐바와 몰드 라인사이의 레진을 절단할 때 레진 버르(resin burr)가 튀게 된다고 하는 문제도 있다.
본 발명의 목적은 펀치의 수명을 연장할 수 있음과 동시에 댐바 절단면의 시어 드루프를 방지할 수 있으면서 댐바절단에 의해 발생하는 리드 프레임의 댐바절단시에 일어나는 몰드 레진의 비산을 방지할 수 있는 리드 프레임을 제공하는 것이다.
상술한 목적을 달성하기 위해 본 발명의 리드 프레임은 내부리드와 외부리드사이에 형성되는 댐바부를 갖추고 있는 리드 프레임에 있어서, 상기 댐바부 또는 상기 댐바부와 내부리드에 걸쳐 있는 부분에 얇은 곳이 형성되고, 외부리드측의 일부를 남기고 형성되어 있으며, 상기 얇은 부분이 내부리드의 일부를 남기고 형성되어 있다.
또한 본 발명은 내부리드와 외부리드사이에 형성되는 댐바부를 갖추고 있는 리드 프레임에 있어서, 적어도 상기 댐바부에 상기 댐바부를 외부리드측 또는 내부리드측의 일부를 남기고 얇은 부분이 형성되어 있음과 동시에 상기 댐바부의 상기 얇은 부분 형성위치에 서로 이웃하는 내부리드사이 또는 외부리드사이에 위치하여 두꺼운 부분이 형성되어 있고, 상기 두꺼운 부분이 상기 댐바부의 외부리드측 또는 내부리드측의 일부에서 상기 얇은 부분으로 반도형상으로 돌출하여 형성되어 있으며, 상기 두꺼운 부분이 상기 얇은 부분 내에 섬형상으로 돌출하여 형성되어 있는 한편, 상기 얇은 부분이 하프 에칭가공된 하프 에치부로 되어 있고, 상기 얇은 부분에 노치 오목부가 형성되어 있으며, 상기 얇은 부분이 리드 프레임의 표면 및 이면의 적어도 한쪽면에 형성되어 있는 것을 특징으로 하고 있다.
이와같이 구성된 본 발명의 리드 프레임에 있어서는, 댐바부 또는 댐바부와 내부리드가 걸쳐 있는 부분이 얇게 형성되어, 이 판두께가 얇은 부분을 절단함으로써 절단 펀치에 붙는 응력이 작아지고, 이에 따라 절단 펀치의 수명이 연장됨과 동시에 절단면의 시어 드루프를 극력 억제할 수 있다.
또한 얇은 부분형성 위치에 두꺼운 부분을 형성함으로써 댐바부를 절단할 때 이 두꺼운 부분이 얇은 부분의 지지부로 되어 댐바부가 기울어지는 일은 없다. 따라서 댐바부의 절단작업을 안정하게 할 수 있어 절단시에 흔들리는 일이 없으며, 더구나 리드 프레임에 미치는 스트레스를 균형있게 억제할 수 있게 된다. 이에 따라 댐바부를, 리드 프레임을 변형시키는 일 없이 정확하게 절단할 수 있게 된다.
또 하프 에칭가공으로 얇은 부분을 형성함으로써 댐바부와 몰드 라인사이의 레진을 펀칭에 의해 떨어뜨리는(레진 절단) 경우, 하프 에치부의 레진은 하프 에치에 의해 표면이 거친 요철면으로 되어 있는 곳과 접촉하게 되므로 밀착성이 좋아져 레진 절단에 의한 레진의 비산은 억제된다.
이하에 도면을 참조하여 본 발명의 실시예를 설명한다.
제1도에 나타낸 바와같이 리드 프레임(1)은 예를 들면 동합금, 42합금등의 금속으로 된 DIP(Dual Inline Package)타입의 리드 프레임[본 실시예에서는 소정 판두께(예를 들면 0.15mm)의 42합금을 이용하여 형성되어 있다]으로서, 상하로 배치되는 서로 평행하게 연설된 한쌍의 레일(2,2)을 갖추고 있는바, 이 한쌍의 레일(2,2)사이에는 반도체소자(3)를 탑재하는 다이 패드(4; die pad)가 배설되어 있으며, 이 다이 패드(4)는 한쌍의 다이 패드 지지부(5,5)를 통하여 이들 한쌍의 레일(2,2)에 지지되어 있다.
또 한쌍의 레일(2,2)사이에는 이 다이 패드 (4)를 좌우로 끼워 한쌍의 댐바(6,6)가 가설되어 있다. 이들 댐바(6,6)에는 복수(도시예에서는 7개)의 내부리드(7,7,...)와 같은 수의 외부리드(8,8,…)로 된 리드가 각각 설치되어 있다. 이들의 댐바(6)는 외부리드(8)로의 레진의 유출을 멈추게 하는 역할도 하고 있다. 또 각 내부리드(7,7,...)의 선단은 다이 패드(4)에 대향하도록 적당하게 구부러져 있다.
다이 패드(4)상에 탑재된 반도체소자(3)의 각 전극과 내부리드(7)의 대응하는 전극이 와이어(9,9,...)에 의해 본딩되어 있다.
또 댐바(6)의 외부리드(8)측의 부분(6a)을 소정량(예를 들면 0.05mm)남기고, 댐바(6)의 다른 부분(6b)에 있어서 반도체소자(3) 탑재면측과 반대측에서부터 소정 깊이(예를 들면 0.08mm)의 하프 에칭가공이 행해지고 있다. 따라서 댐바(6)의 하프 에치부인 그밖의 부분(6b)은 판두께가 얇은 부분으로 되어 있다.
다음에 상기한 바와같이 형성되어 있는 리드 프레임을 사용하여 반도체소자(3)의 패키징을 하기 위한 공정을 설명한다.
다이 패드(4)상에 반도체소자(3)를 Au-Si공정(共晶) 또는, 도전성 혹은 절연성 페이스트에 의해 탑재고착된다. 다음에 Au 또는 Cu의 와이어(9)에 의해 반도체소자(3)상의 전극 패드(3a,3a,...)와 내부리드(7,7,...)를 와이어 본딩(9)한다. 그후 몰드 라인(10)의 범위를 몰드 레진으로 트랜스퍼 몰드함과 동시에 댐바(6)와 몰드 라인(10)사이의 레진을 절단한 후, 제2a도에 나타낸 바와같이 댐바(6)를 절단 라인(11)에 따라 절단 펀치(12)로 절단한다. 마지막으로 외부리드(8)를 원하는 형상으로 굽힘으로써 리드 프레임(1)에 반도체소자(3)를 패키징한 반도체장치가 완성된다.
그런데 상기 댐바(6)를 절단하는 경우는 하프 에치면(6c)과 반대측에서부터 레진을 절단하여 댐바(6)의 절단을 하게 된다. 이와같은 방법에 의하면 제1도 및 제2a도에서 분명히 나타난 바와같이 절단부분은 댐바(6)의 판두께가 얇은 곳이 대부분을 차지하게 된다. 이 때문에 댐바(6)의 강도가 작아지고 있으며, 따라서 댐바(6)를 용이하게 절단할 수 있다. 이에 따라 절단용 펀치(12)의 이지러짐 발생이 적어져 절단용 펀치(12)의 수명이 연장되게 된다.
또 댐바(6)를 용이하게 절단할 수 있는 것에서 제2b도에 나타낸 바와같이 절단시 발생하는 시어 드루프(a)는 작아지고, 더구나 댐바(6)의 내측에서 하프 에치부(6b)로 흘러들어간 하프 에치면(6c)상의 레진 버르는 하프 에치부(6b)와 절단용 금형의 다이스사이에 끼워진 형으로 됨과 동시에 하프 에치에 의해 표면이 거칠어진 면으로 된 곳과 접촉하게 되므로 밀착이 다른 면보다도 좋아 레진의 비산은 적어진다.
더구나 제3a도에 나타낸 바와같이 하프 에치부(6b)는 제1도에 나타낸 예에서는 다이 패드(4)의 반도체소자(3)탑재측면과 반대측의 면에 형성하고 있지만, 제3b도에 나타낸 바와 같이 하프 에치부(6b)는 반도체소자(3)탑재측면과 같은 측의 면에 형성할 수도 있다. 또 제3c도에 나타낸 바와 같이 하프 에치부(6b)는 양면에 설치할 수도 있고, 그 경우에 댐바(6)의 남은 두께는 더 얇게 되므로 효과를 한층 더 확실하게 얻을 수 있다.
또 댐바(6)를 하프 에치부(6b)측에서부터 절단하도록 해도 상술한 경우와 거의 같은 효과가 얻어진다.
또한 제4도에 나타낸 바와같은 QFP타입의 리드 프레임(1)에 하프 에치부(6b)를 형성해도 상술한 바와같은 결과를 얻을 수 있다.
제5도는 본 발명의 다른 실시예를 나타내는 평면도이다. 상술한 실시예와 같은 구성요소에는 동일부호를 붙임으로써 그 설명은 생략한다(이하에 후술하는 각 실시예에 대해서도 동일하다).
제5도에 나타낸 바와같이 본 실시예에서는 하프 에치부(6b)가 반도체소자(3)탑재측면에 설치되어 있다. 이 경우, 하프 에치부(6b)는 댐바(6)의 외부리드(8)측의 일부를 남기고 내부리드(7)의 측모서리와 외부리드(8)의 측모서리를 잇는 외형선 및 레일(2,2)의 측모서리와 외부리드(8)의 측모서리를 잇는 외형선에 따라 소정폭으로 댐바(6), 내부리드(7) 및 레일(2,2)에 각각 형성되어 있다.
본 실시예에 있어서도 상술한 경우와 마찬가지로 반도체소자(3)를 리드 프레임(1)의 다이 패드(4)에 탑재하고 필요한 와이어 본딩(9)을 함과 동시에 레진 몰드한 후 절단 라인(11)에 따라 절단 함으로써 제6도에 실선으로 나타낸 바와같은 반도체장치가 완성된다.
또 본 실시예에 있어서도 상술한 실시예와 동일한 작용 효과를 얻을 수 있고, 제7a도에 나타낸 바와같이 절단시 발생하는 시어 드루프(a)도 작다.
더구나 본 실시예의 하프 에치부(6b)도 상술한 바와같이 리드 프레임(1)의 반도체소자(3)탑재측면과 반대측의 면 또는 양면에 설치할 수도 있다. 이 경우에도 제7b도 및 c도에 나타낸 바와같이 각각 절단시 발생하는 시어 드루프(a)는 작다.
제8도는 본 발명의 또 다른 실시예를 나타내는 평면도이다.
제8도에 나타낸 바와같이 본 실시예에서는 하프 에치부(6b)를 댐바(6)전체 및 내부리드(7)와 외부리드(8)를 잇는 외형선에 따라 댐바(6)의 외부리드(8)측의 일부를 남기고 반도체소자(3)탑재면측에서부터 행한 것이며, 싱기 실시예와 동일한 작용 효과를 얻을 수 있다.
제9도는 본 발명의 또다른 실시예를 나타내는 평면도이며, 제10a도는 제9도의 XA-XA선에 따른 단면도이다.
제9도 및 제10a도에 나타낸 바와같이 본 실시예에서는 제1도의 실시예와 마찬가지로 하프 에치부(6b)를 댐바(6)의 반도체소자(3)탑재면측과 반대측면에 형성하고 있지만, 그 경우 댐바(6)의 중앙부(6d)는 에칭가공되지 않고 반도형으로 돌출한 형상의 두꺼운 부분에 형성되어 있으며, 그 판두께는 리드 프레임(1)의 판두께로 되어 있다. 이와같이 중앙부(6d)와 같은 두꺼운 부분을 설치함으로써 펀치에 의한 절단시에 이 중앙부(6d)가 댐바 얇은 부분의 지지부로 되므로 댐바(6)는 거의 기울어지는 일이 없다. 따라서 댐바(6)의 절단작업을 안정하게 행할 수 있어 절단시에 흔들리는 일이 없으며, 더구나 리드 프레임(1)에 미치는 스트레스를 균형있게 억제할 수 있게 된다. 이에 따라 댐바(6)를, 리드 프레임(1)을 거의 변형시키는 일 없이 정확하게 절단할 수 있게 된다.
또 본 실시예의 리드 프레임(1)도 상술한 각 실시예와 동일한 작용효과를 얻을 수 있는 것은 말할 필요도 없다.
제11도는 본 발명의 또다른 실시예를 나타내는 평면도이며, 제10b도는 제11도의 XB-XB선에 따른 단면도이다.
제11도 및 제10b도에 나타낸 바와같이 본 실시예에서는 제5도의 실시예와 거의 동일하지만, 하프 에치부(6b)는 댐바(6)의 반도체소자(3)탑재면측과 반대측면에 내부리드(7)의 측모서리와 외부리드(8)의 측모서리를 잇는 외형선 및 레일(2)의 측모서리와 외부리드(8)의 측모서리를 잇는 외형선에 따라 소정폭으로 댐바(6), 내부리드(7) 및 레일(2)에 각각 형성되어 있다. 하프 에치부(6b)의 댐바(6)에 형성되는 부분의 폭은 제5도의 실시예의 경우보다도 크게 설정되어 있다. 댐바(6)의 중앙부(6b)는 에칭가공되지 않는 두꺼운 부분으로 되어 있다. 본 실시예의 작용효과는 제9도의 실시예의 경우와 동일하다.
제12도는 본 발명의 또다른 실시예를 나타내는 평면도이며, 제10c도는 제12도 XC-XC선에 따른 단면도이다.
제12도 및 제10c도에 나타낸 바와같이 본 실시예는 도면 1의 실시예와 거의 동일하지만, 댐바(6)의 하프 에치부(6b)의 중앙부(6e)가 에칭가공되지 않는 두꺼운 부분으로 되어 있고, 이 중앙부(6e)는 섬형상으로 형성되어 있다. 본 실시예의 작용효과는 제9도의 실시예의 경우와 동일하다.
제13도는 본 발명의 또다른 실시예를 나타내는 평면도이며, 제10d도는 제13도의 XD-XD선에 따른 단면도이다.
제13도 및 제10d도에 나타낸 바와같이 본 실시예는 제8도의 실시예와 거의 동일하지만, 본 실시예에서는 하프 에치부(6b)를 댐바(6)의 반도체소자(3)탑재면측과 반대측면에 형성하고 있다.
또 댐바(6)의 하프 에치부(6b)의 부분에는 노치 오목부(6f)가 형성되어 있다. 이 노치 오목부(6f)를 설치함으로써 펀치로 댐바(6)를 절단할 때에 댐바(6)에 미치는 스트레스에 의해 댐바(6)가 비뚤어지려고 했을 때 그 변형이 이 노치 오목부(6f)에 의해 흡수 된다. 따라서 리드 프레임(1)의 변형이 한층 더 줄어들게 된다. 본 실시예의 다른 작용효과는 제9도의 실시예의 경우와 동일하다.
제14도는 본 발명의 또다른 실시예를 부분적으로 나타내는 평면도이다.
제14도 및 제15도에 나타낸 바와같이 리드 프레임(1)은 댐바(6)의 내부리드(7)측의 부분(6a)을 소정량(예를 들면 0.05mm)남기고 댐바(6)의 그 밖의 부분(6b)에 소정깊이(예를 들면 0.08mm)의 하프 에치가공이 행해지고 있다. 따라서 댐바(6)의 하프 에치부인 그 밖의 부분(6b)은 판두께가 얇은 부분으로 되어 있다.
상기 댐바(6)를 절단하는 경우는 하프 에치면(6c)과 반대측에서부터 레진을 절단하여 댐바(6)의 절단을 하게 한다. 이와같은 방법에 의하면 제15a도에서 분명히 나타난 바와같이 절단부분은 댐바(6)의 판두께가 얇은 곳이 대부분을 차지하게 되므로 댐바(6)의 강도가 작아지고 있으며, 이 때문에 댐바(6)를 용이하게 절단할 수 있다. 따라서 절단용 펀치가 이지러지는 것같은 일은 없어져 절단용 펀치의 수명이 연장되게 된다.
또 댐바(6)를 용이하게 절단할 수 있는 것에서 제15b도에 나타낸 바와같이 절단시 발생하는 시어 드루프는 작아지고, 더구나 댐바(6)의 내측에서 하프 에치부(6b)로 흘러들어간 하프 에치면(6c)상의 레진 버르는 하프 에치부(6b)와 절단용 금형의 다이스사이에 끼워진 형으로 됨과 동시에 하프 에치에 의해 표면이 거칠어진 면으로 된 곳과 접촉하게 되므로 밀착이 다른 면보다도 좋아 레진의 비산은 적어진다.
이 경우, 하프 에치부(6b)는 제14도에 나타낸 바와같이 다이 패드(4)의 반도체소자의 탑재면과 같은 측에 형성해도 좋고, 또 그 반대측의 면이라도 좋다.
또 댐바(6)를 하프 에치(6b)측에서부터 절단하게 해도 상술한 경우와 거의 동일한 효과가 얻어진다.
제16도는 본 발명의 또다른 실시예를 나타내는 평면도이다.
제16도에 나타낸 바와같이 본 실시예를 하프 에치부(6b)를 댐바(6)내측의 일부를 남기도록 하여 내부리드(7)와 외부리드(8)의 둘레를 잇는 선사이의 범위내에 행한 것이다. 본 실시예에 있어서도 상기 실시예와 동일한 작용효과를 얻을 수 있다.
제17도 및 제18도는 본 발명의 또다른 실시예를 나타내는 도면이다.
상술한 실시예와 동일한 구성요소는 동일한 부호를 붙임으로써 그 설명은 생략한다.
제17도 및 제18a도에 나타낸 바와같이 본 실시예에서는 하프 에치가공된 댐바부분(6b)에 소정폭(예를 들면 0.1mm)의 슬릿(12)이 형성되어 있다.
이와 같은 슬릿(12)을 형성함으로써 댐바(6)를 한층 더 용이하게 절단할 수 있게 된다. 따라서 제18b도에 나타낸 바와같이 절단용 펀치의 수명을 한층 더 연장시킬 수 있음과 동시에 시어 드루프나 레진의 비산을 한층 더 효과적으로 방지할 수 있게 된다.
제19도는 본 발명의 또다른 실시예를 나타내는 평면도이다.
제19도에 나타낸 바와같이 본 실시예는 상술한 제16도에 나타낸 실시예와 마찬가지로 하프 에치부(6b)를 댐바(6)내측의 일부를 남기도록 하여 내부리드(7)와 외부리드(8)의 둘레를 잇는 선사이의 범위내에 행한 것이다. 본 실시예에 있어서도 제17도에 나타낸 실시예와 동일한 작용효과를 얻을 수 있다.
또한 제14도 내지 19도에 나타내는 실시예의 리드 프레임은 상술한 바와 마찬가지로 제20도에 나타내는 QFP 타입의 리드 프레임(1)에도 적용할 수 있고, 그 경우에도 동일한 효과를 얻을 수 있다.
이상 여러 가지 실시예에 대해 설명하였는데, 이들 실시예에서는 본 발명을 반도체 소자탑재용 리드 프레임에 적용하는 것으로 하고 있지만, 본 발명은 이것에 한정되는 것이 아니고 여러가지 전자부품을 탑재하기 위한 리드 프레임에 적용할 수 있는 것은 말할 필요도 없다.
이상의 설명에서 분명히 나타난 바와같이 본 발명의 리드 프레임에 의하면 리드의 피치가 좁아져 댐바의 절단폭이 좁아져도 절단 펀치에 붙는 응력을 극력 작게 할 수 있으므로 절단 펀치의 수명을 연장시킬 수 있다.
또 댐바를 용이하게 절단할 수 있으므로 시어 드루프가 작게되어 세로방향으로의 깎여진 자국이 거의 발생하지 않아 외관을 매우 양호하게 할 수 있다.
더구나 얇은 부분을 하프 에칭가공으로 형성함으로써 절단시의 레진 버르의 비산을 억제할 수 있어 리드부로의 때린 흔적의 발생을 감소시켜 신뢰성이 높은 반도체 제품을 얻을 수 있다.
또한 얇은 부분 형성위치에 형성된 두꺼운 부분에 의해 댐바부의 절단작업을 안정하게 행할 수 있어 댐바부를 리드 프레임을 변형시키는 일 없이 정확하게 절단할 수 있다.

Claims (9)

  1. 내부리드(7)와 외부리드(8)사이에 형성되는 댐바부(6)를 갖추고 있는 리드 프레임에 있어서; 상기 댐바부(6) 또는 상기 댐바부(6)와 내부리드(7)에 걸쳐있는 부분에 얇은 부분이 형성되어 있는 것을 특징으로 하는 리드 프레임.
  2. 제1항에 있어서; 상기 얇은 부분은 외부리드(8)측의 일부를 남기고 형성되어 있는 것을 특징으로 하는 리드 프레임.
  3. 제1항에 있어서; 상기 얇은 부분은 내부리드(7)측의 일부를 남기고 형성되어 있는 것을 특징으로 하는 리드 프레임.
  4. 내부리드(7)와 외부리드(8)사이에 형성되는 댐바부(6)를 갖추고 있는 리드 프레임에 있어서, 상기 댐바부(6)에 적어도 상기 댐바부(6)의 외부리드(8)측 또는 내부리드(7)측의 일부를 남기고 얇은 부분이 형성되어 있음과 동시에 상기 댐바부(6)의 상기 얇은 부분 형성위치에 서로 이웃하는 내부리드(7)사이 또는 외부리드(8)사이에 위치하여 두꺼운 부분이 형성되어 있는 것을 특징으로 하는 리드 프레임.
  5. 제4항에 있어서, 상기 두꺼운 부분은 상기 댐바부(6)의 외부리드(8)측 또는 내부리드(7)측의 일부에서 상기 얇은 부분으로 반도형상으로 돌출하여 형성되어 있는 것을 특징으로 하는 리드 프레임.
  6. 제4항에 있어서, 상기 두꺼운 부분은 상기 얇은 부분내에 섬형상으로 돌출하여 형성되어 있는 것을 특징으로 하는 리드 프레임.
  7. 제4항 내지 제6항중 어느 1항에 있어서, 상기 얇은 부분은 하프 에칭가공된 하프 에치부(6b)인 것을 특징으로 하는 리드 프레임.
  8. 제4항 내지 제6항중 어느 1항에 있어서, 상기 얇은 부분에 노치 오목부(6f)가 형성되어 있는 것을 특징으로 하는 리드 프레임.
  9. 제4항 내지 제6항중 어느 1항에 있어서, 상기 얇은 부분은 리드 프레임의 표면 및 이면의 적어도 한쪽면에 형성되어 있는 것을 특징으로 하는 리드 프레임.
KR1019910001902A 1990-02-06 1991-02-04 리드 프레임 KR100192870B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2634690 1990-02-06
JP2-26346 1990-02-06
JP2-407876 1990-12-27
JP2407876A JPH03296254A (ja) 1990-02-06 1990-12-27 リードフレーム

Publications (2)

Publication Number Publication Date
KR910016070A KR910016070A (ko) 1991-09-30
KR100192870B1 true KR100192870B1 (ko) 1999-07-01

Family

ID=12190889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001902A KR100192870B1 (ko) 1990-02-06 1991-02-04 리드 프레임

Country Status (2)

Country Link
JP (1) JPH03296254A (ko)
KR (1) KR100192870B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4570797B2 (ja) * 2001-02-14 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4851214B2 (ja) * 2006-03-24 2012-01-11 株式会社ディスコ パッケージ基板の分割方法
JP6443978B2 (ja) * 2015-01-30 2018-12-26 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6738676B2 (ja) * 2016-07-12 2020-08-12 株式会社三井ハイテック リードフレーム
JP6936963B2 (ja) * 2016-08-03 2021-09-22 大日本印刷株式会社 リードフレーム
JP6967190B2 (ja) * 2016-08-03 2021-11-17 大日本印刷株式会社 リードフレーム
DE102017209904B4 (de) * 2017-06-13 2023-09-21 Infineon Technologies Ag Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
JP6327732B1 (ja) * 2017-06-22 2018-05-23 大口マテリアル株式会社 リードフレーム及びその製造方法
JP6938326B2 (ja) * 2017-10-17 2021-09-22 大口マテリアル株式会社 リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JPH03296254A (ja) 1991-12-26
KR910016070A (ko) 1991-09-30

Similar Documents

Publication Publication Date Title
US5202577A (en) Leadframe having a particular dam bar
KR101156520B1 (ko) 면실장형 전자부품 및 그 제조방법
US7595549B2 (en) Surface mount semiconductor device
CN106449421B (zh) 引线框、半导体装置以及引线框的制造方法
US5471097A (en) Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member
KR100192870B1 (ko) 리드 프레임
US5451813A (en) Semiconductor device with lead frame having different thicknesses
EP0701280B1 (en) Lead frame and process of producing it
KR19990031914A (ko) 칩 스케일 패키지
JP3008470B2 (ja) リードフレーム
JP2957335B2 (ja) リードフレームの製造方法
US20230005827A1 (en) Lead frame, semiconductor device, and lead frame manufacturing method
US7364947B2 (en) Method for cutting lead terminal of package type electronic component
JP2580740B2 (ja) リードフレーム
JP2714526B2 (ja) ワイヤーボンディング方法
JP2524645B2 (ja) リ―ドフレ―ムおよびその製造方法
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
JP2007096357A (ja) 面実装型電子部品の製造方法
JPH03136270A (ja) リードフレーム
JPH06151681A (ja) 半導体装置の製造方法およびその製造において用いるリードフレーム
JPH0766350A (ja) 半導体装置用リードフレーム
JPH06163781A (ja) リードフレーム及びその製造方法
JPH0821660B2 (ja) リードフレームの製造方法
JP2593365Y2 (ja) 電子部品用リードフレームの構造
JPH03188655A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 13

EXPY Expiration of term