KR0182005B1 - 정전기 방전 보호소자 및 그 제조방법 - Google Patents

정전기 방전 보호소자 및 그 제조방법 Download PDF

Info

Publication number
KR0182005B1
KR0182005B1 KR1019950068641A KR19950068641A KR0182005B1 KR 0182005 B1 KR0182005 B1 KR 0182005B1 KR 1019950068641 A KR1019950068641 A KR 1019950068641A KR 19950068641 A KR19950068641 A KR 19950068641A KR 0182005 B1 KR0182005 B1 KR 0182005B1
Authority
KR
South Korea
Prior art keywords
gate electrode
electrostatic discharge
width
discharge protection
finger
Prior art date
Application number
KR1019950068641A
Other languages
English (en)
Other versions
KR970053859A (ko
Inventor
박성호
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950068641A priority Critical patent/KR0182005B1/ko
Publication of KR970053859A publication Critical patent/KR970053859A/ko
Application granted granted Critical
Publication of KR0182005B1 publication Critical patent/KR0182005B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

정전기 방전 보호소자 및 그 제조방법에 대해 기재되어 있다. 이는, 정전기 방전 보호회로용으로 사용되는 핑거형 모스 트랜지스터에 있어서, 핑거형 모스 트랜지스터의 중앙부의 게이트 전극의 폭은 가장자리부의 게이트 전극의 폭 보다 큰 것을 특징으로 한다. 따라서, 핑거형 트랜지스터를 구성하는 중앙부 트랜지스터의 전류구동력을 다른 트랜지스터의 전류구동력 보다 향상시킴으로써 ESD에 대한 내성을 증가시킬 수 있다.

Description

정전기 방전 보호소자 및 그 제조방법
제1도는 종래 방식에 의한 핑거형 모스 트랜지스터로 된 정전기 방전 보호소자를 도시한 평면도이다.
제2도는 상기 제1도의 정전기 방전 보호소자의 단면을 도시한 단면도이다.
제3도 내지 제7도는 각각 본 발명의 제1 내지 제5 실시예에 의한 핑거형 모스 트랜지스터로 된 정전기 방전 보호소자를 도시한 평면도들이다.
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로서, 특히 정전기 방전에 대해 내부회로를 보호하기 위한 정전기 방전 보호소자 및 그 제조방법에 관한 것이다.
정전기 방전(ElectroStatic Discharge; 이하 ESD라 칭함)은 고온반송자에 의한 소자특성 저하, 전기적 이동(Electromigration), TDDB(Time-Dependent Dielectric Breakdown), α선에 의한 소프트 에러등과 함께 현재 VLSI의 주된 실패(failure) 원인으로 알려져 있다. 그러나, 상기한 원인들 중에서도 ESD는, 직접회로를 순간적으로 파괴시키고 웨이퍼 레벨의 공정초기 단계로부터 고객이 소자를 접하는 순간까지 어느 시점에서도 일어날 수 있는 특징으로 인해서, 집적회로의 실패를 일으키는 원인들 중에서도 가장 커다란 부분을 차지하고 있다.
더욱이, 소자의 크기가 점점 줄어드는 추세에 의해 불순물층의 접합깊이는 얕아지고 모스 트랜지스터를 구성하는 게이트 절연막의 두께는 감소하기 때문에 차세대 집적회로의 신뢰성에 미치는 ESD의 영향은 더욱 커지리라고 예상된다.
칩 설계면에서 보면, ESD에 의한 과전압과 과전류가 내부회로에 미치는 효과를 방지하기 위해서 I/0단과 전력라인(power line) 사이에 보호회로를 배치하는 것이 가장 효율적인 수단으로 알려져 있다. 현재 집적회로의 주종을 이루고 있는 단위소자는 모스 트랜지스터이고, 따라서 CMOS 논리회로(Logic Circuit)나 아날로그 회로에서 모스 트랜지스터의 사양은 매우 중요시 되고 있다. 특히, 큰 전류구동력이 필요로되는 ESD 보호회로용의 모스 트랜지스터는 게이트 전극의 폭이 클수록 좋기 때문에, 이를 위해, 현재, 핑거형(finger - type) 모스 트랜지스터를 사용하고 있다.
제1도는 종래 방식에 의한 핑거형 모스 트랜지스터로 된 정전기 방전 보호소자를 도시한 평면도로서, 도면부호 1은 P+층을, 3은 P형 웰을, 5는 핑거형 트랜지스터 형성을 위한 N형 불순물층을, G1 내지 G6는 핑거형 트랜지스터를 구성하는 제1 내지 제6게이트 전극들을 그리고 S 및 D는 핑거형 트랜지스터를 구성하는 소오스 및 드레인을 나타낸다.
핑거형 트랜지스터로 된 종래의 정전기 방전 보호소자는 손가락 모양으로 펼쳐져 있는 게이트 전극들(G1 내지 G6), 이 게이트 전극들 사이에 형성되어 있는 소오스(S) 및 드레인(D)들, 이 소오스(S) 및 드레인(D)들을 둘러싸는 P형 웰(3) 및 이 P형 웰(3)을 둘러싸는 P+층(1)으로 되어 있다.
이때, 상기한 핑거형 트랜지스터는 소오스와 드레인 사이에 균일한 전류가 흐르도록 각 게이트 전극(G1 내지 G6)의 폭을 동일하게 설계하였다.
제2도는 상기 제1도의 정전기 방전 보호소자의 단면을 도시한 단면도로서, 도면부호 10은 N형 기판을 나타내고, 20은 P형 웰을 나타내며, 상기 제1도에 설명한 도면부호와 동일한 도면부호는 동일부재를 의미한다.
N형 기판(10) 내에 P형 웰(20)이 형성되어 있고, 이 P형 웰(20)의 표면 상에 핑거형 트랜지스터를 구성하는 제1 내지 제6 게이트 전극(G1 내지 G6)들이 동일한 폭을 가지고 동일한 간격을 유지하며 배치되어 있으며, 각 게이트 전극 사이에는 소오스(S) 또는 드레인(D)이 형성되어 있다. 또한, 상기 핑거형 트랜지스터를 둘러싸도록 P+층(P+)이 형성되어 있고, 각 드레인(D)은 패드에 본딩되어 있으며, 게이트 전극(G1 내지 G6)에는 전원전압(Vcc)가 공급되도록 전원선이 연결되어 있고, 각 소오스(S)에는 Vss선이 연결되어 있다.
ESD 펄스가 패드에 인가되면, 이 펄스는 상기 패드를 통해 핑거형 트랜지스터를 구성하고 있는 드레인으로 공급된 후 소오스를 통해 P+층으로 방전된다.
상기 제2도에 도시된 바와 같은 종래의 핑거형 트랜지스터로 된 정전기 방전 보호소자에 의하면, 중앙의 트랜지스터(T3 또는 T4)가 가장 취약한 ESD 내성을 갖고 있기 때문에, ESD 시, 중앙의 트랜지스터에 의해 핑거형 트랜지스터의 전체가 파괴되어 내부회로를 보호하는 역할을 할 수 없게되는 일이 발생한다.
이에 대해 상세하게 설명하면, 상기 제2도에서, 트랜지스터 T1과 T2의 소오스 저항 R1과 R2를 비교해보면, T2와 P+층 사이의 거리는 T1과 P+층 사이의 거리보다 멀기 때문에 R1 〈 R2이 된다. 따라서, Vss와 본딩 패드 사이의 외부에서 ESD 펄스가 인가되었을 때, 더 큰 소오스 저항을 가진 트랜지스터 T2가 더 낮은 소오스 저항을 가진 트랜지스터 T1보다 더 빨리 스냅백(snapback) 영역으로 들어가 전류를 급속하게 방전하여 열을 가장 많이 발생시키기 때문에, 종국에는 트랜지스터 T2가 파괴되게 된다.
상기 제2도와 같은 핑거형 트랜지스터 구조에서는, 중앙에 위치한 트랜지스터(T3 또는 T4)가 P+층으로부터 가장 멀리 떨어져 있으므로, 이 트랜지스터의 소오스 저항이 가장 크다. 따라서, 중앙에 위치한 상기 트랜지스터가 ESD에 가장 취약하다는 것을 알 수 있다.
상술한 바에 의해, ESD에 대한 내성은 중앙으로 갈수록 감소한다는 것을 알 수 있다.
본 발명의 목적은 핑거형 모스 트랜지스터로 된 정전기 방전 보호소자의 중앙부위에서 발생하는 정전기 방전 실패에 대한 내성을 강화시킬 수 있는 정전기 방전 보호소자를 제공하는데 있다.
본 발명의 다른 목적은 정전기 방전 보호소자를 제조하는데 있어서 가장 적합한 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한, 본 발명의 일 실시예에 의한 정전기 방전 보호소자는, 정전기 방전 보호회로용으로 사용되는 핑거형 모스 트랜지스터에 있어서, 상기 핑거형 모스 트랜지스터의 중앙부의 게이트전극의 폭은 가장자리부의 게이트 전극의 폭 보다 큰 것을 특징으로 한다.
이때, 상기 중앙부에서 상기 가장자리부 사이에 배열된 게이트 전극들의 폭은, 상기 중앙부의 게이트 전극의 폭 보다는 작고, 상기 가장자리부의 게이트 전극의 폭 보다는 크며, 가장자리부로 갈수록 점차적으로 작아지는 것이 바람직하다.
또한, 상기 중앙부의 게이트 전극은 굴곡진 평면, 예컨대 요철모양의 평면 또는 물결모양의 평면을 갖도록 형성되어 있는 것이 바람직하다.
상기 목적을 달성하기 위한, 본 발명의 다른 실시예에 의한 정전기 방전 보호소자는, 각 게이트 전극의 폭이 서로 같은 정전기 방전 보호회로용의 핑거형 모스 트랜지스터에 있어서, 상기 핑거형 모스 트랜지스터의 중앙부의 게이트 전극은 굴곡진 평면을 갖도록 형성되어 있는 것을 특징으로 한다.
이때, 상기 중앙부의 게이트 전극은 요철모양의 평면 또는 물결모양의 평면을 갖도록 형성되어 있는 것이 바람직하다.
상기 다른 목적을 달성하기 위한, 본 발명에 의한 정전기 방전 보호소자의 제조방법은, 정전기 방전 보호회로용으로 사용되는 핑거형 모스 트랜지스터를 제조하는데 있어서, 상기 핑거형 모스 트랜지스터의 중앙부의 게이트 전극의 폭을 가장자리부의 게이트 전극의 폭 보다 커도록 형성하는 것을 특징으로 한다.
이때, 상기 중앙부에서 상기 가장자리부 사이에 배열된 게이트 전극들의 폭을, 상기 중앙부의 게이트 전극의 폭 보다는 작고, 상기 가장자리부의 게이트 전극의 폭 보다는 크며, 가장자리부로 갈수록 점차적으로 작아지도록 형성하는 것이 바람직하다.
따라서, 본 발명에 의한 정전기 방전 보호소자 및 그 제조방법에 의하면, 핑거형 트랜지스터를 구성하는 중앙부의 트랜지스터의 게이트 전극의 폭을 가장자리부의 트랜지스터의 게이트 전극의 폭 보다 크게함으로써 ESD에 대한 내성을 증가시킬 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 자세하게 설명하고자 한다. 계속해서 소개되는 도면들에 있어서, 상기 제1도에서 설명한 도면부호와 동일한 도면부호는 동일부재를 의미한다.
핑거형 모스 트랜지스터로 된 정전기 방전 보호소자의 정전기 방전에 대한 내성을 증가시키기 위하여, 핑거형 모스 트랜지스터의 중앙부 게이트 전극의 폭을 종래보다 증가시켜 높은 전류구동력을 얻게한다.
[실시예 1]
제3도는 본 발명의 제1실시예에 의한 핑거형 모스 트랜지스터로 된 정전기 방전 보호소자를 도시한 평면도이다.
핑거형 트랜지스터로 된 본 발명의 제1실시예에 의한 정전기 방전 보호소자는 손가락 모양으로 펼쳐져 있는 제1 내지 제6 게이트 전극들(G1내지G6), 이 게이트 전극들 사이에 형성되어 있는 소오스(S) 및 드레인(D)들, 이 소오스(S) 및 드레인(D)들을 둘러싸는 P형 웰(3) 및 이 P형 웰(3)을 둘러싸는 P+층(1)으로 되어 있다.
이때, 상기 게이트 전극(G1 내지 G6)의 폭은 중앙부에서 가장자리부로 갈수록 작다. 자세하게 설명하면, 제3 게이트 전극(G3)의 폭이 가장 크고, 제2, 제4 및 제5 게이트 전극(G2,G4 및 G5)의 폭은 상기 제3 게이트 전극(G3)보다 작으며, 제1 내지 제6 게이트 전극(G1 내지 G6)의 폭은 상기 제2, 제4 및 제5 게이트 전극(G2,G4 및 G5) 보다 작다.
이는, 상기 제3게이트 전극(G3)을 포함하는 트랜지스터의 전류구동력을 다른 트랜지스터 보다 더 크게하여, 종래에 문제가 된, 중앙부에 위치한 트랜지스터가 다른 트랜지스터 보다 먼저 파괴되는 것을 방지하기 위해서이다. 전술한 바와 같이, 게이트 전극의 폭은 전류구동력과 밀접한 관계를 갖는데, 이 게이트 전극의 폭이 커질수록 전류구동력도 커지므로, 중앙부에 위치한 트랜지스터 다른 트랜지스터 보다 먼저 스냅백 영역에 들어가 전류를 급속하게 방전시킨다 하더라도 종래보다 전류구동력이 향상되어 있으므로 파괴에 대한 내성이 종래보다 더 크다.
따라서, 본 발명의 제1실시예에 의한 정전기 방전 보호소자에 의하면, 핑거형 트랜지스터를 구성하는 트랜지스터들을 그 전류구동력이 가장자리부에서 중앙부로 갈수록 커지도록 설계함으로써 ESD에 대한 내성을 증가시켰다.
[실시예 2]
제4도는 본 발명의 제2실시예에 의한 정전기 방전 보호소자를 도시한 평면도이다.
상술한 제1 실시예에서는 중앙부에서 가장자리부 사이에 배치된 게이트 전극의 폭을 차등을 두어 전류구동력을 조절하는 것을 특징으로 하나, 본 실시예에서는 가장 중앙에 위치한 제3게이트 전극(G3)을 요철모양의 평면을 갖도록 형성하여 상기 제3게이트 전극(G3)을 포함하는 트랜지스터의 전류구동력을 다른 트랜지스터 보다 향상시킴으로써 중앙부 트랜지스터 (예컨대 제3게이트 전극(G3)을 포함하는 트랜지스터)가 먼저 파괴되는 것을 방지하였다.
[실시예 3]
제5도는 본 발명의 제3 실시예에 의한 정전기 방전 보호소자를 도시한 평면도이다.
상술한 제2 실시예에서는 제3 게이트 전극(G3)을 요철모양의 평면을 갖도록 형성하여 전류구동력을 향상시켰으나, 본 실시예에서는 제3 게이트 전극(G3)을 물결모양의 평면을 갖도록 형성하여 전류구동력을 향상시켰다.
[실시예 4]
제6도는 본 발명의 제4 실시예에 의한 정전기 방전 보호소자를 도시한 평면도로서, 상기 제1 실시예의 구조와 제2 실시예의 구조를 조합한 구조이다.
[실시예 5]
제7도는 본 발명의 제5 실시예에 의한 정전기 방전 보호소자를 도시한 평면도로서, 상기 제1 실시예의 구조와 제3 실시예의 구조를 조합한 구조이다.
따라서, 본 발명에 의한 정전기 방전 보호소자 및 그 제조방법에 의하면, 핑거형 트랜지스터를 구성하는 중앙부의 트랜지스터의 게이트 전극의 폭을 가장자리부의 트랜지스터의 게이트 전극의 폭 보다 크게함으로써 ESD에 대한 내성을 증가시킬 수 있다.
또한 상술한 제1 내지 제5 실시예에 있어서, 각 게이트 전극(G1 내지 G6)의 폭 및 모양을 변하더라도 핑거형 트랜지스터가 차지하는 전체면적은 변하지 않으므로 집적화된 소자에 그 적용이 유리하다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통산의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (10)

  1. 정전기 방전 보호회로용으로 사용되는 핑거형 모스 트랜지스터에 있어서, 상기 핑거형 모스 트랜지스터의 중앙부의 게이트 전극의 폭은 가장자리부의 게이트 전극의 폭 보다 큰 것을 특징으로 하는 정전기 방전 보호소자.
  2. 제1항에 있어서, 상기 중앙부에서 상기 가장자리부 사이에 배열된 게이트 전극들의 폭은, 상기 중앙부의 게이트 전극의 폭 보다는 작고, 상기 가장자리부의 게이트 전극의 폭 보다는 크며, 가장자리부로 갈수록 점차적으로 작아지는 것을 특징으로 하는 정전기 방전 보호소자.
  3. 제1항 및 제2항 중 어느 한 항에 있어서, 상기 중앙부의 게이트 전극은 굴곡진 평면을 갖도록 형성되어 있는 것을 특징으로 하는 정전기 방전 보호소자.
  4. 제3항에 있어서, 상기 중앙부의 게이트 전극은 요철모양의 평면을 갖도록 형성되어 있는 것을 특징으로 하는 정전기 방전 보호소자.
  5. 제3항에 있어서, 상기 중앙부의 게이트 전극은 물결모양 평면을 갖도록 형성되어 있는 것을 특징으로 하는 정전기 방전 보호소자.
  6. 각 게이트 전극의 폭이 서로 같은 정전기 방전 보호회로용의 핑거형 모스 트랜지스터에 있어서, 상기 핑거형 모스 트랜지스터의 중앙부의 게이트 전극은 굴곡진 평면을 갖도록 형성되어 있는 것을 특징으로 하는 정전기 방전 보호소자.
  7. 제6항에 있어서, 상기 중앙부의 게이트 전극은 요철모양의 평면을 갖도록 형성되어 있는 것을 특징으로 하는 정전기 방전 보호소자.
  8. 제6항에 있어서, 상기 중앙부의 게이트 전극은 물결모양의 평면을 갖도록 형성되어 있는 것을 특징으로 하는 정전기 방전 보호소자.
  9. 정전기 방전 보호회로용으로 사용되는 핑거형 모스 트랜지스터를 제조하는데 있어서, 상기 핑거형 모스 트랜지스터의 중앙부의 게이트 전극의 폭을 가장자리부의 게이트 전극의 폭 보다 커도록 형성하는 것을 특징으로 하는 정전기 방전 보호소자.
  10. 제9항에 있어서, 상기 중앙부에서 상기 가장자리부 사이에 배열된 게이트 전극들의 폭을, 상기 중앙부의 게이트 전극의 폭 보다는 작고, 상기 가장자리부의 게이트 전극의 폭 보다는 크며, 가장자리부로 갈수록 점차적으로 작아지도록 형성하는 것을 특징으로 하는 정전기 방전 보호소자.
KR1019950068641A 1995-12-30 1995-12-30 정전기 방전 보호소자 및 그 제조방법 KR0182005B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950068641A KR0182005B1 (ko) 1995-12-30 1995-12-30 정전기 방전 보호소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950068641A KR0182005B1 (ko) 1995-12-30 1995-12-30 정전기 방전 보호소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970053859A KR970053859A (ko) 1997-07-31
KR0182005B1 true KR0182005B1 (ko) 1999-03-20

Family

ID=19448157

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950068641A KR0182005B1 (ko) 1995-12-30 1995-12-30 정전기 방전 보호소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0182005B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792387B1 (ko) * 2004-10-29 2008-01-09 주식회사 하이닉스반도체 저 동작전압 및 고스냅백 전류 특성을 갖는 정전기방전보호 소자
CN111009522A (zh) * 2018-10-08 2020-04-14 无锡华润上华科技有限公司 半导体器件的制造方法、半导体器件

Also Published As

Publication number Publication date
KR970053859A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US5468667A (en) Method of placing source contacts for efficient ESD/EOS protection in grounded substrate MOS integrated circuit
US7005708B2 (en) Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
JP3450297B2 (ja) 静電放電に対して保護するための保護構造体を備えた集積半導体回路
KR100203054B1 (ko) 개선된 정전기 방전 능력을 갖는 집적 회로
JP2913158B2 (ja) 静電破壊防止回路を有するｍｏｓトランジスタ構造体
KR100190008B1 (ko) 반도체 장치의 정전하 보호 장치
KR100645039B1 (ko) 정전기 방전 보호 소자 및 그 제조방법
US6611025B2 (en) Apparatus and method for improved power bus ESD protection
JPH0433139B2 (ko)
US5281841A (en) ESD protection element for CMOS integrated circuit
JPH07176693A (ja) 入力保護回路
JP2822915B2 (ja) 半導体装置
KR100325190B1 (ko) 반도체집적회로
KR100387189B1 (ko) 절연체상반도체장치및그보호회로
JP3528554B2 (ja) 半導体装置
US6730967B2 (en) Electrostatic discharge protection devices and methods for the formation thereof
KR0182005B1 (ko) 정전기 방전 보호소자 및 그 제조방법
US7595245B2 (en) Semiconductor device having a gate electrode material feature located adjacent a gate width side of its gate electrode and a method of manufacture therefor
JP3531808B2 (ja) 保護回路および半導体装置
JP2726575B2 (ja) 半導体装置
JP2748938B2 (ja) 半導体集積回路装置
US7075156B1 (en) Collector structure for electrostatic discharge protection circuits
KR0151075B1 (ko) 반도체장치의 정전 방전 보호회로
KR100333128B1 (ko) 반도체소자의정전기보호소자
JP3319445B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee