KR0180307B1

KR0180307B1 - 멀티 배속 광디스크 재생장치의 스핀들 서보회로

Info

Publication number: KR0180307B1
Application number: KR1019950034321A
Authority: KR
Inventors: 심태현
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-10-06
Filing date: 1995-10-06
Publication date: 1999-04-15
Also published as: JPH09115238A; JP3759650B2; US5748587A; KR970023181A

Abstract

본 발명은 멀티 배속 광디스크 재생장치의 스핀들 서보회로에 관한 것으로서, 특히 재생 비트 클럭신호를 분주하여 프레임 클럭신호를 발생하고 상기 프레임 클럭신호를 클럭신호와 비교하여 위상차를 검출하고, 상기 위상차 검출에 따라 결과하는 위상차 신호를 저역필터링하여 스핀들 모터의 회전을 제어하기 위한 회전속도 제어신호를 발생하는 스핀들 서보 제어수단; 상기 회전속도 제어신호의 레벨에 따라 스핀들 모터를 구동시키는 모터구동부; 상기 스핀들 모터에 의해 회전되는 광디스크로 부터 재생되는 고주파신호를 증폭하고 파형평정하여 재생 데이터신호를 출력하는 고주파 증폭기; 및 상기 스핀들 서보 제어수단으로부터 공급되는 상기 회전속도 제어신호를 기준 전압신호와 비교하여 상기 회전속도 제어신호가 상기 기준전압신호 이하일 시에는 상기 재생 데이터신호로부터 상기 재생 비트 클럭신호를 발생하고, 상기 회전속도 제어신호가 상기 기준전압신호 이상일 시에는 이전 상태의 재생 비트 글럭신호를 발생하여 상기 스핀들 서보 제어수단에 공급하는 위상 동기 루프 회로부를 구비하는 것을 특징으로 한다.

따라서, 본 발명에서는 고배속 시에 안정된 데이터의 복조가 가능하다.

Description

멀티 배속 광디스크 재생장치의 스핀들 서보회로

본 발명은 광디스크 재생장치에 관한 것으로서, 특히 고배속에서도 안정된 데이터 복조가 가능한 멀티 배속 광디스크 재생장치의 스핀들 서보회로에 관한 것이다.

CAP, LAP, MOLD와 같은 광디스크 플레이어에 있어서는 디스크의 회전 제어는 스핀들 서보가 수행하나, 광디스크의 스핀들 서보에는 픽업의 위치에 따라 회전수가 달라지는 일정 선속도(CLV: Contant Linear Velocity)방식이 있다. 소니/필립스가 제안한 컴팩트 디스크(CDP)는 일정 선속도 방식을 채택하고 있다.

컴팩트 디스크 플레이어(CDP)에서는 스핀들 서보계가 디스크의 회전 제어를 어느 정도 잘 수행하느냐에 따라서 디스크에 수록된 데이터를 얼마나 안정되고 정확하게 복조하는가 결정된다. 그러므로, 고속 CDP 시스템으로 갈수록 스핀들 서보계의 역할은 안정하고 정확한 데이터의 복조를 위해서 매우 중요해진다.

디스크 회전시 스핀들 서보계의 가장 큰 영향을 주는 요소는 디스크의 편심율이다. 정상적인 디스크는 데이터가 수록된 트랙이 동심원 구조를 갖는 나선형 구조로 되고, 제조시 또는 제조후 온도·습도 등 열악한 환경에서 보존된 디스크는 타원형의 구조를 갖는 나선형 구조의 편심 디스크가 된다.

CDP 규정에는 디스크가 ±70um까지의 편심을 갖더라도 CDP 시스템은 올바른 데이터의 복조를 수행할 수 있도록 되어 있다.

제1도는 종래의 광디스크 재생장치의 스핀들 서보계의 블럭도를 나타낸다.

광 디스크 재생장치의 서보회로는 스핀들 모터(10)에 의해 회전되는 광디스크(12)로 부터 광픽업(14)을 통하여 데이터를 리드한다. 리드된 데이터는 아이패턴을 가진 고주파신호로 고주파 증폭기(16)를 거치면서 증폭되고 파형 평정되어 아이패턴의 제로 크로싱 검출에 의해 펄스 파형의 EFMI로 출력된다.

상기 EFMI는 EFM복조부에 입력되어 복조되어 8비트 데이터로 복원하게 된다.

또한, EFM복조부에는 위상비교기(22), 저역필터(24), 전압제어발진기(26) 및 분주기(28)로 구성된 PPL회로(20)를 포함하고 이 PPL회로(20)를 통하여 연속된 펄스열로 구성된 4.318㎒(7.35㎑×588)의 재생 비트 클럭신호(PLCK)를 발생한다. PLCK는 서보회로부(30)에 전달된다.

서보회로부(30)에서는 발진기(31) 및 분주기(32)를 통하여 7.35㎑의 기준클럭신호(RFCK)를 발생하고 인가되는 PLCK를 분주기(33)로 분주하여 얻은 7.35㎑의 프레임 클럭신호(WFCK)를 발생한다.

위상비교기(34)에서는 WFCK와 RFCK의 위상을 비교하여 위상차 신호를 출력한다. 검출된 위상차 신호는 저역필터(35)에 의해 평활되어 모터 구동부(40)에 인가된다. 모터 구동부(40)에서는 인가된 평활된 전압신호의 레벨에 응답하여 스핀들 모터(10)의 속도를 제어하게 된다.

상기 위상비교기(22)는 EFMI 및 PLCK를 입력하여 위상비교회로(22A)에서 위상 비교하여 제1 및 제2위상차 신호(VU, VD)를 출력한다.

출력구동회로부(22B)에서는 제1위상차 신호(VU)를 입력하여 출력노드(PDO)를 풀업시키는 피모스 트랜지스터(PT)와 제2 위상차 신호(VD)에 응답하여 출력노드(PDO)를 풀다운시키는 엔모스 트랜지스터(NT)로 구성된다.

제1 및 제2위상차 신호(VU, VD)는 다음과 같이 3가지의 출력 상태를 가질 수 있다. 첫 번째로 VD = 'H', VU = 'H'일 때 피모스 트랜지스터(PT)는 오프되고 엔모스 트랜지스터(NT)는 온되어 PDO는 'L'로 된다. 두 번째로 VD = 'L', VU = 'L'일 때, PT는 온되고 NT는 오프되어 PDO는 'H'로 된다. 마지막으로 VD = 'L', VU = 'H'일 때, NT는 모두 오프되어 PDO는 하이 임피던스상태가 된다.

상술한 바와 같이 종래의 광디스크 재생장치의 스핀들 서보 시스템은 2개의 제어 시스템으로 구분될 수 있다.

우선, 스핀들 서보 시스템 자체가 1개의 제어계로써 디스크의 회전을 제어함으로써 데이터의 복조를 대략적으로 제어한다. 두 번째의 제어계는 EFM복조용 PLL로써 데이터의 정확한 복조를 위해 정밀한 제어를 행한다.

종래의 스핀들 서보 시스템은 저역필터(35)의 출력 SP+가 어떤 전압을 출력하더라도 EFM복조용 PLL이 동작하도록 되어 있다. 그러나, 실험 결과 SP+출력전압이 정상속도시의 전압의 1.5배 이상 출력이 되면 시스템은 약간 불안해지기 때문에 노이즈가 발생하게 된다. 이때, EFM복조 PLL이 동작을 계속 수행하게 되면 서보제어 시스템의 안정성은 더욱 나빠지게 된다.

본 발명의 목적은 상기와 같은 종래기술의 문제점을 해결하기 위하여 고배속시에는 동기루프 회로부(PLL) 동작을 이전 상태로 유지하도록 함으로써, 스핀들 서보 제어계를 안정하게 할 수 있는 멀티 배속 광디스크 재생장치의 스핀들 서보회로를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 스핀들 서보 회로는 재생 비트 클럭신호를 분주하여 프레임 클럭신호를 발생하고 상기 프레임 클럭신호를 클럭신호와 비교하여 위상차를 검출하고, 상기 위상차 검출에 따라 결과하는 위상차 신호를 저역필터링하여 스핀들 모터의 회전을 제어하기 위한 회전속도 제어신호를 발생하는 스핀들 서보 제어수단; 상기 회전속도 제어신호의 레벨에 따라 스핀들 모터를 구동시키는 모터구동부; 상기 스핀들 모터에 의해 회전되는 광디스크로부터 재생되는 고주파신호를 증폭하고 파형평정하여 재생 데이터 신호를 출력하는 고주파증폭기; 및 상기 스핀들 서보 제어수단으로부터 공급되는 상기 회전속도 제어신호를 기준전압신호와 비교하여 상기 회전속도 제어신호가 상기 기준전압신호 이하일시에는 상기 재생 데이터 신호로부터 상기 재생 비트 클럭신호를 발생하고, 상기 회전속도 제어신호가 상기 기준전압신호 이상일 시에는 이전 상태의 재생 비트 클럭 신호를 발생하여 상기 스핀들 서보 제어수단에 공급하는 위상 동기루프 회로부를 구비하는 것을 특징으로 한다.

본 발명에서는 광디스크 재생장치는 멀티 배 속의 스핀들 서보제어계에서 재생 프레임 클럭신호에 의해 스핀들 모터의 회전속도의 위상 동기 루프를 형성하는 대략적인 서보제어계의 회전속도 제어신호의 레벨이 정상 속도 이상으로 증가하게 될 경우에는 재생 비트 클럭신호에 의해 형성되는 정밀 서보제어계의 위상동기 루프를 이전 상태로 고정시킴으로서 서보제어계를 안정한 상태로 유지할 수 있게 된다.

따라서, 본 발명에서는 스핀들 모터의 속도가 정상속도보다 소정 속도 이상으로 빨라지는 고배속시에는 EFM복조용 PLL이 디스에이블상태로 됨으로써 안정된 데이터의 복조가 가능하다.

제1도는 종래의 광디스크 재생장치의 스핀들 서보 계를 나타낸 블록도.

제2도는 제1도의 PLL의 위상비교기의 상세 구성을 나타낸 회로도.

제3도는 본 발명에 의한 바람직한 멀티 배속 광디스크 재생장치의 스핀들 서보회로를 나타낸 블록도.

제4도는 제3도의 PLL의 위상비교기의 상세 구성을 나타낸 회로도.

제5도는 제4도의 위상 비교회로의 상세 회로도.

제6도는 제4도의 전압 비교기의 구성도.

제7도는 제6도의 전압 비교기의 동작을 설명하기 위한 파형도.

이하, 첨부된 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

제3도는 본 발명에 의한 바람직한 광디스크 재생장치의 스핀들 서보회로의 블럭도를 나타낸다.

본 발명에 따른 스핀들 서보회로는 재생 비트 클럭신호(PLCK)를 분주하여 프레임 클럭신호(WFCK)를 발생하고 프레임 클럭신호(WFCK)와 기준클럭신호(RFCK)의 위상을 비교하여 검출된 위상차 신호를 저역필터링하여 스핀들 모터(10)의 회전속도 제어신호(SP+)를 발생하는 스핀들 서보제어부(30)와, 회전속도 제어신호(SP+)에 응답하여 스핀들 모터(10)를 구동하는 모터 구동부(40)와, 스핀들 모터(10)에 의해 회전되는 광디스크(12)로부터 재생되는 고주파신호를 증폭하고 파형평정하여 EFMI신호를 출력하는 고주파 증폭기(16)와, 재생 데이터신호(EFMI)로부터 스핀들 서보 제어부(30)의 재생 비트 클럭신호(PCLK)를 발생하되 상기 회전속도 제어신호(SP+)에 응답하여 소정 배속 이상시에는 이전 상태의 재생 비트 클럭신호의 발생을 유지하는 위상 동기루프 회로부(50)를 포함한다.

상기 스핀들 서보 제어부(30)는 발진기(31) 및 분주기(32)를 통해 얻은 기준클럭신호(RFCK)와 분주기(33)를 통해서 얻은 재생 프레임 클럭신호(WFCK)의 위상을 비교하여 위상차 신호를 출력하는 위상비교기(34)와, 상기 위상차 신호를 저역필터링하여 스핀들 모터(10)의 회전속도 제어신호(SP+)를 발생하는 저역필터(35)를 포함한다.

상기 위상 동기루프(PLL;Phase Locked Loop) 회로부(50)는 스핀들 서보 제어부(30)로부터의 회전속도 제어신호(SP+)가 상기 기준전압신호 이하일 시에는 재생 데이터신호(EFMI)를 재생 비트 클럭신호와 비교하여 결과하는 위상차 신호(PDO)를 출력하고, 회전속도 제어신호(SP+)가 기준전압신호(Vref) 이상일 시에는 위상차 신호가 디스에이블되는 위상비교기(52)와, 상기 위상차 신호(PDO)를 저역필터링하여 제어전압신호를 발생하는 저역필터(54)와, 상기 제어전압신호에 응답하여 소정 주파수신호를 발생하는 전압제어 발진기(56)와 상기 소정 주파수신호를 분주하여 재생 비트 클럭신호(PLCK)를 발생하는 분주기(58)로 구성된다.

상기 위상 비교기(52)는, 제4도에 도시된바와 같이, EFMI신호와 재생 비트 클럭신호(PLCK)의 위상을 비교하여 제1 및 제2위상차 신호(VU, VD)를 각각 출력하는 위상 비교회로(52A)와, 회전속도 제어신호(SP+)와 소정 배속에 대응하는 기준전압신호(Vref)와 비교하여 스위칭 제어신호(SC)를 발생하는 전압비교기(52D)와, 스위칭 제어신호(SC)에 응답하여 상기 제1 및 제2위상차 신호(VU, VD)를 스위칭하는 스위칭수단(52C)과 스위칭수단(52C)을 통과한 제1 및 제2위상차 신호(VU, VD)에 의해 위상차신호(PDO)를 출력하는 출력구동회로부(52B)로 구성된다.

상기 위상 비교회로부(52A)는, 제5도에 도시된 바와 같이, 낸드 게이트들(G4, G5), 앤드 게이트들(G6, G7), 노아 게이트들(G8-G12), 인버터들(G13-G17)로 구성된다. 즉, 위상비교회로부(52A)에서는 EFMI와 PLCK를 입력하여 두신호의 위상을 비교하여 EFMI의 위상이 앞서는 경우에는 그 위상차만큼 VU가 로우상태를 유지하고 PLCK의 위상이 앞서는 경우에는 그 위상차만큼 VD가 하이상태를 유지하게 된다.

상기 전압비교기(52D)는 제6도에 도시한 바와 같이, 회전속도 제어신호(SP+)와 소정 배속에 대응하는 기준전압신호(Vref)와 비교하고, 제7도에 도시한 바와 같이 회전속도 제어신호(SP+)의 절대값이 기준전압신호(Vref)보다 클 경우 로우레벨의 스위칭 제어신호(SC)를 발생한다.

상기 스위칭부(52C)는, 스위칭 제어신호(SC)를 반전하여 출력하는 인버터(G3)와, 인버터(G3)의 출력신호와 위상 비교회로부(52A)로부터의 제1위상차 신호(VU)를 논리합하여 제1구동신호를 출력하는 오어 게이트(G1)와, 상기 인버터의 출력신호와 위상 비교회로부(52A)로부터의 제2위상차 신호(VD)를 논리곱하여 제2구동신호를 출력하는 앤드 게이트(G2)로 구성된다.

상기 출력구동회로부(52B)는 전원전압에 소스단이 결합되고 상기 제1구동신호에 의해 응답하여 출력노드(PDO)를 풀업시키는 피모스 트랜지스터(PT)와, 피모스 트랜지스터(PT)와 접지단 사이에 결합되고 상기 제2구동신호에 응답하여 출력노드(PDO)를 풀다운시키는 엔모스 트랜지스터(NT)로 구성된다.

제7도에 나타낸 참조부호 ⓐ는 정상속도(1배속)일 때의 회전속도 제어신호(SP+)를 참조부호

ⓑ는 2배속일 때의 회전속도 제어신호(SP+)를, 참조부호 ⓒ는 4배속일 때의 회전속도 제어신호(SP+) 를 각각 보여준다. 모두 동일한 시스템의 스핀들 서보계에서 디스크의 회전속도를 정상속도나 2배속, 4배속으로 증가시키면 그림에서 보듯이 SP+신호는 속도의 증가에 따라 증가하게 된다. 이는 회전속도가 증가함으로써 동일양의 편심을 지닌 디스크 제어를 위해서는 많은 전압이 필요하다는 것을 의미한다.

이에 LPF(35)의 출력신호인 SP+가 정상 속도시의 출력전압에 비해서 1.5배이상 될 때, EFM복조용 위상 동기루프 회로부(PLL)(50)의 동작을 바로 이전 상태로 유지시키면 데이터의 복조는 안정되게 수행될 수 있다. 따라서, 전압비교기(52D)의 기준전압(Vref)은 정상 속도시의 저역필터(35)의 출력전압(SP+)의 약 1.5배 전압으로 설정되는 것이 바람직하다.

전압비교기(52D)는 실제 SP+의 중간 레벨을 0V로 할 때 SP+의 절대값과 비교하며, 상술한 바와 같이 SP+가 Vref보다 작을 경우에 하이레벨의 스위칭 제어신호(SC)를 출력하고 SP+가 Vref보다 작을 경우에 로우레벨의 스위칭 제어신호(SC)를 출력한다.

상기 스위칭 제어신호(SC)가 하이레벨일 때 제1 및 제2위상차 신호(VU, VD)는 스위칭 수단(52C)을 통하여 바이패스되어 출력구동회로부(52B)의 트랜지스터쌍(PT, NT)에 각각 인가되며, 그 다음 출력구동회로부(52B)는 바이패스된 제1 및 제2위상차 신호(VU, VD)의 레벨에 따른 위상차 신호(PDO)를 출력하게 되고, 결과적으로 위상 동기루프 회로부(50)는 재생 데이터신호(EFMI)에 따른 재생 비트 클럭 신호를 발생하게 된다.

이에 반해서, 스위칭 제어신호(SC)가 로우레벨일 때에는 VU와 VD의 상태와 관계없이 논리합 게이트(52C)는 하이레벨의 신호를, 논리곱 게이트(G2)는 로우레벨의 신호를 출력하게 되므로 트랜지스터쌍(PT, NT)이 모두 오프되고, 결국 출력구동부(52B)의 출력은 하이 임피던스가 된다.

그러면, 위상 동기루프 회로부(PLL)(50)는 스위칭 제어신호(SC)가 로우레벨을 유지하는 한 이전 상태의 재생 비트 클럭신호(PLCK)를 출력하게 되고, 이러한 상태에서 데이터의 복조는 안전하게 수행된다.

이상과 같이 본 발명에서는 멀티 배속의 스핀들 서보제어계에서 대략적인 서보제어계의 멀티 배속시에 정밀 서보제어계의 위상동기 루프를 이전 상태로 고정시킴으로서 서보제어계를 안정한 상태로 유지할 수 있어서 고배속시에도 데이터를 안정되게 복원할 수 있는 효과가 있다.

상술한 실시예에서는 컴팩트 디스크의 경우를 예를 들어 설명하였으나 본 발명은 이에 제한되는 것이 아니라 후술하는 청구의 범위에 기술된 기술적 사상 및 범주내에서 당업자가 용이하게 실시할 수 있을 정도의 변형도 포함된다는 것을 주의하기 바란다.

Claims

재생 비트 클럭신호를 분주하여 프레임 클럭신호를 발생하고 상기 프레임 클럭신호를 클럭신호와 비교하여 위상차를 검출하고, 상기 위상차 검출에 따라 결과하는 위상차 신호를 저역필터링하여 스핀들 모터의 회전을 제어하기 위한 회전속도 제어신호를 발생하는 스핀들 서보 제어수단; 상기 회전속도 제어신호의 레벨에 따라 스핀들 모터를 구동시키는 모터구동부; 상기 스핀들 모터에 의해 회전되는 광 디스크로부터 재생되는 고주파신호를 증폭하고 파형평정하여 재생 데이터신호를 출력하는 고주파 증폭기; 및 상기 스핀들 서보 제어수단으로부터 공급되는 상기 회전속도 제어신호를 기준전압신호와 비교하여 상기 회전속도 제어신호가 상기 기준전압신호 이하일 시에는 상기 재생 데이터신호로부터 상기 재생 비트 클럭신호를 발생하고, 상기 회전속도 제어신호가 상기 기준전압 이상일 시에는 이전 상태의 재생 비트 클럭신호를 발생하여 상기 스핀들 서보 제어수단에 공급하는 위상 동기루프 회로부를 구비하는 것을 특징으로 하는 멀티 배속 광디스크 재생장치의 스핀들 서보회로.
제1항에 있어서, 상기 위상 동기루프회로부는 상기 스핀들 서보 제어수단으로부터의 회전속도 제어신호가 상기 회전속도 제어신호 이하일 시에는 상기 재생 데이터신호를 재생 비트 클럭신호와 비교하여 결과하는 위상차 신호를 출력하고, 상기 회전속도 제어신호가 상기 기준전압신호 이상일 시에는 상기 위상차 신호가 디스에이블되는 제1위상비교기; 상기 위상차 신호를 저역필터링하여 제어전압신호를 발생하는 제2저역필터; 상기 제어전압신호에 응답하여 소정 주파수신호를 발생하는 전압제어 발진기; 및 상기 소정 주파수 신호를 분주하여 재생 비트 클럭신호를 발생하는 제2분주기를 구비하는 것을 특징으로 하는 멀티 배속 광디스크 재생장치의 스핀들 서보회로.
제2항에 있어서, 상기 제1위상 비교기는 상기 재생 데이터신호와 재생 비트 클럭신호의 위상을 비교하여 제1 및 제2 위상차 신호를 각각 출력하는 위상 비교회로부; 상기 회전속도 제어신호와 소정 배속에 대응하는 기준전압신호와 비교하여 스위칭 제어신호를 발생하는 전압비교기; 상기 스위칭 제어신호에 응답하여 상기 제1 및 제2위상차 신호를 스위칭하여 제1 및 제2구동신호를 각각 출력하는 스위칭수단; 및 상기 스위칭수단으로부터의 제1 및 제2구동신호에 응답하여 위상차 신호를 출력하는 출력구동회로부를 구비하는 것을 특징으로 하는 멀티 배속 광디스크 재생장치의 스핀들 서보회로.
제3항에 있어서, 상기 기준전압신호는 노멀 재생속도의 1.5배속에 대응하는 신호인 것을 특징으로 하는 멀티 배속 광디스크 재생장치의 스핀들 서보회로.
제3항에 있어서, 상기 스위칭 수단은 상기 스위칭 제어신호를 반전하여 출력하는 인버터와, 상기 인버터의 출력신호와 위상 비교 회로부의 제1위상차 신호를 논리합하여 제1구동신호를 출력하는 논리합 게이트와, 상기 인버터의 출력신호와 상기 위상 비교회로부의 제2위상차 신호를 논리곱하여 제2구동신호를 출력하는 논리곱 게이트로 구성되는 것을 특징으로 하는 멀티 배속 광디스크 재생장치의 스핀들 서보회로.