KR0175393B1 - 디지탈/아날로그 컨버터 인터페이스 장치 - Google Patents
디지탈/아날로그 컨버터 인터페이스 장치 Download PDFInfo
- Publication number
- KR0175393B1 KR0175393B1 KR1019950018757A KR19950018757A KR0175393B1 KR 0175393 B1 KR0175393 B1 KR 0175393B1 KR 1019950018757 A KR1019950018757 A KR 1019950018757A KR 19950018757 A KR19950018757 A KR 19950018757A KR 0175393 B1 KR0175393 B1 KR 0175393B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- digital
- analog converter
- bit
- input
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 11
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 11
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 abstract description 3
- 238000006731 degradation reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
-
- G—PHYSICS
- G10—MUSICAL INSTRUMENTS; ACOUSTICS
- G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
- G10L13/00—Speech synthesis; Text to speech systems
- G10L13/02—Methods for producing synthetic speech; Speech synthesisers
- G10L13/04—Details of speech synthesis systems, e.g. synthesiser structure or memory management
- G10L13/047—Architecture of speech synthesisers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- Computational Linguistics (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
이 발명은 디지탈/아날로그 컨버터 인터페이스 장치에 관한 것으로, 합성데이타의 갯수가 적은 경우에 음질을 향상시키기 위하여, 합성할 데이타를 입력받아 누산을 하기 위한 누산기와; 상기 누산기의 출력을 데이타의 수에 따라서 선택하여 출력하기 위한 디지탈/아날로그 컨버터 인터페이스부로 구성되어, 합성데이타의 수에 따라서 누산기의 출력중 디지탈/아날로그 변환할 데이타를 선택할 수 있도록 하여 정확한 데이타를 출력하므로서 음질의 저하를 방지하여 음질을 향상시킬 수 있는 디지탈/아날로그 컨버터 인터페이스 장치에 관한 것이다.
Description
제1도는 종래의 디지탈/아날로그 컨버터 인터페이스 장치의 회로도.
제2도는 종래의 디지탈/아날로그 컨버터 인터페이스 장치의 각부 데이타 출력도.
제3도는 이 발명의 실시예에 따른 디지탈/아날로그 컨버터 인터페이스 장치의 구성도.
제4도는 이 발명의 실시예에 따른 디지탈/아날로그 컨버터 인터페이스 장치의 데이타의 합성 갯수에 따른 각 경우의 출력 상태도.
* 도면의 주요부분에 대한 부호의 설명
31 : 누산기 32 : 디지탈/아날로그 인터페이스부
33 : 16비트 디지탈/아날로그 컨버터 34 : 선택기
35 : 18비트 레지스터 36 : 제1플립플롭
37 : 제1멀티플렉서 38 : 제2플립플롭
39 : 제2멀티플렉서
이 발명은 디지탈/아날로그 컨버터 인터페이스 장치에 관한 것으로서, 더 상세히 말하자면, 합성되는 데이타에 따라서 누산기의 출력중 디지탈/아날로그 변환할 데이타를 선택할 수 있도록 하여 적은 갯수의 데이타 합성 출력시에 음질의 저하를 방지할 수 있는 디지탈/아날로그 컨버터 인터페이스 장치에 관한 것이다.
일반적으로 음성합성회로에서 합성된 디지탈신호를 아날로그 신호로 변환할 때 누산기(Accumulator)에서 합성되는 데이타의 갯수가 최재가 되더라도 오버플로우(Overflow)가 발생되지 않는 범위의 고정데이타로 디지탈/아날로그 변환을 한다.
그러나 이런 방식으로 변환을 하게 되면, 적은 갯수의 데이타를 합성한 경우에 디지탈/아날로그 변환시에 음질이 저하되는 단점이 있다.
이하, 첨부된 도면을 참조로 하여 종래의 디지탈/아날로그 컨버터 인터페이스 장치 관하여 설명하기로 한다.
제1도는 종래의 디지탈/아날로그 컨버터 인터페이스 장치의 회로도이고, 제2도는 종래의 디지탈/아날로그 컨버터 인터페이스 장치의 각부 데이타 출력도이다.
제1도에서 도시한 바와 같이, 종래의 디지탈/아날로그 컨버터 인터페이스 장치의 구성은, 합성하고자 하는 데이타를 입력 받아 누산 기능을 하기 위한 누산기(1)와; 상기 누산기에서 출력되는 데이타를 고정된 비트로 쉬프트 하여 출력하기 위한 디지탈/아날로그 인터페이스 회로(2)와; 상기 디지탈/아날로그 인터페이스 회로의 출력을 디지탈/아날로그 변환하기 위한 디지탈/아날로그 컨버터(3)로 이루어진다.
상기 구성에 의한 종래의 디지탈/아날로그 컨버터 인퍼페이스 장치의 동작은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면, 종래의 디지탈/아날로그 컨버터 인터페이스 장치의 동작이 시작된다.
동작이 시작되면, 합성하고자 하는 데이타가 누산기(1)로 입력되어 누산된다. 이때 누산된 데이타를 제2a도에 도시하였다.
다음 누산된 데이타는 디지탈/아날로그 컨버터 인터페이스 회로(2)에서 쉬시프트 되어 출력된다. 이때 출력되는 데이타를 제2b도에 도시하였다.
여기서 누산된 결과에 관계없이 제2도에 도시된 바와 같이, 16비트만 출력이 되고 있다.
디지탈/아날로그 컨버터 인터페이스 회로(2)에서 출력된 16비트 데이타는 디지탈/아날로그 컨버터(3)에서 아날로그 신호로 변환되어 출력된다.
그러나, 상기한 종래의 디지탈/아날로그 컨버터 인터페이스 장치는 합성데이타가 몇개의 데이타의 합성이든지 간에 디지탈/아날로그 컨버터 인터페이스 장치가 합성된 데이타를 고정된 비트만으로 출력하므로, 적은 갯수의 데이타 합성의 경우에 하위 비트(bit0,1)의 데이타가 유실되어 디지탈/아날로그 변환후의 음질이 떨어지는 단점이 있다.
그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로, 합성되는 데이타의 수에 따라서 누산기의 출력중 디지탈/아날로그 변환할 데이타를 선택할 수 있도록 하여 적은 갯수의 데이타 합성 출력시에 음질의 저하를 방지하여 음질을 향상시킬 수 있는 디지탈/아날로그 컨버터 인터페이스 장치를 제공하고자 하는 것이다.
상기의 목적을 달성하기 위한 이 발명의 구성은, 디지탈/아날로그 컨버터로 합성 데이터를 인터페이스하는 장치에 있어서, 상기 합성 데이타를 입력받아 누산을 하기 위한 누산기와; 상기 누산기(1)로부터 합성한 데이타를 입력받아 임시 저장하기 위한 N비트 레지스터(35)와; 상기 누산기(1)로부터 합성한 데이타의 갯수를 입력받아 입력데이타의 갯수에 따라 제어신호를 출력하기 위한 선택기(34)와; 상기 N비트 레지스터(35)의 N-2번째 비트에 연결되어 있는 제1플립플롭(36)과; 상기 18비트 레지스터(35)의 N-1번째 비트에 한쪽 입력이 연결되고, 다른 입력은 제1플립플롭(36)에 연결되어 있으며, 상기 선택기(34)의 제어신호에 따라서 데이타를 출력하기 위한 제1멀티플렉서(37)와; 상기 제1멀티플렉서(37)의 출력을 입력받는 제2플립플롭(38)과; 상기 N비트 레지스터(35)의 N번째 비트에 한쪽 입력이 연결되고, 다른 한쪽입력은 제2플립플롭(38)의 출력에 연결되어 있으며, 상기 선택기(34)의 제어신호에 따라 데이타를 출력하기 위한 제2멀티플렉서(39)로 이루어진다.
상기 구성에 의해 이 발명을 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하면 다음과 같다.
제3도는 이 발명의 실시예에 따른 디지탈/아날로그 컨버터 인터페이스 장치의 구성도이고, 제4도는 이 발명의 실시예에 따른 디지탈/아날로그 컨버터 인터페이스 장치의 데이타의 합성 갯수에 다른 각 경우의 출력 상태도이다.
제3도에 도시되어 있듯이 이 발명의 실시예에 따른 디지탈/아날로그 컨버터 인터페이스 장치의 구성은, 합성할 데이타를 입력받아 누산을 하기 위한 누산기(31)와; 상기 누산기(31)에 연결되어, 누산기(31)의 출력을 데이타의 수에 따라서 선택하여 출력하기 위한 디지탈/아날로그 컨버터 인터페이스부(32)로 이루어진다.
상기한 디지탈/아날로그 컨버터 인터페이부(32)의 구성은, 상기 누산기(1)로부터 합성한 데이타를 입력받아 저장하기 위한18비트 레지스터(35)와; 상기 누산기(1)로부터 합성한 데이타의 갯수를 입력받아 입력데이타의 갯수에 따라 적절한 제어신호를 출력하기 위한 선택기(34)와; 상기 18비트 레지스터(35)의 16번째 비트에 연결되어 있는 제1플립플롭(36)과; 상기 18비트 레지스터(35)의 17번째 비트에 한쪽 입력이 연결되고, 다른 입력은 제1플립플롭(36)에 연결되어 있으며 상기 선택기(34)의 제어신호에 따라서 적절한 데이타를 출력하기 위한 제1멀티플렉서(37)와; 상기 제1멀티플렉서(37)에 연결되어 있는 제2플립플롭(38)과; 상기 18비트 레지스터(35)의 18번째 비트에 한쪽 입력이 연결되고, 다른 한쪽입력은 제2플립플롭(38)에 연결되어 있으며, 상기 선택기934)의 제어신호에 따라서 적절한 데이타를 출력하기 위한 제2멀티플렉서(39)로 이루어진다.
상기한 선택기(34)는 레지스터로 구성되어 합성데이타의 수를 누산기로 입력받아 입력받은 합성데이타의 수에 따라 제어신호를 달리 출력하는 것을 특징으로 한다.
상기 구성에 의한 이 발명의 실시예에 따른 디지탈/아날로그 컨버터 인터페이스 장치의 작용은 다음과 같다.
먼저 사용자에 의해 전원이 인가되면 이 발명의 실시에에 따른 디지탈/아날로그 컨버터 인터페이스 장치의 동작이 시작된다.
동작이 시작되면, 합성하고자 하는 데이타가 누산기(931)로 입력되어 누산이 된다. 이때의 누산된 데이타의 결과는 제4a도에 도시된 바와 같다.
다음, 합성데이타가 18비트 레지스터(35)에 시프트 되면서 임지 저장이 되고, 합성데이타의 갯수는 선택기(34)로 입력된다.
첫번째로, 선택기(34)로 입력된 합성데이타의 갯수가 1개라면, 데이타의 범위가 비트15에서 비트0까지 16비트로 구성되므로, 선택기는 제어신호(S0, S1)를 출력하여 제1멀티플렉서(37)가 18비트 레지스터(35)의 15번째 비트부터 제1플립플롭(36)을 통해 입력단자911)를 통해 입력받도록 한다.
다음, 제1멀티플렉서(37)에서 출력되는 데이타는 제2플립플롭(38)을 통해 제2멀티플렉서(39)의 입력단자(I1)를 통해 입력된후 출력된다. 이 출력 데이터는 16비트 디지탈/아날로그 컨버터(33)로 출력된다. 이때 출력되는 데이타를 제4b도에 도시하였다.
다음, 16비트 디지탈/아날로그 컨버터(33)로 입력된 데이타는 아날로그 신호로 변환되어 출력된다.
두번째로, 선택기(34)로 입력된 합성데이타의 갯수가2개라면, 최대 데이타의 범위가 16비트 합성시 비트 16에서 비트0까지 17비트로 구성되므로, 선택기는 제어신호(S0, S1)를 출력하여 제1멀티플렉서(37)과 18비트 레지스터(35)의 17번째 비트부터 입력단자(12)를 통해 입력받도록 한다.
다음, 제1멀티플렉서(37)에서 출력되는 데이타는 제2플립플롭(38)을 통해 제2멀티플렉서(39)의 입력단자(I2)로 입력된후, 16비트 디지탈/아날로그 컨버터(33)로 출력된다. 이때 출력되는 데이타를 제4c도에 도시하였다.
다음, 16비트 디지탈/아날로그 컨버터(33)로 입력된 데이타는 아날로그 신호로 변환되어 출력된다.
세번째로, 선택기(34)로 입력된 합성데이타의 갯수가 3개 또는4개라면, 데이타의 최대 범위가 비트17에서 비트0까지 18비트 데이터로 구성되므로, 선택기는 제어신호(S1)를 출력하여 제2멀티플렉서(39)의 입력단자(I2)로 데이타를 입력받아 16비트 디지탈/아날로그 컨버터(33)로 데이타를 출력된다. 이때 출력되는 데이타를 제4d도에 도시하였다.
다음, 16비트 디지탈/아날로그 컨버터(33)로 입력된 데이타는 아날로그 신호로 변환되어 출력된다.
상기 과정에서 18비트 레지스터(35)는 필요에 따라 19,20 비트 및 그 이상으로 얼마든지 확장이 가능하다.
이상에서와 같이 이 발명의 실시예에서, 합성되는 데이타의 수에 따라서 누산기의 출력중 디지탈/아날로그 변활할 데이타를 선택할 수 있도록 하여 적은 갯수의 데이타 합성 출력시에 비트의 잘림이 없이 정확한 데이타를 출력하므로서 음질의 저하를 방지하여 음질을 향상시킬 수 잇는 디지탈/아날로그 컨버터 인터페이스 장치를 제공할 수 있다.
Claims (3)
- 디지탈/아날로그 컨버터 로 합성 데이타를 인터페이스하는 장치에 있어서, 상기 합성 데이타를 입력받아 누산을 하기 위한 누산기와; 상기 누산기(1)로부터 합성한 데이타를 입력받아 임시 저장하기 위한 N비트 레지스터(35)와; 상기 누산기(1)로부터 합성한 데이타의 갯수를 입력받아 입력데이타의 갯수에 따라 제어신호를 출력하기 위한 선택기(34)와; 상기 N비트 레지스터(35)의 N-2번째 비트에 연결되어 있는 제1플립플롭(36)과; 상기 18비트 레지스터(35)의 N-1번째 비트에 한쪽 입력이 연결되고, 다른 입력은 제1플립플롭(36)에 연결되어 있으며, 상기 선택기(34)의 제어신호에 따라서 데이타를 출력하기 위한 제1멀티플렉서(37)와; 상기 제1멀티플렉서(37)의 출력을 입력받는 제2플립플롭(38)과; 상기 N비트 레지스터(35)의 N번째 비트에 한쪽 입력이 연결되고, 다른 한쪽입력은 제2플립플롭(38)의 출력에 연결되어 있으며, 상기 선택기(34)의 제어신호에 따라 데이타를 출력하기 위한 제2멀티플렉서(39)로 이루어지는 것을 특징으로 하는 디지탈/아날로그 컨버터 인터페이스 장치.
- 제1항에 있어서, 상기한 N비트 레지스터는 비트수가 18인 것을 특징으로 하는 디지탈/아날로그 컨버터 인터페이스 장치.
- 상기한 선택기는 레지스터로 구성되어 합성데이타의 수를 누산기로 입력받아 입력받은 합성데이타의 수에 따라 제어신호를 달리 출력하는 것을 특징으로 하는 디지탈/아날로그 컨버터 인터페이스 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018757A KR0175393B1 (ko) | 1995-06-30 | 1995-06-30 | 디지탈/아날로그 컨버터 인터페이스 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950018757A KR0175393B1 (ko) | 1995-06-30 | 1995-06-30 | 디지탈/아날로그 컨버터 인터페이스 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970002570A KR970002570A (ko) | 1997-01-28 |
| KR0175393B1 true KR0175393B1 (ko) | 1999-04-01 |
Family
ID=19419184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950018757A KR0175393B1 (ko) | 1995-06-30 | 1995-06-30 | 디지탈/아날로그 컨버터 인터페이스 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0175393B1 (ko) |
-
1995
- 1995-06-30 KR KR1019950018757A patent/KR0175393B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970002570A (ko) | 1997-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392575B1 (en) | Parallel analog-to-digital converter having random/pseudo-random conversion sequencing | |
| KR930011007B1 (ko) | 음정변환장치 | |
| KR0175393B1 (ko) | 디지탈/아날로그 컨버터 인터페이스 장치 | |
| KR100276784B1 (ko) | 데이터-획득 시스템에서 아날로그 신호를 디지틀 신호로 변환하는 방법 및 아날로그-디지틀 변환 회로 | |
| KR910006154B1 (ko) | 디지탈 뮤팅 회로 | |
| KR970068633A (ko) | 가변길이 코드 디코더 | |
| JPS5824980B2 (ja) | デイジタル圧縮器 | |
| US6496602B2 (en) | Sorting device of variable-length code | |
| US6104327A (en) | Interface circuit for serial D-A converter | |
| KR950014573B1 (ko) | 디지탈 리미터 | |
| US7516171B2 (en) | Arithmetic unit and method for data storage and reading | |
| JP2678357B2 (ja) | 電子楽器 | |
| CA1334870C (en) | Speech synthesizer using shift register sequence generator | |
| KR0147494B1 (ko) | 면적 절약형 디지틀 신호 감쇠기 | |
| JPH05236028A (ja) | ディジタル変調器のベースバンド波形生成回路 | |
| JPH0715326A (ja) | 信号変換装置 | |
| JPH07107073A (ja) | 時間ダイバーシチ処理回路 | |
| JP2619137B2 (ja) | Ａ―ｄ変換装置 | |
| KR100252763B1 (ko) | 볼륨 제어가 가능한 오디오 신호 처리 장치 | |
| KR100213034B1 (ko) | 에이직구현이용이한 하다마드 변환기 | |
| KR860000510B1 (ko) | 전자 교환기의 r-2수신장치 | |
| JPS5842314A (ja) | デイジタル・アナログ変換回路 | |
| JPH025696A (ja) | 時分割交換スイッチ回路 | |
| JPH0568021A (ja) | パリテイ比較回路 | |
| JPH05315958A (ja) | アナログ入力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |