KR0174703B1 - 2차원 정보처리용 메모리 고속 액세스장치 - Google Patents

2차원 정보처리용 메모리 고속 액세스장치 Download PDF

Info

Publication number
KR0174703B1
KR0174703B1 KR1019960002096A KR19960002096A KR0174703B1 KR 0174703 B1 KR0174703 B1 KR 0174703B1 KR 1019960002096 A KR1019960002096 A KR 1019960002096A KR 19960002096 A KR19960002096 A KR 19960002096A KR 0174703 B1 KR0174703 B1 KR 0174703B1
Authority
KR
South Korea
Prior art keywords
memory
dimensional information
dimensional
dsp
microprocessor
Prior art date
Application number
KR1019960002096A
Other languages
English (en)
Other versions
KR970059891A (ko
Inventor
김정식
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960002096A priority Critical patent/KR0174703B1/ko
Priority to CN97102999A priority patent/CN1091292C/zh
Publication of KR970059891A publication Critical patent/KR970059891A/ko
Application granted granted Critical
Publication of KR0174703B1 publication Critical patent/KR0174703B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03543—Mice or pucks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03545—Pens or stylus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Digital Computer Display Output (AREA)
  • Image Processing (AREA)
  • Multi Processors (AREA)
  • Analogue/Digital Conversion (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

[청구범위에 기재된 발명이 속한 기술분야]
2차원 정보 처리장치
[발명이 해결하려고 하는 기술적 과제]
메모리 구조를 실제 입력되는 2차원 정보에 맞도록 재구성하며 마이크로프로세서와 DSP가 병렬적으로 동작하여 최상의 성능을 발휘할 수 있도록 하는 장치를 제공함에 있다.
[발명의 해결방법의 요지]
메모리가 ｘ,ｙ번지에 의해 조작될 수 있는 구조를 가짐과 아울러 다음의 메모리 영역을 가질 수 있도록 하고, DSP는 이러한 메모리 구조에 적합한 인터페이스 방식을 갖도록 함을 특징으로 한다.
[발명의 중요한 용도]
2차원 정보처리시 속도를 향상시키고, DSP와 마이크로프로세서의 병렬처리를 가능하게 하며, 화면 출력방식의 여러 효과를 구현하는 데 이용한다.

Description

2차원 정보처리용 메모리 고속 액세스장치
제1도는 종래의 2차원 정보 처리장치의 구성도.
제2도는 본 발명에 따른 2차원 정보 처리장치의 구성도.
제3도는 제2도중 디지털 신호 처리기 및 메모리의 입출력 관계도.
제4도는 본 발명에 따른 메모리 액세스 장치의 일예를 구체적으로 나타낸 도면.
제5도는 메모리 영역의 조합으로 표현할 수 있는 화면방식을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 마이크로프로세서 20 : 2차원 정보 입력장치
30 : 디지털 신호 처리기 40 : 디스플레이장치
50 : 제1데이타 메모리 55 : 데이타 메모리
60 : 제 2데이타 메모리 70, 75 : 비디오 메모리
본 발명은 2차원 입력정보 처리장치에 있어서, 메모리 액세스장치에 관한 것으로, 특히 고속의 메모리 액세스가 가능하도록 하는 장치에 관한 것이다.
일반적으로 2차원 입력정보는 펜(pen)이나 마우스(mouse) 등에 의해 입력되어지는 각종 데이터를 의미한다.
공지의 개인용 컴퓨터나 휴대용 정보단말기 등은 필기체 문자의 인식과 같은 처리를 기본적으로 수행해야 한다. 이 때 중심적으로 정보를 처리하는 역할은 주로 마이크로프로세서가 하고 있으며 디지털 신호처리기(Digital Signal Processor : 이하 DSP라 함)를 보조 연산처리기로 사용하여 그밖에 인식 및 정보의 처리 등을 부가적으로 할 수 있도록 하고 있다.
또한 메모리의 구조는 1차원 구조의 번지 지정 방식을 가지며 속도의 향상을 위해서 두 개의 데이터 경로를 갖는 구조(dual port structure)를 가지기도 한다. 제 1도는 그러한 종래의 2차원 정보 처리장치의 구성을 나타낸 것이다.
그런데 2차원 정보는 1차원 정보와 달리 두 개의 변수를 이용하여 나타낼 수 있다. 뿐만 아니라 화면에 내용을 표시할 때에도 ｘ,ｙ축을 이용해서 나타내고 있다.
그러나 현재 사용되고 있는 1차원적 메모리 구조는 소프트웨어적인 방법 등에 이해 2차원적으로 해석된다. 그러므로 이 과정에서 마이크로프로세서(10) 혹은 DSP(30)의 부하가 증가한다. 또한 상기 DSP(30)를 상기 마이크로프로세서(10)에 종속시켜 사용할 경우 통상 마이크로프로세서 보다 속도가 빠른 DSP의 성능을 충분히 발휘하기가 힘들다.
따라서 본 발명의 목적은 메모리 구조를 실제 입력되는 2차원 정보에 맞도록 재구성하며 마이크로프로세서와 DSP가 병렬적으로 동작하여 최상의 성능을 발휘할 수 있도록 하는 장치를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은 메모리가 ｘ,ｙ번지에 의해 조작될 수 있는 구조를 가짐과 아울러 다층의 메모리 영역을 가질 수 있도록 하고, DSP는 이러한 메모리 구조에 적합한 인터페이스 방식을 갖도록 함을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한 하기 설명에서는 구체적인 회로의 구성 소자 등과 같은 많은 특정(特定) 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다할 것이다. 그리고 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제2도는 본 발명에 따른 2차원 정보 처리장치의 구성을 나타낸 것으로, 메모리는 ｘ,ｙ번지에 의해 조작될 수 있는 하나의 영역을 기본단위로 한다. 이러한 영역을 다층 구조로 가질 수 있도록 하기 위해서 도시한 바와 같이 z번지로써 조작한다.
메모리를 3개의 영역으로 구분할 때 각 영역은 다음과 동작한다. 제 1 데이타 메모리(50)와 제 2 데이타 메모리(60)는 DSP(30)가 사용하고, 2차원 정보의 입력 및 처리에 사용될 수 있다. 비디오 메모리(70)는 마이크로프로세서(10)가 화면을 구성하기 위한 영역이다. 상기 각 영역은 (xN, yN, zN) 세 개의 번지로 조작될 수 있으며, 제 1 데이타 메모리(50)는 (x0, y0, 0), 제 2데이타 메모리(60)는 (x1, y1, 1), 비디오 메모리(70)는 (x2,y2, 2)로 조작된다. 디스플레이장치는 이 세 개의 영역을 모두 취합하여 하나의 y번지로 한 블록을 전송받는다. 이 경우는 (0, y3,3)으로 처리된다.
제3도는 제2도 중 DSP(30)의 구성을 나타낸 것으로, x, y, z 세 개의 번지 지정이 가능하다. 상기 DSP(30)는 2차원 필터의 사용이 용이하도록 2차원 블록 전송요구를 메모리에 할 수 있고, 상기 메모리 또한 이 요구의 응답을 2차원 블록을 전송할 수 있다. 그러므로 메모리는 3개의 입출력 경로(triple port)를 가지는 구조를 취한다. 이 때 모든 경로의 조작은 상호 독립적이다.
구체적인 동작을 설명하면, 2차원 정보 입력장치(20)로부터 얻어지는 정보는 프로그램의 제어에 의해 제 1 데이타 메모리 (50)로 전달되어 소정의 위치에 저장된다. 비디오 메모리(70)는 마이크로프로세서(10)가 소정의 처리 작업을 마친 데이터 화면에 디스플레이하기 위해 저장해 놓는 데 사용된다. 이런 과정은 DSP(30)와는 무관하게 일어날 수 있다.
상기 DSP(30)는 상기 제 2 데이타 메모리(50)에 저장되어 있는 정보를 처리하도록 마이크로프로세서(10)로부터 요구를 받고, 상기 제 1 및 제 2 데이타 메모리(50, 60)를 이용하여 그 정보를 처리한다. 이 때 상기 제 2 데이타 메모리(60)는 DSP(30)의 보조 메모리로 사용되며 연산결과 등을 보존할 수 있도록 할 수 있다. 이와 같은 처리가 끝나면 DSP(30)는 그 결과를 마이크로프로세서(10)로 전송한다. 그러므로 DSP(30)와 마이크로프로세서(10)는 입력 데이타의 전송없이 결과를 얻기 위해 병렬적으로 동작 될 수 있다.
상기 DSP(30)와 마이크로프로세서(10) 사이의 입력 데이타 전송에 대하여 부연하면, 상기 DSP(30)와 마이크로프로세서(10)가 서로 다른 메모리 공간을 가지고 있는 경우에는 통상적으로 외부 2차원 정보입력장치(pointing device, 20)의 입력은 상기 마이크로프로세서(10)로 입력된다. 이렇게 입력된 데이타를 상기 DSP(30)가 처리하기 위해서는 상기 DSP(30)에 연결되어 있는 메모리로의 전송이 필요하다. 그러나 메모리를 서로 공유하는 경우에 있어서는 단지 현재 처리할 데이타가 존재한다는 사실만 상기 DSP(30)로 알려주면 되므로 실제 데이타의 전송이 필요하지 않다. 이 기능은 주로 외부에서 입력되는 2차원 데이타(필기체 문자, 사진 등의 그림)를 인식할 때 효율적이다. 이러한 데이타의 인식은 범용의 프로세서가 처리하기에는 비효율적인 바 DSP를 사용하게 되는 것이다.
제4도는 본 발명에 따른 메모리 액세스 장치의 일예를 구체적으로 나타낸 것이다. 각 어드레스 디멀티플렉서(51, 52)는 포트 0/1의 어드레스를 입력하여 다중화함으로써 제 1 및 제 2 데이타 메모리(50, 60)와 비디오 메모리(70)을 액세스(access)할 수 있게 한다. 디스플레이 제어부(45)는 디스플레이장치(40)으로부터 제공되는 수직 어드레스를 입력하고 이에 응답하여 해당 메모리로부터 읽은 디스플레이 할 데이터를 상기 디스플레이 장치(40)로 출력한다.
도시되 바와 같이, 상기 마이크로프로세서(10)는 상기 제 1 및 제 2 데이타 메모리(50, 60)와 비디오 메모리(70)를 액세스할 수 있는 어드레스 x, y, z번지가 발생될 수 있도록 제어한다. 각 메모리는 모두 데이터 입출력을 위한 듀얼 포트(dual port)를 가지고 있어서 DSP(30)의 처리결과를 포트 0/1에서 동시에 액세스할 수 있다.
제 5도는 메모리 영역의 조합으로 표현할 수 있는 화면방식을 나타낸 것이다. 본 실시예에 따르면 마이크로프로세서(10)의 명령에 의해 제 5도에 도시된 바와 같이 세 개의 어떤 식으로 조합할 것인가를 결정할 수 있도록 구성되어 있으므로, 비디오 메모리(70)와 제 1 및 제 2 데이타 메모리(50, 60) 중 하나 혹은 다중의 영역을 부울(boolean) 연산 등을 이용해서 화면에 출력할 수 있다. 다시 말하면, 비디오 메모리(70)는 기본적인 하면 출력에 사용되지만 제 1 데이타 메모리(50)와 제 2 데이타 메모리(60) 또한 출력에 사용될 수 있다. 그 방법으로는, 화면에 출력하기 위한 영역을 스위칭하므로써 화면의 특정 영역을 상기 제 1 데이타 메모리(50)와 제 2 데이타 메모리(60)로부터 얻을 수 있다.
한편, 실제 화면을 나타내기 위한 메모리 공간은 상기 제 2 데이타 메모리(50)와 제 2 데이타 메모리(60), 비디오 메모리(70) 중 어느 곳에서도 가지고 올 수 있다. 기본적으로 상기 비디오 메모리(70)가 사용되지만 상기 제 1 데이타 메모리(50)와 제 2 데이타 메모리(60)의 영역에 독립적으로 보낼 수 있는 제어 기능(control logic)이 있어서 오버레이(overlay)가 가능하다. 이런 기능은 동영상 화면을 기본 화면에 영향을 주지 않고 표현할 수 있다. 또한 화면에 표시되는 A, B, C 세영역의 논리적인 연산(곱, 합, 배타적 논리합 등)으로 화면을 구성할 수 있다.
상술한 바와 같이 본 발명은 2차원 정보처리에 적합한 구조와 데이터 전송능력을 가지는 메모리를 구현함으로써 처리속도를 향상시키고, DSP와 마이크로프로세서의 병렬처리가 가능하며, 3개의 메모리 영역을 조합함으로써 화면 출력방식을 다양화할 수 있는 장점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않은 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (4)

  1. 2차원 정보 처리장치에 있어서, 2차원 정보 입력장치와, 비디오 영역과 제 1 및 제 2 데이타 메모리로 이루어지며, 상기 세 영역을 각각 액세스할 수 있는 별도의 어드레스 및 입출력 포트를 가지는 메모리와, 상기 2차원 정보 입력장치에 의해 입력되는 2차원 정보를 감지하고, 상기 메모리의 각 영역 및 그 영역 내의 위치를 지정하는 3차원 어드레스를 발생하는, 주 연산 처리기로서의 마이크로프로세서와, 상기 2차원 정보 입력장치에 의해 입력되는 2차원 정보를 감지하고, 상기 마이크로프로세서의 제어를 받는 보조 연산 처리기로서의 다지탈 시그날 프로세서와, 상기 메모리의 비디오 영역을 라인 단위로 지정하는 어드레스에 대응되는 2차원 정보를 읽어 화면상에 디스플레이하는 디스플레이장치로 구성됨을 특징으로 하는 장치.
  2. 제 1항에 있어서, 상기 2차원 정보 입력장치가 펜임을 특징으로 하는 장치.
  3. 제 2항에 있어서, 상기 2차원 정보 입력장치가 마우스임을 특징으로 하는 장치.
  4. 제 3항에 있어서, 상기 메모리의 각 영역은 2차원 구조이고 상기 각 영역들이 다층을 이루어 3차원 구조를 형성함을 특징으로 하는 장치.
KR1019960002096A 1996-01-30 1996-01-30 2차원 정보처리용 메모리 고속 액세스장치 KR0174703B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960002096A KR0174703B1 (ko) 1996-01-30 1996-01-30 2차원 정보처리용 메모리 고속 액세스장치
CN97102999A CN1091292C (zh) 1996-01-30 1997-01-30 盒式磁带录像机的包络检测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960002096A KR0174703B1 (ko) 1996-01-30 1996-01-30 2차원 정보처리용 메모리 고속 액세스장치

Publications (2)

Publication Number Publication Date
KR970059891A KR970059891A (ko) 1997-08-12
KR0174703B1 true KR0174703B1 (ko) 1999-04-01

Family

ID=19450370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960002096A KR0174703B1 (ko) 1996-01-30 1996-01-30 2차원 정보처리용 메모리 고속 액세스장치

Country Status (2)

Country Link
KR (1) KR0174703B1 (ko)
CN (1) CN1091292C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017021A (ko) * 1997-08-21 1999-03-15 윤종용 마이크로 제어기와 디지탈 신호 처리기 통합 장치를구비한시스템 및 하드웨어 두 루프 실행 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121983A (ja) * 1993-10-22 1995-05-12 Matsushita Electric Ind Co Ltd エンベロープ検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990017021A (ko) * 1997-08-21 1999-03-15 윤종용 마이크로 제어기와 디지탈 신호 처리기 통합 장치를구비한시스템 및 하드웨어 두 루프 실행 방법

Also Published As

Publication number Publication date
CN1164098A (zh) 1997-11-05
KR970059891A (ko) 1997-08-12
CN1091292C (zh) 2002-09-18

Similar Documents

Publication Publication Date Title
JP3199205B2 (ja) 並列演算装置
US5218674A (en) Hardware bit block transfer operator in a graphics rendering processor
KR880011681A (ko) 메모리연결형 파면어레이 프로세서
EP2450799A1 (en) Heterogeneous computing system comprising a switch/network adapter port interface utilizing load-reduced dual in-line memory modules (LR-DIMMS) incorporating isolation memory buffers
US3710349A (en) Data transferring circuit arrangement for transferring data between memories of a computer system
KR0174703B1 (ko) 2차원 정보처리용 메모리 고속 액세스장치
JPS63201851A (ja) バッファ記憶アクセス方法
JP2573395B2 (ja) デュアルポートメモリ装置
Miner Miner... from
KR930005842B1 (ko) 다중 프로세서 시스템의 이중버스 구조
KR890005994Y1 (ko) 입출력 제어장치
KR0175606B1 (ko) 피.씨. 메인 프로세서와 피.씨. 카드 사이의 데이타 인터페이스장치
KR100206471B1 (ko) 동기식 전송시스템의 데이터통신채널 처리장치
JPH02108150A (ja) コンピュータの並列分散処理装置
Bochun et al. A parallel real-time image processing system based on TMS320C40
JPH1153565A (ja) ３次元画像処理装置及びそのバス切り替え手段の切り替え制御方法
JPS61233869A (ja) 画像処理装置
JPS6027058B2 (ja) 割込み制御回路
JPS62115562A (ja) Ｄｍａコントロ−ラ
JPH04104347A (ja) メモリ装置
JPH02268326A (ja) グラフィックス表示装置
JPH03163671A (ja) 画像処理装置
JP2001084171A (ja) 画像処理装置
JPH0498547A (ja) 情報処理装置
JPH0934736A (ja) 動作切替えコントローラ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071011

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee