KR19990017021A - 마이크로 제어기와 디지탈 신호 처리기 통합 장치를구비한시스템 및 하드웨어 두 루프 실행 방법 - Google Patents

Abstract

본 발명은 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 하드웨어 두 루프 실행방법을 공개한다. 그 장치는 하드웨어 스택, 루프 감소수단, 및 프로그램 제어수단을 구비한 마이크로 제어기와 디지탈 신호 처리기 통합장치와, 소프트웨어 스택으로 구성되고, 그 방법은 두 루프에 해당하는 어드레스 데이타를 하드웨어 스택에 순서대로 저장하는 단계, 하드웨어 스택이 완전히 채워졌을 때 하드웨어 스택의 맨 아랫쪽에 채워진 두 루프에 해당하는 어드레스 데이타를 소프트웨어 스택으로 이동하는 단계, 하드웨어 스택에 저장된 소정수의 두 루프의 수행이 완료될 때마다 루프 감소수단에 의해서 루프 값이 감소되면서 하드웨어 스택에 저장된 두 루프가 모두 수행되어 하드웨어 스택이 완전히 비게되는 단계, 및 루프 감소수단의 값이 0이 아니면 소프트웨어 스택에 저장된 두 루프 어드레스 데이타를 하드웨어 스택에 저장하고 두 루프를 수행하는 단계로 이루어져 있다. 따라서, 사이클의 소모없이, 스택의 크기에 제한되지 않고 두 루프를 실행할 수 있다.

Description

마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 하드웨어 두 루프 실행 방법

본 발명은 디지탈 신호 처리 시스템에 관한 것으로, 특히 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 하드웨어 두 루프 실행방법에 관한 것이다.

일반적으로, 마이크로 제어기(MCU; micro controller unit)의 응용 프로그램 크기는 크며 상위 수준의 언어를 사용하여 코드를 작성하고 컴파일러를 사용한다. 이에 반해 디지탈 신호 처리기(DSP; digital signal processor)는 실시간 계산량이 많은 곳에 사용되며 컴파일러가 원하는 성능을 내기 어려운 구조를 가지고 있으므로 어셈블러(assembler) 코드를 직접 작성하는 경우가 많다.

점차 실시간 계산량이 많으면서도 제어가 많이 필요한 응용분야가 증가하고 있으며 이와같은 분야에서는 마이크로 제어기나 디지탈 신호 처리기 하나로는 만족스럽지 못하다. 이와같은 응용분야를 위해서 다음과 같은 방법이 사용되어 왔다.

첫째, 독립된 마이크로 제어기와 디지탈 신호 처리기의 두개의 프로세서를 사용하는 방법으로 새로운 프로세서를 필요로 하지 않지만 비용이 많이 들고 두개의 다른 환경을 사용해야함으로 개발이 용이하지 않다.

둘째, 디지탈 신호 처리기의 명령을 컴파일러에 적합하도록 고치는 것인데 종래의 디지탈 신호 처리기의 구조를 유지하면 마이크로 제어기와 같은 효과를 내는데는 한계가 있다.

셋째, 마이크로 제어기에 승산 및 누산(multiplication and accumulation) 엔진(engine) 등의 실시간 계산을 도와주는 코프로세서(co-processor)를 붙이는 것인데 이와같은 구조는 재원(resource)을 효율적으로 사용하지 못하며 코프로세서와의 통신 오버헤드(communication overhead)에 의해 성능이 저하된다.

실시간 계산량이 많으면서도 제어를 많이 필요로 하는 응용분야에서는 마이크로 제어기의 기능과 디지탈 신호 처리기의 성능을 겸비한 새로운 마이크로 제어기 및 디지탈 신호 처리기 통합 프로세서가 요구된다. 마이크로 제어기 및 디지탈 신호 처리기 통합 장치의 개발에는 많은 문제가 있는데 그 중 하나는 두 루프(DO loop) 실행방법에 관한 것이다.

실시간 계산을 빠르게 하기 위해서는 소위 두 루프(DO loop) 또는 포 루프(FOR loop)라고 일컬어지는 루프 카운트가 정해져 있는 루프를 사이클 오버헤드(overhead)없이 하드웨어로 처리하는 것이 절대적으로 필요하다. 하드웨어 두 루프는 루프 시작(LS; loop start) 어드레스, 루프 종료(LE; loop end) 어드레스, 루프 카운트(LC; loop count) 어드레스 등을 이용하여 현재의 어드레스가 LE와 같고 LC가 0이 아니면 LC를 하나 감소시키면서 LS로 점프(jump)하는 것을 하드웨어로 수행하는 것이다.

하드웨어 두 루프는 디지탈 신호 처리기에서는 필수적인 것이지만 마이크로 제어기에서는 좀처럼 적용되지 않는다. 그 이유는 네스티드(nested) 루프를 지원하기 위해서는 LS, LE, LC를 스택(stack)에 저장해야 하는데 이를 소프트웨어 스택을 이용한다면 푸쉬/팝(push/pop)의 시간때문에 하드웨어 두 루프의 의미가 사라지게 되므로 하드웨어 스택을 이용해야 하는데 하드웨어 스택은 스택 깊이(depth)의 제한 때문에 컴파일러의 사용이나 모듈러(modular)한 코딩이 힘들어지기 때문이다.

마이크로 제어기와 디지탈 신호 처리기 통합 프로세서에서는 디지탈 신호 처리기의 성능을 내야 하므로 하드웨어 두 루프가 존재해야 하며 그와 함께 컴파일러 지원을 위해 스택 깊이의 제한이 없어야만 한다.

따라서, 본 발명의 목적은 사이클의 소모없이 두 루프를 실행할 수 있으며 스택 크기에 제한이 없는 마이크로 제어기와 디지탈 신호 처리기 통합장치를 구비한 시스템을 제공하는데 있다.

본 발명의 다른 목적은 사이클의 소모없이 두 루프를 실행 할 수 있으며 스택 깊이의 제한이 없는 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템의 하드웨어 두 루프 실행방법을 제공하는데 있다.

상기 목적을 달성하기 위한 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템은 소정수의 두(DO) 루프 발생시에 루프 카운트, 루프 시작 어드레스, 루프 종료 어드레스를 아랫쪽부터 윗쪽으로 순서대로 저장하기 위한 하드웨어 스택, 상기 하드웨어 스택에 저장된 루프 명령의 시작 어드레스와 종료 어드레스가 같을 시에 상기 루프 카운트를 1감소하기 위한 루프 감소수단, 및 상기 하드웨어 스택에 저장된 소정수의 두 루프중 맨 나중에 저장된 두 루프의 실행 어드레스 데이타부터 순서대로 입력하여 프로그램을 수행하도록 하기 위한 프로그램 제어수단을 구비한 마이크로 제어기와 디지탈 신호 처리기 통합장치, 및 상기 하드웨어 스택이 완전히 채워졌을 때 맨 아랫쪽에 채워진 루프에 해당하는 어드레스 데이타를 저장하고 상기 하드웨어 스택이 완전히 비워졌을 때 상기 하드웨어 스택으로 저장된 어드레스 데이타를 출력하기 위한 소프트웨어 스택을 구비한 것을 특징으로 한다.

상기 다른 목적을 달성하기 위한 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템의 하드웨어 두 루프 실행방법은 소정수의 두(DO) 루프 발생시에 루프 카운트, 루프 시작 어드레스, 루프 종료 어드레스를 저장하기 위한 하드웨어 스택, 상기 하드웨어 스택에 저장된 루프 명령의 시작 어드레스와 종료 어드레스가 같을 시에 상기 루프 카운트를 1감소하기 위한 루프 감소수단, 및 상기 하드웨어 스택에 저장된 어드레스 데이타를 입력하여 프로그램을 제어하기 위한 프로그램 제어수단을 구비한 마이크로 제어기와 디지탈 신호 처리기 통합장치, 및 상기 하드웨어 스택이 완전히 채워졌을 때 맨 아랫쪽에 채워진 루프에 해당하는 어드레스 데이타를 저장하기 위한 소프트웨어 스택을 구비한 시스템의 하드웨어 두 루프 수행방법에 있어서, 두 루프에 해당하는 상기 어드레스 데이타를 상기 하드웨어 스택에 순서대로 저장하는 단계, 상기 하드웨어 스택이 완전히 채워졌을 때 상기 하드웨어 스택의 맨 아랫쪽에 채워진 두 루프에 해당하는 어드레스 데이타를 상기 소프트웨어 스택으로 이동하는 단계, 상기 하드웨어 스택에 저장된 소정수의 두 루프의 수행이 완료될 때마다 상기 루프 감소수단에 의해서 루프 값이 감소되면서 상기 하드웨어 스택에 저장된 두 루프가 모두 수행되어 상기 하드웨어 스택이 완전히 비게되는 단계, 및 상기 루프 감소수단의 값이 0이 아니면 상기 소프트웨어 스택에 저장된 두 루프 어드레스 데이타를 상기 하드웨어 스택에 저장하고 두 루프를 수행하는 단계로 이루어진 것을 특징으로 한다.

도1은 본 발명의 마이크로 제어기와 디지탈 신호 처리기(MCU-DSP) 통합장치의 하드웨어 두 루프 실행 방법을 설명하기 위한 블럭도이다.

도2a-l은 본 발명의 하드웨어 두 루프 실행에 따른 스택의 변화를 나타내는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명의 마이크로 제어기와 디지탈 신호 처리기 통합 장치를 구비한 시스템 및 하드웨어 두 루프 실행방법을 설명하면 다음과 같다.

일반적으로, 마이크로 제어기와 디지탈 신호 처리기 통합 장치가 디지탈 신호 처리기의 성능을 내자면 네스티드 루프를 지원하는 하드웨어 두 루프를 가져야만 한다. 보통의 경우에 프로그램에서 네스티드 루프의 깊이는 그다지 깊지 않으므로 하드웨어 두 루프의 스택 깊이는 그리 크지 않아도 된다. 보통 3단 또는 4단이면 대부분의 경우를 포함할 것이다. 그렇지만, 특수한 경우에 매우 깊은 깊이를 가지는 네스티드 루프도 존재할 수 있다. 서브루틴 콜(subroutine call)이 되거나 콘택스트 스위치(context switch)가 되었을 때 루프를 쓰고자 할 경우에는 하드웨어 두 루프의 하드웨어 스택의 내용을 소프트웨어 스택으로 옮겨야 한다. 그러나, 이것은 하드웨어 스택의 크기가 충분하다면 필요없을 수도 있다. 하드웨어 스택의 크기를 제한하고 서브루틴 콜이나 콘택스트 스위치시 하드웨어 스택에서 소프트웨어 스택으로의 불필요한 이동을 없애기 위해서 본 발명에서는 하드웨어 두 루프의 하드웨어 스택이 풀(full)되면 트랩(trap)에 빠져 어셈블리 프로그램을 사용하여 하드웨어 스택의 가장 오래된 LC, LS, LE를 소프트웨어 스택으로 옮긴다. 마찬가지로, 하드웨어 스택이 빈(empty) 상태가 되고 스택 깊이가 0이 아니면 또 다른 트랩으로 빠져서 소프트웨어 스택에 저장되었던 LC, LS, LE가 하드웨어 스택으로 옮겨진다. 스택 깊이는 루프를 만나면 증가하고 루프를 빠져나오면 감소한다. 스택 깊이는 하드웨어 스택의 깊이를 나타내는 것이 아니라 하드웨어와 소프트웨어로 이루어진 스택의 깊이 또는 루프 네스팅(nesting) 깊이를 나타내는 것이므로 매우 큰 숫자까지 허용할 수 있다.

도1은 본 발명의 마이크로 제어기와 디지탈 신호 처리기 통합 장치의 하드웨어 두 루프 실행방법을 설명하기 위한 블럭도로서, 하드웨어 스택(10), 프로그램 제어기(20), 및 루프 감소기(30)를 구비한 마이크로 제어기와 디지탈 신호 처리기 통합 장치(100), 및 메모리 장치(20)로 구성되어 있다.

도1에서는 5단의 하드웨어 스택을 가지고 4단의 네스티드 루프를 스프트웨어 스택, 즉, 메모리 장치로의 이동없이 지원할 수 있는 경우의 구성을 나타낸 것이다. 두(DO) 명령이 있으면 하드웨어 스택(10)에 LC, LS, LE값이 맨 아랫쪽 스택부터 저장되게 된다. 그래서, 만일 하드웨어 스택(10)이 모두 차게 되면 맨 아랫쪽의 스택에 채워진 LC, LS, LE값들을 메모리 장치(20)로 저장하게 된다. 즉, 맨 윗쪽의 루프를 수행하는 도중에 발생하게 될 두 명령을 저장하기 위하여 하드웨어 스택(10)의 공간을 비워 놓는 것이다. 이와같이 하드웨어 스택이 채워지게 되면 맨 윗쪽의 스택이 채워진 LC, LS, LE값들을 프로그램 제어기(20)으로 출력하고 프로그램 제어기(20)에 의해서 프로그램이 수행되게 된다. 이와같이 하여 맨 윗쪽의 스택의 두 루프의 실행이 완료되면 루프 감소기(30)는 루프 값을 1감소하고 다음의 두 루프 명령을 수행하게 된다. 이와같은 동작을 수행하여 맨 아랫쪽의 두 루프 명령까지 완전히 수행되고 나면 메모리 장치(20)에 저장된 두 루프의 LC, LS, LE값을 스택에 저장하고 프로그램 제어기(20)로 출력하여 마지막 두 루프 명령을 수행하게 된다. 루프 감소기(30)의 값이 0이 될 때까지 수행되게 된다. 즉, 메모리 장치(20)에 저장된 두 루프 명령이 하나라면 루프 감소기(30)의 값이 1이 될 것이다. 그래서, 루프 감소기(30)의 값이 0이면 모든 두 루프 명령의 수행이 완료되었다는 것을 나타내게 된다.

도2a-l은 하드웨어 두 루프 실행에 따른 도1에 나타낸 하드웨어 스택의 변화를 나타내는 것으로, 하드웨어 스택(10)은 LC, LS, LE를 저장하며 스택이 전부 차게 될 경우 트랩(trap)에 빠진다고 가정하면, 5단의 하드웨어 스택으로 4단의 네스티드 루프를 소프트웨어 스택으로의 이동없이 지원할 수 있다.

도2a-l에 도시된 스택의 변화는 아래의 두 루프를 프로그램을 수행할 경우를 나타내는 것으로, 두 루프1 수행중에 두 루프2가 두 루프2 수행중에 두 루프3이 두 루프4 수행중에 두 루프5가 나타나는 것을 나타내는 것이다.

DO loop1

...

DO loop2

...

DO loop3

...

DO loop4

...

DO loop5

...

도2a는 초기상태로서 하드웨어 스택이 비워있을 때이다. 이때의 스택 깊이는 0이다. 도2b는 루프1(loop 1)가 시작되었을 때로 루프1의 LC, LS, LE가 하드웨어 스택(10)에 저장되었고 스택 깊이도 1로 증가했다. 도2c, d, e는 계속적으로 안쪽 루프가 시작되었을 때를 나타낸다. 도2f는 가장 안쪽의 루프가 시작되어 하드웨어 스택이 완전히 채워진 것을 나타낸다. 이때 트랩이 발생되어 트랩 루틴으로 빠지고 처음 들어간 루프의 LC, LS, LE가 소프트웨어 스택에 저장되어 도2g와 같은 상태가 된다. 다시 말하면, 도2g는 하드웨어 스택(10)에 저장된 루프1에 대한 데이타가 메모리 장치(20)로 옮겨가는 것을 나타내는 것이다. 하드웨어 스택의 내용은 줄어도 스택 깊이는 줄지 않는다. 왜냐하면, 스택 깊이가 줄게되면 메모리 장치(20)로 저장된 데이타를 나중에 하드웨어 스택으로 옮겨올 수 없는 경우가 발생하기 때문이다. 즉, 스택 깊이는 5를 그대로 유지하고 하드웨어 스택에 있는 두 루프를 모두 수행 한 후에 스택 깊이가 0이 아니면 메모리 장치(20)로 부터 두 루프 데이타를 가져와서 두 루프 명령을 수행하게 된다. 도2h, i, j는 루프를 하나씩 빠져나왔을 때의 하드웨어 스택의 내용을 나타낸다. 도2j에서 루프를 또 빠져나와 하드웨어 스택이 빈 상태가 되면 스택 깊이가 0이 아니므로 메모리 장치(20)에 저장된 루프 1의 LC, LS, LE데이타를 하드웨어 스택으로 옮겨져서 도2k와 나타낸 바와 같이 된다. 이때 또 루프를 빠져나오면 스택 깊이가 0이 되므로 트랩으로 빠지지는 않으며 도2l에 나타낸 바와 같이 된다.

상술한 하드웨어 두 루프를 구현하기 위해서는 하드웨어 스택과 소프트웨어 스택(즉, 메모리 장치)을 같이 사용하고 스택 깊이를 크게하면 일반 디지탈 신호 처리기와 같은 성능 향상을 기대할 수 있으면서 컴파일러를 사용하거나 모듈러 코딩을 할 때에 하드웨어 스택의 크기에 구애받지 않을 수 있다.

본 발명의 MCU-DSP 통합 장치를 구비한 시스템 및 하드웨어 두 루프 실행방법은 사이클의 소모없이 두 루프를 실행할 수 있으며, 스택의 크기에 제한되지 않고 두 루프를 실행할 수 있다.

Claims (3)

1. 소정수의 두(DO) 루프 발생시에 루프 카운트, 루프 시작 어드레스, 루프 종료 어드레스를 아랫쪽부터 윗쪽으로 순서대로 저장하기 위한 하드웨어 스택; 상기 하드웨어 스택에 저장된 루프 명령의 시작 어드레스와 종료 어드레스가 같을 시에 상기 루프 카운트를 1감소하기 위한 루프 감소수단; 및 상기 하드웨어 스택에 저장된 소정수의 두 루프중 맨 나중에 저장된 두 루프의 실행 어드레스 데이타부터 순서대로 입력하여 프로그램을 수행하도록 하기 위한 프로그램 제어수단을 구비한 마이크로 제어기와 디지탈 신호 처리기 통합장치; 및

   상기 하드웨어 스택이 완전히 채워졌을 때 맨 아랫쪽에 채워진 루프에 해당하는 어드레스 데이타를 저장하고 상기 하드웨어 스택이 완전히 비워졌을 때 상기 하드웨어 스택으로 저장된 어드레스 데이타를 출력하기 위한 소프트웨어 스택을 구비한 것을 특징으로 하는 마이크로 제어기와 디지탈 신호 처리기 통합장치를 구비한 시스템.
2. 제1항에 있어서, 상기 소프트웨어 스택은 메모리 장치인 것을 특징으로 하는 마이크로 제어기와 디지탈 신호 처리기 통합장치를 구비한 시스템.
3. 소정수의 두(DO) 루프 발생시에 루프 카운트, 루프 시작 어드레스, 루프 종료 어드레스를 저장하기 위한 하드웨어 스택; 상기 하드웨어 스택에 저장된 루프 명령의 시작 어드레스와 종료 어드레스가 같을 시에 상기 루프 카운트를 1감소하기 위한 루프 감소수단; 및 상기 하드웨어 스택에 저장된 어드레스 데이타를 입력하여 프로그램을 제어하기 위한 프로그램 제어수단을 구비한 마이크로 제어기와 디지탈 신호 처리기 통합장치; 및

   상기 하드웨어 스택이 완전히 채워졌을 때 맨 아랫쪽에 채워진 루프에 해당하는 어드레스 데이타를 저장하기 위한 소프트웨어 스택을 구비한 시스템의 하드웨어 두 루프 수행방법에 있어서,

   두 루프에 해당하는 상기 어드레스 데이타를 상기 하드웨어 스택에 순서대로 저장하는 단계;

   상기 하드웨어 스택이 완전히 채워졌을 때 상기 하드웨어 스택의 맨 아랫쪽에 채워진 두 루프에 해당하는 어드레스 데이타를 상기 소프트웨어 스택으로 이동하는 단계;

   상기 하드웨어 스택에 저장된 소정수의 두 루프의 수행이 완료될 때마다 상기 루프 감소수단에 의해서 루프 값이 감소되면서 상기 하드웨어 스택에 저장된 두 루프가 모두 수행되어 상기 하드웨어 스택이 완전히 비게되는 단계; 및

   상기 루프 감소수단의 값이 0이 아니면 상기 소프트웨어 스택에 저장된 두 루프 어드레스 데이타를 상기 하드웨어 스택에 저장하고 두 루프를 수행하는 단계로 이루어진 것을 특징으로 하는 마이크로 제어기와 디지탈 신호 처리기 통합장치의 하드웨어 두 루프 실행방법.