KR0172942B1 - 비디오 신호처리 시스템 - Google Patents

Abstract

시청자가 확대된 영상을 위해 - 소스 영상과 관련하여 - 중심 점(51, 52, 55, 56)과 확대 비율(58, 59)을 점진적으로 변화시켜 확대된 소스 영상의 일부분을 특정할수 있는 비디오 줌 및 팬 시스템을 개시한다. 상기 시청자는 상기 중심 점을 변화시켜서, 상기 소스 영상 둘레를 패닝하여 확대될 부분을 선택할 수 있다. 상기 시스템은 상기 중심 점 좌표(HC, VC)와 확대 비율(ZR)의 관련 값을 모니터하고(241, 242, 243, 244, 248). 상기 중심 점 좌표를 조정하여(218, 223) 상기 소스 영상의 블랭킹 간격이 상기 확대된 영상의 일부로 표시되지 않도록 한다. 본 발명은, 세 실시예와, 상기 중심점을 특정하는데 서브 픽셀 분석을 이용하는 두 하드웨어 실시예와, 상기 중심점이 다중 픽셀 분석으로 특정된 조합된 하드웨어-소프트웨어 실시예로 설명된다.

Description

비디오 신호 처리 시스템

제1도는 영상 줌 특성을 포함하는 텔레비전 수상기의 블록선도.

제1a도는 제1도에 도시된 텔레비전 수상기용으로 적합한 줌 시스템 제어부의 블록선도.

제2도는 제1도에 도시된 텔레리전 수상기용으로 적합한 출력 제어기의 블록선도.

제3도는 시청자에 의해 선택된 수평 및 수직 개시 위치를 제한하는 또 다른 제어기의 한 부분의 블록선도.

제4 내지 제5b도는 시청자에 의해 선택된 수평 및 수직 개시 위치를 제한하는 교번적 제어기의 다른 부분의 블록선도.

제6도는 제3내지 제5b도에 도시된 상기 제어기를 나타내는 회로 블록선도.

제7도는 시청자에 의해 선택된 비율과 수직 및 수평 개시 위치를 제한하는 제2의 다른 출력 제어기의 블록선도.

제8 내지 제10도는 제7도에 도시된 제어기의 동작을 설명하는데 유용한 흐름도.

* 도면의 주요부분에 대한 부호의 설명

10 : 비디오 신호원 14 : 아날로그-디지탈 변환기

16 : 필드 메모리 20 : 기록 어드레스 발생기

28, 32 : 보간기

본 발명은 줌 및 팬(pan) 비디오 표시 시스템(video display system)용 영상 중심 설정 장치에 관한 것이다.

발명의 명칭이 텔레비전 화상 줌 시스템인 미국 특허 제4,774,581호는 종래의 텔레비전 신호로부터 비디오 프레임의 일부를 나타내는 확대된 영상을 발생하는 회로에 관한 것이다. 이하에서 소스 부분으로 불리는 확대된 상기 필드 부분은, 시청자 제어부를 통해 제공된 신호에 의해 결정된다. 상기 제어부는, 확대되지 않은 필드에서 수평 및 수직 픽셀 위치 관점에서 영상의 좌상부 모서리와, 확대된 표시를 발생하기 위해 사용될 확대 비율을 한정한다.

상기 참조된 특허에서, 상기 소스 부분의 좌상부 모서리는, 상기 확대 비율이 변화될 때, 또는 상기 소스 부분이 확대되지 않은 필드 주변으로 패닝될 때(panned), 기준점으로 사용된다. 그러나, 이는 가장 양호한 기준점이 아닐 수도 있다. 직관적으로 상기 제어부를 조종하는 시청자는 영상의 중심이 기준점이 되게 한다. 왜냐하면, 이는 사진기 줌 렌즈와 같이 기계적인 줌 장치에 의해 사용된 기준점이다. 예를들어, 소스 부분의 좌상부 모서리가 기준점으로 사용되는 경우, 상기 화상 중앙의 관심 부분대상은, 확대 비율이 증가될 때, 표시부로부터 밖으로 이동된다.

회로 설계자의 관점에서 볼 때, 줌 및 팬(pan) 시스템에서 확대될 영상 부분의 좌상부 모서리의 픽셀 위치를 제공하는 것이 보다 편리하다. 예를 들어, 확대되는 영상 부분이 프레임의 에지 부분에 있고 확대 비율이 감소되면, 일정한 중심 위치를 유지하는 것은, 활성(active) 비디오 영역 외부의 비디오 신호 부분(즉, 수평 또는 수직 블랭킹 간격(blanking interval))이 확대된 표시 내에 포함되게 한다. 또한, 영상 중심을 기준점으로 사용할 때보다 좌상부 모서리를 기준점으로 사용할 때, 팬 동작 동안 상기 소스 부분의 허용 가능한 제한을 결정하는 것이 더쉽다.

본 발명은 확대된 영상을 발생하기 위해 사용되는 입력 비디오 신호의 필드의 일부분을 선택하기 위한 장치와 방법에서 실시된다. 상기 장치는 시청자가 선택된 부분의 중심 위치를 선택 가능하게 하는 제어 회로와 확대된 영상을 발생하는 데 사용되는 확대 비율을 포함한다. 모니터 회로는, 입력 신호의 활성 비디오 내에 있도록 선택된 부분의 경계를 제한하는 장치 내에 포함된다. 상기 모니터 회로는 선택된 확대 비율과 선택된 중심 위치의 수평 및 수직 좌표에 응답한다.

다음은 본 발명의 배경을 설명하기 위한, 상기 미국 특허 제 4,774,581호에 기술된 줌 시스템의 간단한 설명이다. 제1도에서, 종래의 텔레비전 튜너를 포함하는 소스(10)에 의해 제공된 하벙 비디오 신호는 아날로그-디지탈 변화기(ADC)(14)에 제공된다. ADC(14)는 상기 신호를 디지털화하여 필드 메모리(16)에 인가한다. 상기 메모리(16)는 메모리 순차기(18) 및 기록 어드레스 발생기(20)에 의해 제공되는 신호에 응답하여 필드 메모리(16)에 영상 픽셀을 나타태는 샘플을 기록한다. 이들 샘플은 판독 어드레스 발생기(22)에 의해 제공된 어드레스 값에 응답하여 일정한 시간 지연 후 메모리(16)로부터 판독된다.

메모리(16)에 의해 제공된 샘플형 데이터 합성 비디오 신호는 Y/C 분리 회로(27)에 의해 휘도(Y)와 색도(C) 신호로 분리된다. 휘도 및 색도 성분은 각각 수직 보간기 회로(28, 32)에 인가된다. 상기 보간기(28, 32)는 회로(27)에 의해 제공된 각각 비디오 신호의 라인 사이에 부가적인 라인을 삽입하여 필요한 수직 확대를 실행한다. 또한 색도 수직 보간기(32)는 색도 신호를 동상(I') 및 직각 위상(Q') 색차 신호 성분으로 분리시킨다.

수직으로 보간된 휘도 신호는 출력 신호 Y'를 발생하기 위해 Y/C 분리 과정에서 유입되는 왜곡 신호 아티팩트(artifacts)를 없애는 행잉 도트 보정 회로(hanging dot correction circuitry : 29)에 인가된다. 상기 신호 Y'는 휘도 신호 수평 보간기(30)에 인가되고, 신호 I'와 Q'는 색차 신호 수평 보간기(34)에 인가된다. 상기 보간기(30, 34)는 각 신호 Y' 및 I', Q'의 샘플 사이에 보간된 샘플을 삽입하여 시청자에 의해 요청된 수평 확대를 실행한다.

상술된 특허에서 확대된 영상을 발생하기 위해 사용되는 상기 소스(10)에 의해 제공된 비디오 신호 부분은 점선으로 표시된 시청자 제어부(24)를 통해 제공된 세 개의 신호에 의해 한정된다. 이들 신호는, 수직 위치 값(VPOS)과, 수평 위치값(HPOS)과, 줌 비율 값(ZR)으로 구성된다. 상기 신호(VPOS 및 HPOS)는 각각, 메모리(16)에서 유지되는 비디오 필드의 라인 간격과, 확대될 영상의 좌상부 모서리에 있는 라인 간격의 샘플을 한정한다. 상기 신호(ZR)는 이용될 확대 비유를 한정한다. 상기 값은 그 자체가 확대 비율이 아니고 확대 비율인 분수 256/ZR의 분모이다. 상기 신호 VPOS와 ZR은 판독 어드레스 발생기(22)에 의해 사용되는 반면, 신호 HPOS와 ZR은 수평 보간기(30, 34)에 의해 사용되어 확대된 영상을 발생한다.

디지털 비디오 신호 처리의 기술에 숙련된 사람이라면, 보다 일반적인 경우 개시(starting) 어드레스 HPOS와 VPOS 모두가 판독 어드레스 회로에 인가된다는 것을 쉽게 알수 있을 것이다. 또한 원하는 확대를 나타내는 신호 또는 신호(ZR)가 판독 어드레스가 발생되는 비율을 설정한다. 통상적으로, 신호(ZR)만을 또는 ZR을 나타내는 신호가, 수직 및 수평 보간기에 제공된다. 예를 들어, ZR를 나타내는 신호는, 상기 값(ZR)에 의해 어드레스된 사전 프로그래밍된 판독 전용 메모리에 의해 제공될 수 있는 보간기 계수일 수도 있다.

본 발명의 실시예에서, 시청자 제어부(24)는 출력 제어기(25)로 대체된다. 상기 제어기(25)는 영상의 소스 부분의 중심 및 출력 영상을 발생하는데 사용되는 확대 비율을 사용자가 지정할 수 있게 하는 시청자 제어부(23)에 응답한다. 상기 제어부(25)는 상기 제어부에 의해 제공된 신호를 신호(HPOS, VPOS 및 ZR)로 변환시킨다. 상기 제어부(25)는 확대된 영상이 단지 활성 비디오 신호만을 포함하게 하며 소스 부분이 입력 필드 주변으로 패닝될 때 소스 부분의 중심을 변화시키기 위해 시청자 명령을 적당하게 발생하는 신호를 발생한다.

제1a도는 시청자 제어부(23)의 실시예의 블록도이다. 상기 제어부는 각각 수직 업 및 다운 중심 위치 제어부(51, 52), 수평 좌우 중심 위치 제어부(55, 56)과 줌-인 및 줌-아웃 단계 제어부(58, 59)를 포함한다. 리셋 버튼(57)이 제공될 수도 있다. 제어 버튼(51, 52, 55, 56)중의 하나를 눌러서 시청자는 목표 영상의 수평 및 수직 중심 위치를 증가시키는 형태로 변화시킨다. 상기 제어 버튼(58, 59)중의 하나를 눌러서, 시청자는 인가되는 확대 비율을 감소 또는 증가시킨다. 일정한 중심 위치가 유지되는 한편, 확대 비율은 변화한다. 그러나, 확대에서의 감소가 레스터(raster) 경계 이상의 영상 부분이 표시되도록 조정될 경우, 상기 중심 위치는 조정될 수 있다. 시청자는 리셋 버튼(57)을 눌러, 표시된 영상을 사전 설정된 중심 위치 및 확대 비율, 예를 들어 입력 필드의 중심에 두고 있는 1대 1 확대로 회복시킬 수 있다.

출력 제어기(25)의 2개의 상이한 하드웨어 실행과, 하나의 하드웨어 및 소프트웨어 결합 실행을 다음에서 기술하기로 한다. 이들 제어기의 작동을 이해하기 위해서 먼저 상기 제어기에 의해 사용되는 몇 가지 계산을 이해하는 것이 도움이 된다. 제1도에 도시된 줌 시스템에서 수평 라인 간격 당 768개의 활성 픽셀을 가지며, 필드 당 256개의 활성 라인 간격을 갖는 비디오 영상에 대해 설계되어 있다. 상기 사용된 방법은 라인 간격 당 다른 수의 픽셀과, 필드 당 다른 수의 라인 간격을 갖는 표시에 대해서도 사용될 수 있다.

10비트 데이터 값을 사용하여 수평 픽셀 위치를 구별하기로 한다. 마찬가지로, 8비트 데이터 값을 사용하여 픽셀이 존재하는 라인 간격을 구분하기로 한다.

줌 처리동안, 확대 비율이 변화하면, 표시된 영상이 이산된 단계(discrete steps)로 변화하더라도 부드럽고 연속적인 변화가 유지되도록 하는 것이 바람직하다. 중간 단계의 수가 많아질수록, 변화는 보다 부드럽게 이루어진다. 또한, 상기 확대된 표시에서 각 픽셀에 대한 고유값을 식별하기 위해 실제 픽셀 사이에 위치한 상당한 많은 수의 가상 위치(virtual positions)를 만드는 것이 바람직하다.

이를 위해, 256개의 가상 위치가, 주사 라인의 각 픽셀 쌍 사이 및 각 주사 라인의 쌍 사이에 위치한다. 이들 가상 위치는 상기 확대된 표시를 구성하는 픽셀과 라인의 상대적 위치를 한정하는데 사용된다. 그러나, 이들 가상 위치는 보간을 위해 보다 작은 수의 사이 위치(interstitial positions)로 그룹지어진다. 다음에서 기술되는 본 발명의 실시예에서, 15개의 사이 픽셀 값은, 각각의 인접한 픽셀 쌍 사이에 보간될 수 있으며, 16번째 위치는 픽셀 중심에 위치한다. 마찬가지로, 각 쌍의 수평 주사 라인의 16개의 사이 라인 위치를 찾는다. 4개의 부가 비트를 사용하여 필요한 정밀도의 사이 픽셀 또는 라인 위치를 지정한다. 따라서, 출력 제어부(25)는 14비트 신호로서의 HPOS를 지정하며 12비트 신호로서의 VPOS를 지정한다.

줌 영역의 각각의 가상 픽셀 위치가 표시된 영상의 한 픽셀에 매핑될 때, 최대 확대가 얻어진다. 이는 표시되는 원래 영상의 1/65,536[즉, 1/(256×256)]에 대응한다. 확대 비율은 8비트 값이며, 그래서 256가지의 서로 다른 확대 단계가 허용된다. 상기 단계의 대부분은 비정수 확대 레벨에 대응하기 때문에, 확대와 관련된 줌 비율 신호(ZR)를 한정하는 것이 편리하다. 여기서 ZR의 각 값은 고유 확대값에 대응하며, ZR의 값은 1부터 256까지의 정수이다. 어떤 확대 레벨에 대한 고유 줌 비율값을 결정하기 위해, 최대 확대값(본 경우 256)이 곱하여져 표시되는 선형 크기를 따라 영상의 비율을 결정할 필요가 있다. 9비트보다는 8비트의 정보를 기억하기 위해 상기 계산에 따라 신호(ZR)의 각 값으로부터 1이 감산되어 0와 255 사이의 ZR신호의 범위를 만든다. 확대 비율(MF)은 수학식(1)에 의해 신호(ZR)의 항으로 정의되다.

상기 확대 비율은 표시 영역을 통해 균일하게 인가되기 때문에, 중심점 좌표쌍과 ZR값은 영상의 좌상부 모서리의 수평 및 수직 픽셀 위치(HPOS 와 VPOS)를 고유하게 규정한다. 일반적인 관계는 수학식(2)와 수학식(3)에 의해 규정되며, 768×256 표시에 대한 구체적인 관계는 다음 수학식(4)과 수학식(5)에 의해 규정된다.

상기 수학식에서 HPOS는 개시 수평 위치(starting horizontal position)이며, VPOS는 개시 수직 위치이고, HC는 수평 중심이고, VC는 수직 중심이고, ZR은 선택된 줌 비율이며, NHP는 수평 주사 라인에서 픽셀의 수이다. NVL은 상기 표시의 수직 라인의 수이며, NIP는 2개 라인 또는 어떤 2개 픽셀 사이의 사이 위치의 수에 1을 합한 수이다.

사용자가 중심점 및 줌 비울을 지정할 수 있도록 할 뿐만 아니라, 출력 제어부(25)는 표시된 영역의 중심 위치를 자동적으로 보정하여 래스터 경계부가 교차되지 않고 단지 활성 비디오 정보만이 표시되게 한다. 만약 확대 비율(MF)이 증가되는 한편 확대된 영상의 중심점이 소스 중심에서 유지된다면, 단지 활성 비디오 정보만이 표시된다. 그러나, 발생된 영상의 중심점이 소스 영상의 중심으로부터 벗어나 이동하게 되면, 확대는 비활성(non-active) 비디오 정보, 즉, 수평 및 수직 블랭킹 간격의 표시를 초래할 수도 있다.

유효한 수평 및 수직 중심 위치를 규정하는 일반적인 관계는 다음 수학식(6)과 수학식(7)에 의해 주어지는 한편 768픽셀×256라인 표시에 대해 구체적인 관계는 수학식(8)과 수학식(9)으로 주어진다.

제2도는 본 발명의 제1실시예에 적합한 출력 제어기(25)의 구성을 도시한 블록선도이다. 상기 제어기는 시청자 제어부(23)에 의해 제공된 증가 신호와 제1도에 도시된 바와 같이 줌 시스템에 응용을 위한 신호(ZR, HPOS 및 VPOS)를 수신한다.

확대 비율을 변화시키기 위해 출력 제어기(25)는 시청자 제어부(58, 59)로부터 업 및 다운 줌 제어 신호를 수신한다. 상기 제어 신호는 8비트 업-다운 계수기(213)에서 유지되는 값을 각각 감소 및 증가시키는 펄스로 신호를 변화시키는 줌제어기(212)에 인가된다. 상기 계수기(213)의 출력 신호는 신호(ZR)이다.

상기 수평 중심 제어기(216)는 시청자 제어부(55, 56)에 의해 좌우 제어 신호를 수신한다. 상기 신호는 수평 중심 계수기(217)를 각각 감소 및 증가시키는 펄스 신호를 변환된다. 상기 계수기(217)에 의해 제공된 출력 신호는 수평 중심 신호 HC이다.

같은 방법으로, 수직 중심 제어기(221)는 시청자 제어부(51, 52)로부터 업 및 다운 제어 신호를 수신한다. 상기 제어기(221)는 수직 중심 계수기(222)를 감소 및 증가시키는 입력 펄스 신호로 상기 신호를 변환시킨다. 상기 계수기(222)의 출력 신호는 수직 중심 신호 VC이다.

가산기(241), 증배기(242, 243), 디지털 값 소스(241a, 242a, 243a) 및 감산기(244)를 포함하는 회로는 상술한 수학식(4)에 따라 감산기(244)의 출력 포트에서 신호(HPOS)를 발생한다. 마찬가지로, 상기 가산기(241), 증배기(242), 디지털 값 소스(241a, 242a) 및 감산기(248)는 상술한 수학식(5)에 따라 감산기(248)의 출력포트에서 신호(VPOS)를 발생한다.

상기 신호(HPOS)는 다음 수학식(10)에 의해 정의된 신호(HL)와 비교기(218)에서 비교된다.

상기 신호(HL)는 증배기(246, 247) 및 디지털 값 소스(245a, 246a, 247a)에 의해 발생된다. 상기 신호(HL)는 영상에 대한 우측 필셀 한계값을 규정한다. 만약 HPOS가 HL보다 큰 경우, 수평 블랭킹 간격의 일부는 재생된 영상의 우측상에 표시된다. 상기 영상을 위한 좌측 픽셀 한계값은 0이다. 상기 비교기(218)는 상기 신호(HC)를 신호(HPOS)로 변환시키는데 수학식(2)이 사용될 때 수학식(8)을 참조로하여 상술된 유효성 검사를 실행한다.

상기 비교기(218)는 신호(HPOS)가 신호(HL)보다 크거나 또는 0보다 작은 것임을 검출할 때, 논리 1신호를 수평 중심 제어기(216)에 인가한다. 상기 제어기(216)는 계수기(217)에서 제공된 신호(225)를 수신하기 위해 접속되어 있다. 상기 신호(225)는 신호(HC)의 값이 소스 영상의 수평 중심의 좌측 또는 우측에 있는가를 즉, 신호 HC의 값이 6144(1800의 16진수)보다 작은가 또는 작지 않은가에 대한 것을 표시한다. 소스 영상의 각 라인 상에는 12288(768×16) 픽셀과 사이 픽셀(interstitial pixel)이 있다. 상기 신호는 신호 HC의 다음 2개의 최하위 비트의 논리 AND와 함께 14비트 신호 HC의 최상위 비트(MSB)의 논리 OR로서 발생될 수 있다.

이들 두 신호에 응답하여 수평 중심 제어기(216)는 HPOS가 무효 상태이고 HC가 소스 영상의 좌측 1/2에 있을 때 계수기(217)가 값을 증가시키도록 하는 상태를 만들며, HPOS가 무효 상태이고 HC가 소스 영상의 우측 1/2에 있을 경우 계수기(217)가 값을 감소시키도록 하는 상태를 만든다. 그렇지 않은 경우, 제어기(216)는 시청자에 의해 요청된 바와 같이 계수기(217)를 증가 또는 감소시킨다.

감산기(245), 증배기(246) 및 디지털 값 소스(245a, 246a)는 다음 수학식(11)에 의해 정의되는 수직 제한 신호 VL을 발생하는데 사용된다.

상기 신호 VL은 주어진 줌 비율에 대해 영상의 상부에서 있을 수 있는 최대 라인수 또는 보간된 라인수를 나타낸다. 상기 수직 위치 신호 VPOS는 비교기(223)에 의해 신호 VL과 비교된다.

상기 비교기(223)는 신호 VPOS가 신호 VL보다 크거나 또는 0보다 작을 때, 논리 1 출력 신호를 제공한다. 그렇지 않은 경우 상기 비교기(223)의 출력 신호는 논리 0 신호이다. 상기 비교기(223)의 출력 신호는 수직 중심 제어기(221)에 접속되어 있다. 제어기(221)는 또한 신호 VC가 소스 영상의 상부 또는 하부 1/2에 있는 라인을 나타내는 것을 표시하는 계수기(222)로부터 신호 226를 수신하기 위해 접속되어 있다. 상기 신호는 예를들어 신호 VC가 2048(16진수 800)보다 더 클 때는 논리 1 값을 가지며, 신호 VC가 2048보다 작거나 같을 때는 논리 0값을 갖는다. 소스 영상의 필드에는 4096(256×16)라인과 사이 라인이 있다. 신호 226은 예를들어 신호 VC의 최상위 비트 MSB이다.

VPOS가 유효하다는 것을 비교기(223)가 표시하고 신호 226는 현재 수직 중심이 소스 영상의 상부 1/2 또는 하부 1/2에 있다는 것을 표시할 때 수직 중심 제어기(221)는 계수기(222)가 값을 증가 또는 감소시키도록 하는 상태를 만든다. VPOS가 유효하다는 것을 상기 비교기(223)가 나타날 때, 제어기(221)는 시청자에 의해 요청될 때 계수기(222)가 값을 증가 또는 감소시키는 상태로 만든다.

제3도는 제2도에 도시된 단계 제어부(212)와 8비트 계수기(213)를 대체하는데 사용될 수 있는 대체 출력 제어기(23)의 일부를 세부적으로 도시한다. 본 발명의 이전 실시예의 논의에서, 시청자를 위한 줌 제어 옵션은 ZR의 값에서 증가 또는 감소를 요청하는 것이다. 제3도는 사용자가 ZR을 변화시키거나 또는 ZR을 소정의 값으로 리셋시킬 수 있게 하는 회로를 도시한다. 절대값 ZR로의 전환은 하나의 확대 비율로부터 다른 확대 비율로 중간 확대 비율을 통한 단계없이 순간적인 전환을 가능하게 한다. 상기와 같은 특성의 전형적인 용도는 시청자 제어부(23)의 리셋 버튼(57)을 참고로 하여 상기에서 논의된 리셋 특성을 조정하는 것이다. 본 발명의 상기 실시예에서, 리셋은 신호 ZR을 255로 설정하여 이루어질 수 있다. 상기 리셋 버튼은 수평 및 수직 제어 회로가 제5a 및 제5b도를 참고로 하여 다음에서 설명한 바와 같이 HPOS 및 VPOS를 설정하도록 접속되어 있다.

제3도는 확대 비율에서 요청된 변환를 표시하는 신호 DZ를 수신하는 회로를 도시한다. 상기 신호는 예를들어 확대 단계 제어부(58, 59)의 시청자 조정에 의해 발생된다. 제어 버튼(58)이 확대 비율을 증가시키도록 눌러졌을 때 -1의 값이 제공되며, 제어 버튼(59)이 확대 비율을 감소시키도록 눌러졌을 때 +1의 값이 제공된다. 상기 신호 DZ는 가산기(310)에 의해 줌 비율 신호 ZR에 가산된다. 상기 가산기(310)에 의해 제공된 합은 사용자 요청 줌 비율 Z2이다. 상기 신호 Z2는 ZR의 요청된 값이 일정 범위 내에 있도록 하는 리미터(limiter : 311)에 인가되어 필요한 바대로 값을 보정할 수 있게 한다. 상술된 신호 ZR의 범위(0 내지 255)에서, 리미터는 신호 ZR이 8비트 신호인 덕택에 상기 범위 내에서 유지된다. 신호 ZR의 보다 낮은 값은 51과 같은 값으로 제한하고, 최대 확대 비율은 5로 제한하는 것이 바람직하다. 상기 예에서 리미터(311)는 가산기(310)에 의해 제공된 신호에 대해 51의 하한을 제공한다.

상기 리미터(311)에 의해 제공된 신호 Z3는 멀티플렉서(312)의 한 입력 포트에 인가된다. 신호 ZR에 대한 한 절대값은 멀티플렉서(312)의 다른 입력 포트에 인가된다. 멀티플렉서의 제어 업력 단자는 절대값/차(absolute/differential) 모드 신호 ADM1을 수신하도록 결합된다. 상기 신호 ADM1은 예를 들어 제1a도에 도시된 시청자 제어부(23)의 리셋 제어 버튼(57)에 의해 제공된다. 신호 ADM1에 응답하여, 멀티플렉서(312)는 신호 Z3 또는 값 A1중 어느 하나를 전달한다. 멀티플렉서(312)는 출력 신호 Z4를 동기 래치(313)에 인가한다. 상기 래치(313)는 신호 Z4를 시스템 클럭 신호(도시하지 않았음)에 동기시킨다. 래치(313)의 출력 신호는 줌 비율 신호 ZR이며, 이는 제1도에 도시된 바와 같이 출력 제어기(25)에 의해 제공된다.

상기 신호 ZR을 또 다른 줌 변화를 처리하는데 사용되는 가산기(310)에 인가되고, 래치(314)에 전달되며 감산기(315)의 한 입력 포트에 인가된다. 상기 실시예에서, 상기 래치(314)는 시청자 제어 갱신 클럭의 한 주기의 지연을 제공하는 지연 소자이다. 전형적으로 상기 클럭은 줌이 어떤 레벨에서 시청자가 정지시킬수 있도록 1/100초 정도의 주기를 갖는 비교적 느린 것이다. 신호 ZR로부터 신호 Z5를 감산하여 ZR 신호의 현재 및 이전 값의 차이, 줌 차이 ZR6가 결정될 수 있다. 신호 Z6는 리미터(311)가 조정되거나 또는 시스템이 리셋된 경우, 사용자가 요청한 줌 차 신호와 다를수 있다. 상기 줌 차 신호 제4도에 도시된 회로에서 사용되어 신호 HPOS와 VPO의 값을 조정한다.

제4도는 줌 비율 신호 ZR에서 변화를 제공하는 신호 HPOS와 VPOS에 대해 사용자 요청 변화를 보정하는 회로를 도시한다. 상기 신호 Z6는 동기 래치(415)에 기억된다. 상기 래치(415)의 출력 신호 Z7은 신호 HPOS와 VPOS에 대한 조정치를 결정하는 2개의 병렬 회로에 인가된다. 상기 회로는 확대 비율이 변화될 때 거의 일정한 영상 중심 위치가 유지된다. 상기 신호 ZR은 비트 쉬프터(416, 418) 및 가산기(417)를 포함하는 시프트 및 가산기 회로에 의해 24가 곱해진다. 시프터(418)에 의해 제공된 신호는 감산기(419)에 의해 요청된 수평차 신호 DX로부터 감산되어 보정된 수평 차신호 DX를 발생한다. 같은 방법으로 감산기(421)는 Z7을 8배한 신호를, 요청된 수직차 신호 DY로부터 감산하여 보정된 차 회로 DY'를 발생한다. 결과적인 차 수평 및 수직 신호는 제1도에 도시된 줌 시스템을 위해 각각의 신호 HPOS와 VPOS를 발생하는 제5a도와 제5b도에 도시된 바와 같은 회로에 인가된다.

제5a도는 제2도를 참고로 하여 기술된 수평 중심 제어기(216)와 수평 중심 계수기(217)를 대체하는데 사용될 수 있는 시청자 제어 인터페이스의 세부 사항을 도시한다. 상기 회로는 사용자가 신호 HC를 증가 또는 감소시키거나 또는 절대값 HC을 현재 HC신호로 대체할수 있게 한다. 제5b도는 수직 중심 신호 VC를 위한 같은 기능을 실행한다.

제5a도에 도시된 회로에서, 상기 제4도의 감산기(419)에 의해 제공된 신호 DX'는 가산기(512)의 한 입력 포트에 인가된다. 가산기의 또다른 입력 포트는 신호 HPOS를 수신하기 위해 접속된다. 상기 가산기(512)의 출력 신호는 사용자 요청 수평 위치 신호 X3이다. 상기 신호 X3는 리미터(513)에서 범위 검사가 이루어진다. 상기 리미터(513)는 새로운 합계가 음수가 되지 않도록 하며, 주사 라인(즉, 12288)에서 픽셀 및 사이 픽셀의 전체수보다 크지 않게 한다. 리미터(513)의 출력 신호 X4는 멀티플렉서(514)의 한 입력 포트에 인가된다. 멀티플렉스(514)의 다른 입력 포트는 절대 수평 위치값을 수신하도록 결합되어 있다. 멀티플렉서(514)는 신호(X4) 또는 사전 설정된 절대값 A2를 전달하기 위한 신호 ADM1과 같을 수 있는 제어 신호 ADM2에 의해 상태가 이루어진다. 멀티플렉서(514)의 출력 신호 X5는 동기 래치(515)에서 기억된다. 상기 래치(515)의 출력신호는 제1도에 도시된 바와 같이 출력 제어기(25)에 의해 줌 회로에 인가되는 신호 HPOS이다. 상기 신호 HPOS는 상술한 바와 같이 가산기(512)에 인가된다. 제5b도의 회로는 제5a도에 도시된 회로와 거의 같다. 상기 두 회로는 각 리미터(513, 517)에 의해 사용된 최대값에서만 다르다. 상기 리미터(517)는 VPOS 값이 주사 라인 및 사이 주사라인(즉, 4096)의 전체수와 같은 정도로 되게 한다.

제6도는 활성 비디오 영역 이외의 비디오 정보 표시를 방지하기 위해 제5a도에 도시된 회로에 의해 제공된 사용자 요청 HPOS와 VPOS값을 제한하는 회로의 상세도이다. 상기 회로는 입력으로서 제3, 제4, 제5a 및 제5b도에 도시된 회로에 의해 제공된 신호 ZR, HPOS 및 VPOS를 수신한다. 상기 제6도에 도시된 회로에 의해 제공된 출력 신호는 보정된 HPOS'와 VPOS' 신호이다. 이들 신호는 개시(starting) 수평 및 수직 위치 신호로서 제1도에 도시된 줌 시스템에 인가된다. 상기 회로는 제2도에 도시된 회로에 의해 사용되는 바와 같은 알고리즘을 이용한다. 이는 HPOS가 0보다 크고 48×(256-ZR)보다 작도록 제한한다. 이는 또한, VPOS가 0보다 크고, 16×(256-ZR)보다 작게 제한한다.

제6도에서, 0은 제9비트를 가산하기 위해 MSB 위치에서 신호 ZR에 연결된다. 상기 새로운 MAB는 인버터(611)에서 반전되며, 다음 반전되지 않은 신호 ZR의 8개 최하위 비트(LSB)에 연결된다. 상기 동작은 ZR로부터 256의 감산을 2번 실행하는 것과 동일하다. 상기 동작에 의해 발생된 차 값은 상기 차 값에 3을 곱하는 종래의 시프트 및 가산 증배가(612)에 인가된다. 상기 증배기(612)는 동기 래치(도시하지 않았음)를 포함한다. 상기 증배기(612)의 출력 신호는 10비트 신호이다. 4개의 0비트는 16을 곱하는 증배기(612)에 의해 제공되는 신호를 나타내는 14비트값 P5를 제공하기 위해 LSB 위치에서 상기 값에 연결된다.

상기 신호 P5는 16번째(이전의 최상위) 비트와 같은 값을 갖는 16번째 최하위 비트를 가산하는 부호 연장 회로(613)로 확장된다. 15비트 신호 P6는 가산기(614)의 입력 포트에 인가된다. 가산기(614)의 다른 입력 포트는 15비트로 연장되어 신호 P6에 대해 적당한 시간으로 래치(619)에 의해 지연된 신호 S5를 수신하도록 접속된다.

신호 S5와 P6는 가산기(614)에 의해 가산되어 신호 S6을 만든다. 상기 신호 S6은 -[48×(256-ZR)-HPOS]과 동일한 [HPOS+48×(ZR-256)]의 값을 갖는다. 대괄호 내의 곱은 제2도에서 비교기(218)에 인가된 것과 같은 제한 신호(limiting signal)이다. 신호 S6은 15비트는 15개의 2입력 NAND게이트(615)의 각각의 제1입력 단자에 인가된다. 신호 S6의 MSB의 반전된 형태는 게이트(615) 각각의 제2입력 단자에 인가된다. 만약 MSB가 논리 0(정극성 S6)인 경우, 각각의 15비트가 반전되어, NAND 게이트(615)에 의해 제공된 신호 S7은 신호 S6의 보수인 1로 나타난다. 그러나 신호 S6의 MSB가 논리 1(부극성 S6)인 경우, NAND 게이트(615)는 모두 디스에이블되며, 15개의 1(1은 0의 보수)을 갖는 출력값을 제공한다.

신호 S7은 동기 래치(619)를 통해 가산기(619)의 한 입력 포트에 인가된다. 가산기(616)의 다른 입력 포트는 동기 래치(620)를 통해 신호 S5를 수신하도록 접속된다. 가산기(616)는 논리 1값을 수신하도록 접속된 캐리-인(carry-in) 입력단자 CI를 갖는다. 상기 구성에서, 가산기(616)는, 래치(619)에 의해 제공된 1보수 값이 래치(620)에 의해 제공된 2의 보수의 정극성 값에 가산되는 2의 보수의 부극성 값으로 변환시킨다.

상기 연산은 신호 S5로부터 신호 S6를 감산한다. 만약 S6가 부극성 또는 0인 경우, 신호 HPOS는 유효 범위 내에 있으며 0 값은 가산기(616)에 의해 HPOS로부터 감산된다. S6가 정극성인 경우, 값은 신호 HPOS가 상한을 초과하는 크기이다. 상기 값은 상기 상한 내에 있는 신호 HPOS를 발생하기 위해 가산기(616)에 의해 감산된다. 그러나, 상기 신호HPOS는 0의 하한보다 더 작을수도 있다. HPOS는 14개 AND 게이트(617)의 뱅크(bank)에 의해 하한(즉, 0보다 크거나 같은)내로 제한된다. 게이트(617)의 제1입력단자는 가산기(616)에 의해 제공된 신호의 14개 LSB를 수신하기 위해 결합된다. AND 게이트(617)의 각각의 제2입력 단자는 가산기(616)에 의해 제공된 신호의 MAB(즉, 부호 비트)의 반전된 형태를 수신한다. 가산기(616)에 의해 제공된 신호가 부극성일 때, AND 게이트(617)는 디스에이블되며, 0값을 제공한다. 그렇지 않은 경우, 게이트(617)는 제1입력 단자에 인가된 값을 전달한다.

AND 게이트(617)에 의해 제공된 출력 신호는 동기 래치(618)를 통해 전달되어 신호 HPOS'를 발생한다. 상기 신호는 제1도에 도시된 줌 회로에 제공되는 수평 위치 신호이다.

마찬가지 보정이 신호 VPOS에 응용된다. 신호 S4(즉, 신호(ZR-256))는 디지털 값 소스(630a)로부터 4개의 논리 0값인 LSB의 연결에 의해 16이 곱해진다. 상기 곱, 즉 신호 P7은 동기 래치(630)에 인가된다. 사용자 요청 수직 중심 값 VPOS가 동기 래치(641)가 인가된다. 래치(641)의 12비트 출력 신호는 13번째 최상위 비트 위치에서 논리 0를 연결하여 13비트로 연장된다. 신호 VPOS의 13비트 형태는 S10으로 표시되어 있다. 신호 VPOS의 상기 13비트 형태로 S10으로 표시되어 있다. 상기 신호 S10은 가산기(632)에 의해, 래치(630)에 의해 제공된 신호에 가산된다.

가산기(632)의 출력 신호 S11 은 수학식[VPOS+16×(ZR-256)]으로 표시된 값이다. 만약 S11 이 정극성인 경우, 그 값은 신호 VPOS의 상한에서 에러를 나타낸다. 만약 S11이 부극성이거나 또는 0인 경우 에러가 없다. 따라서, 신호 S11은 13개 NAND 게이트(633)의 뱅크에 의해, 0 또는 정극성으로 제한되어 가산기(635)에 의해 신호 VPOS로부터 감산된다. 상기 가산기(635)는 상술된 가산기(616)와 같은 방법으로 구성된다. 가산기(635)에 의해 제공된 출력 신호 S13은 상한내로 제한되는 VPOS 신호이다. 상기 신호 VPOS는 12개의 AND게이트(636)에 의해 하한(즉, 0보다 큰)내로 제한된다. AND 게이트(636)에 의해 제공된 출력 신호는 완전히 제한된 VPOS'를 제공하는 동기 래치(637)에 인가된다. 상기 신호는 제1도에 도시된 줌 시스템에 인가된 수직 위치 신호이다.

제6도에 도시된 회로에 의해 제공된 신호 HPOS'와 VPOS는 완전히 활성 비디오 영역 내에 있는 확대된 영상을 발생하도록 제한된다.

제7 내지 제10도는 본 발명의 제3실시예를 도시한다. 상시 시스템에서 수평 및 수직 중심 위치는 시청자 제어부(23)를 사용하여 증가 변화가 요청될 때, 수평 및 수직 중심 위치가 조정된다. 수평 및 수직 중심 위치는 8비트값으로 기억 조정된다. 이들 값은 제1도에 도시된 줌 시스템에 인가된 각각 14 및 12비트의 개시 픽셀 위치로 변환된다. 상기 방법을 이용하여, HPOS의 값은 소스 영상의 세픽셀의 증가로 조정되며, VPOS의 값은 상기 소스 영상의 한 주사 라인의 증가로 조정된다. 마이크로 프로세서(712)는 줌 비율 싱호 ZR을 증가 또는 감소시켜서 확대 비율을 조정한다. 확대 비율은 1대 1과 5대 1 사이의 범위로 제한된다. 상기 신호 ZR이 조정된 때, 수평 및 수직 중심 위치는 블랭킹 간격의 표시를 방지하기 위해 이들 신호의 또 다른 조정이 바람직한 경우를 결정하기 위해 다시 측정될수 있다.

마이크로 프로세서(712)를 제어하는 프로그램의 어셈블리어 리스트가 본 명세서의 부록으로 포함되어 있다. 상기 프로그램은 히다찌사에 의해 제작된 HD63B01Y0 마이크로 프로세서를 위한 어셈블리어로 작성되어 있다.

제7도에서 시청자 제어 버튼(51, 52, 55, 56, 58, 59)은 인터페이스 회로(710)에 접속된다. 하나 이상의 버튼을 누르면, 상기 회로는 이를 마이크로 프로세서(712)를 위한 일련의 명령으로 변환시킨다. 본 발명의 실시예에서, 작동자 제어부(23)는 원격 제어 송신기이며, 인터페이스(710)는 원격 제어 전송기에 내장되어 적외선 신호 순차를 발생하며, 텔레비전 수상기에 내장되어 있는 회로는 상기 신호를 마이크로 프로세서(712)를 위한 명령으로 변환시킨다.

상기 마이크로 프로세서(712)는 제1도에 도시된 줌 시스템에 적용하기 위한 신호 ZR, HPOS 및 VPOS를 발생하기 위한 증가 명령을 변환시킨다. 상기 신호 ZR, HPOS 및 VPOS는 이들이 계산될 때 각 래치(714, 716, 718)에서 마이크로 프로세서에 의해 기억된다.

제8도는 신호 ZR, HPOS 및 VPOS를 발생하기 위해 마이크로 프로세서(712)에 의해 실행되는 주 프로그램의 예이다. 제8도에서, 명령은 단계(810)에서 인터페이스(710)로부터 수신된다. 단계(812)는 상기 명령이 신호 ZR를 조정할 것인가를 결정한다. 만약 조정한다면, 단계(818)에서 줌 루틴을 호출한다. 만약 상기 명령이 줌 조정을 하지 않는다면, 단계(812)에서, 명령이 수평 중심 위치 조정인 경우 단계(820)에서 수평 위치 루틴을 호출하는, 단계(814)로 제어가 진행된다. 만약 명령이 줌 변화도 아니고 수평 위치 변화 단계도 아닌 경우, 제어는 명령이 수직 중심 조정인 경우를 결정하는 단계(816)로 전달된다. 이 경우, 명령(816)은 단계(822)에서 수직 위치 루틴을 호출한다. 명령이 수직 중심 조정 명령이 아닌 경우, 제어는 단계(810)로 진행되어 다음 명령을 대기한다. 단계(818, 820, 822)에서 호출된 루틴이 다시 주 프로그램으로 돌아가도록 제어되는 경우, 단계(810)는 다음 명령 대기를 위해 실행된다.

제9도는 수평 위치 루틴의 실시예의 흐름도이다. 상기 루틴은 주 프로그램으로부터 명령을 수신하는 단계(900)에서 시작한다. 단계(910)는 증가 명령 또는 감소 명령인 경우를 결정하기 위해 수신된 명령어의 형태를 검사한다. 만약 증가 명령인 경우, 8비트 수평 중심 위치 변수 HC에 1의 값을 더하는 단계(912)가 실행된다. 만약 명령이 감소 명령인 경우, 변수 HC로부터 1의 값을 감산하는 단계(914)가 실행된다. 상기 단계(912, 914)는 모두 단계(916)로 제어가 진행된다.

상기 단계(916)는 변수 HC에 의해 유지된 값이 ZR/2 크기보다 작은 가를 결정한다. 작다면, 상기 확대된 영상의 좌측은 수평 블랭킹 간격 부분을 포함할 수 있다. 이를 방지하기 위해, ZR/2의 값을 변수 HC에 할당하는 단계(918)가 진행된다. 다음 단계(92)는 변수 HC에서 유지되는 값이 256-ZR/2보다 큰 가를 결정한다. 큰 경우, 영상의 우측은 수평 블랭킹 간격 부분을 포함할수 있다. 이를 방지하기 위해, 값 256-ZR/2을 변수 HC에 할당하는 단계(922)가 실행된다.

다음 단계(924)는 HC에 유지된 값에 64를 곱하고 변수 HC1에 결과를 기억시킨다. 상기 동작은 8비트 HC값을 등가의 14비트 값으로 변환시킨다. 단계(924)는 값 HC1로부터 수평 개시 위치값을 발생하며, 발생된 값은 변수 HPOS로 기억한다. 상기 변환을 위한 알고리즘은 상술된 수학식(4)에서 주어진다. 단계(926)에서 값 HPOS는 마이크로 프로세서(712)에 의해 래치(716)에 인가된다. 상기 루틴의 최종 단계(928)는 상기 수평 위치 루틴을 호출한 프로그램으로 제어가 진행된다.

수평 위치 루틴은, 변수 VC, VC1 및 VPOS가 변수 HC, HC1 및 HPOS를 대신하며, 단계(924)가 64대신 VC에 16을 곱하고, VC1에 유지된 값은 VPOS로 기억된 값으로 변환시키기 위해 수학식(4) 대신에 수학식(5)이 사용되는 것을 제외하고는 제9도에 도시된 수평 위치 루틴과 같다.

제10도는 본 발명의 상기 실시예에 적합한 줌 루틴의 흐름도이다. 인터페이스(710)로부터 명령을 받아들이는 줌 루틴은 단계(1000)에서 시작한다. 단계(1010)는 신호 ZR가 증가되어야 하거나(확대 비율을 감소시키기 위해) 또는 감소되어야 하는(확대 비율의 증가를 위해) 명령이 요청되는 경우를 결정한다. 만약 ZR이 증가되어야 하는 경우, 단계(1012)가 실행되며, 그렇지 않은 경우, 단계(1014)가 실행된다. 상기 루틴에서 다음 단계(1016)는 변수 ZR에 유지된 값이 51보다 작은가를 결정한다. 상기 값은 본 발명의 상기 실시예를 위해 임의로 설정된 최대값인 확대 비율 5대 1에 대응한다. 만약 ZR이 51보다 작은 경우, 단계(1018)에서 ZR을 51로 설정한다. 단계(1020)는 변수 ZR에 유지된 증가된 값이 256보다 큰 가를 결정한다. 이 값은 최소 확대 비율인 1대 1에 대응한다. 단계(1022)는 ZR에서 유지된 값을 256으로 제한한다. ZR에 유지된 값이 갱신된 후, 단계(1024)에서 수평 위치 루틴이 호출되고, 단계(1026)에서 수직 위치 루틴이 호출되어 새로운 ZR의 값을 이용하여 HC와 VC의 현재값을 재계산한다. HC와 VC에 대해 이들 재계산된 값은 영상 블랭킹 간격이 확대된 영상의 부분으로서 표시되지 않도록 한다. 단계(1028)는 ZR의 계산된 값인 HPOS와 VPOS를 래지스터(714, 716, 718)에 기록하며, 단계(1030)는 제어를 주 프로그램으로 복귀시킨다.

본 발명은 세 실시예로 설명하였지만, 첨부된 특허청구 범위의 정신과 관점을 벗어나지 않는 수정이 가능함은 당연하다.

Claims (5)

1. 소스 영상의 활성 비디오 부분의 일부분을 나타내는 확대된 영상을 발생하는 수단과, 확대될 소스 영상 부분을 선택하는 수단을 포함하는 비디오 신호처리 장치로서, 적어도 제1좌표 방향으로 상기 선택된 부분의 중심 점을 설정하는 제1시청자 제어 수단(51, 52, 55, 56)과, 상기 선택된 부분을 스케일링(scaling)하기 위한 확대 비율을 조정하여 상기 확대된 영상을 발생하는 제2시청자 제어 수단(58, 59)과, 조정된 확대 비율에 응답하여 한계 값을 발생하는 수단과, 상기 한계 값에 응답하여 상기 확대 비율의 조정에 따라 상기 중심 점의 위치를 조정함으로써 소스 영상 부분의 표시를 상기 활성 비디오 부분 외부로 벗어나지 않게 하는 수단(218, 223, 241 내지 248)을 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
2. 제1항에 있어서, 상기 확대된 부분이 선택된 상기 영상을 기억하는 메모리 수단과, 개시 어드레스에 응답하여, 상기 메모리 수단으로부터 확대될 상기 기억된 영상 부분을 판독하기 위해 메모리 어드레스를 제공하는 메모리 어드레스 수단과, 수평 개시 어드레스를 발생하는 수단으로서, 사용자 제어에 응답하여 확대 비율을 나타내는 제1값을 발생하는 제1수단과, 사용자 제어에 응답하여 상기 선택된 부분의 중심 좌표를 나타내는 제2값을 발생하는 제2수단과, 상기 제1 및 제2값에 응답하여 조정된 중심 좌표에 대응하는 제3값을 발생하는 수단과, 상기 제3값에 응답하여 상기 수평 개시 어드레스에 대응하는 제4값을 발생하는 수단과, 상기 제1값에 응답하여 발생된 확대 비율로 사용될 수 있는 최대 수평 어드레스를 나타내는 수평 한계값을 발생하는 수단과, 상기 제4값이 상기 수평 한계 값을 초과할 때, 상기 수평 한계값 및 상기 제4 값에 응답하여 상기 제4값을 감소시키는 수단을 포함하는, 상기 수평 개시 어드레스 발생 수단을 더 포함하는 것을 특징으로 하는 비디도 신호 처리 장치.
3. 제2항에 있어서, 상기 제2수단은, 상기 사용자 제어에 응답하여 계수값을 증가시키거나 감소시키고, 다른 신호에 응답하여 상기 계수값을 감소시키는 수단을 포함하고, 상기 제4값을 감소시키는 수단은, 상기 제4값이 상기 수평 한계값을 초과할 때, 상기 제4값 및 상기 수평 한계값에 응답하여 상기 다른 신호를 발생하는 비교 수단을 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
4. 제2항에 있어서, 상기 제4값을 감소시키는 수단은 상기 제2 및 제3값을 조정하는 수단을 포함하는 것을 특징으로 하는 비디오 신호 처리 장치.
5. 제2항에 있어서, 상기 제4값을 감소시키는 수단은, 상기 제1값과 소정의 상수 사이의 차이를 발생하는 수단과, 상기 차이와 제2의 소정의 상수와의 곱을 발생하는 수단과, 상기 곱과 상기 제4값을 결합(combining)하여 결합된 값을 형성하는 수단과, 상기 제4값으로부터 상기 곱을 감산하여 다른 차이를 발생하는 수단과, 상기 다른 차이가 제1의 소정 극성을 가지면, 상기 수평 개시 어드레스로 0을 제공하고, 상기 다른 차이가 상기 제1의 소정 극성과 반대 극성을 가지면, 상기 다른 차이를 제공하는 수단을 포함하는 것을 특징으로 하는 비디오 신호 처리장치.

Images