KR0172463B1 - 모스트랜지스터 및 그 제조방법 - Google Patents
모스트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR0172463B1 KR0172463B1 KR1019940035427A KR19940035427A KR0172463B1 KR 0172463 B1 KR0172463 B1 KR 0172463B1 KR 1019940035427 A KR1019940035427 A KR 1019940035427A KR 19940035427 A KR19940035427 A KR 19940035427A KR 0172463 B1 KR0172463 B1 KR 0172463B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- semiconductor substrate
- insulating layer
- mos transistor
- impurity diffusion
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 6
- 239000002784 hot electron Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자중 트랜지스터에 관한 것으로, 유효 채널 길이를 증대시키기 위해 채널이 형성되는 영역의 상기 반도체기판에 트랜치가 형성되되, 측면이 소정 각도를 이루면서 경사지게 형성되는 것을 특징으로 한다.
Description
제1도는 종래기술에 따른 LDD구조 트랜지스터의 단면도.
제2도는 본 발명의 일실시예에 따른 트랜지스터의 구조를 나타내는 단면도.
제3a도 내지 제3d도는 본 발명의 일실시예에 따른 트랜지스터 제조공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
22, 32 : 게이트산화층 23, 33 : 게이트전극
24, 26, 34, 36 : 소스/드레인 25 : 스페이서절연층
본 발명은 반도체소자중 모스트랜지스터에 관한 것으로, 특히 유효 채널 길이를 증대시키는 트랜지스터 구조 및 그 제조방법에 관한 것이다.
현재 가장 널리 사용되는 모스트랜지스터 구조는 저도핑드레인(Lightly Doped Drain ;이하 LDD라 칭함) 구조를 채용한 것이다.
제1도에 도시된 바와 같은 LDD 구조를 채용한 트랜지스터는 1㎛의 디자인 룰을 갖는 서브마이크론급 반도체소자 제조시 종래 구조의 단점을 개선하기 위해 제안된 방법이다. 즉, 서브마이크론으로 갈수록 트랜지스터는 단채널효과(short channel effect) 증가, 항복전압(breakdown voltage) 감소, 열전자주입(hot carrier injection) 증가 등의 특성을 갖게 되는데, 제1도와 같이 LDD 및 스페이서절연층(5)을 채용함으로써 유효채 길이(effective channel length)의 증대 효과를 가져와 단채널효과를 감소시키고, 소스/드레인에 인가되는 전압을 LDD층에서 어느정도 전압강하시켜 최대전기장(maximum electric field)을 감소시킴과 아울러 채널방향으로의 공핍영역의 길이(depletion length)를 줄임으로 해서 항복전압 증가, 열전자주입 감소 등의 개선을 볼 수 있다. 제1도에서 미설명부호 1은 반도체기판, 2는 게이트산화층, 3은 게이트전극, 4 및 6은 각각 저농도 및 고농도의 소스/드레인영역, 5는 스페이서절연층을 각각 나타낸다.
그러나, 상기 LDD 구조의 모스트랜지스터로 0.5㎛ 이하의 디자인룰을 갖는 서브마이크론급 소자에서는 더이상 개선효과가 없고 단채널효과, 항복전압 감소, 열전자주입 등의 단점이 그대로 나타난다.
상기 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 고집적소자의 유효 채널길이 증대를 위한 모스트랜지스터 및 그 제조방법을 제공하는데 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 모스트랜지스터는, 기판 방향으로 깊어질수록 그 폭이 좁아지는 측면 경사를 갖는 트렌치가 형성된 반도체기판; 상기 트렌치 표면에 게이트절연막을 개재하여 형성된 게이트전도막; 상기 게이트전도막 측벽에 형성된 스페이서절연층; 상기 스페이서절연층 하부의 상기 반도체기판 표면 하부에 형성된 저농도불순물확산영역; 및 상기 게이트전도막과 상기 스페이서절연층에 의해 오픈된 상기 반도체기판의 표면 하부에 형성된 고농도불순물확산영역을 포함하여 이루어진다. 바람직하게는 상기 트렌치는 20° 내지 40°의 각도로 측면이 경사져 있으며, 상기 트렌치는 완만한 곡선의 타원형으로 형성될 수 있다.
또한, 본 발명의 모스트랜지스터 제조방법은, 반도체기판 상에 게이트영역이 오픈된 마스크패턴을 형성하고 상기 반도체기판을 식각하여, 기판 방향으로 깊어질수록 그 폭이 좁아지는 측면 경사를 갖는 트렌치를 형성하는 단계; 상기 마스크패턴을 제거하고, 상기 트렌치 표면 상에 게이트절연막을 개재한 게이트전도막을 패터닝하는 단계; 저농도불순물확산영역 형성을 위한 이온주입을 실시하는 단계; 상기 패터닝된 게이트 전도막 측벽에 스페이서절연층을 형성하는 단계; 및 고농도불순물확산영역 형성을 위한 이온주입을 실시하는 단계를 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
제2도는 본 발명에 따른 모스트랜지스터의 구조를 나타내는 단면도로, 도면부호 21은 반도체기판, 22는 게이트산화층, 23은 게이트전극, 24는 저농도불순물확산영역, 26은 고농도불순물확산영역, 25는 스페이서절연층을 각각 나타낸다.
제2도를 참조하면, 본 발명에 따른 모스트랜지스터는 채널길이의 연장을 위해 채널이 형성되는 영역의 반도체기판(21)에 경사진 트렌치가 형성되는바, 이 경사진 트렌치는 기판 내부로 깊어질수록 그 폭이 좁아지도록 측면이 소정각도를 이루면서 경사진다. 경사진 트렌치 표면 상부에 게이트산화막(22)를 개재한 게이트전극(23)이 형성된다. 게이트전극(23) 측벽에는 스페이서절연층(25)이 형성되고 이 스페이서절연층(25) 하부의 반도체기판(21) 표면 하부에 소오스/드레인을 이루는 저농도불순물확산영역(24)이 형성된다. 게이트전극(23) 및 스페이서절연층(25)으로 덮히지 않은 반도체기판(21)의 표면 하부에는 고농도불순물확산영역(26)이 형성된다. 저농도불순물확산영역(24) 및 고농도불순물확산영역(26)이 함께 트랜지스터의 소오스/드레인을 이룬다.
제2도와 같은 구조를 갖는 모스트랜지스터의 특징적 작용효과는 다음과 같다.
첫째, 게이트전극(23) 하부의 채널이 경사진 기판을 따라 형성되므로, 종래방법과 동일한 크기의 트랜지스터에서, 즉 제한된 면적에서 유효채널의 길이가 증가하는 효과가 있으므로 단채널효과 감소 및 항복전압 증가의 장점이 있다. 트렌치의 경사각이 30°로 조절될 경우 채널길이는 측면으로 15.6%가량 증가된다.
둘째, 임계전압(VT) 조절 등의 기판 농도는 표면 근처에서 높고 기핑가 깊어질수록 낮아져 공핍층이 형성되는데, 경사진 트렌치를 적용할 경우 농도가 높은 영역이 증가되는 효과가 있으므로 채널방향으로의 공핍영역 형성이 줄어들고, 소스/드레인에 인가되는 전압에 대한 전압강하효과가 증가하므로 항복전압이 증가된다. 또한, 고전계(high electric field)에 의해 게이트산화막에 핫캐리어(열전자)가 주입됨으로써 게이트산화막이 열화되는 문제점을 방지하는 장점이 있다.
세째, 경사진 트렌치를 적용할 경우 종래기술과 동일한 크기의 트랜지스터 형성시 소자의 수평축소(lateral shrink)를 가능게하여 집적도를 증가시킬 수 있다.
제3a도 내지 제3d도는 제2도의 트랜지스터를 구현하기 위한 본 발명의 일실시예적인 방법을 나타내는 공정단면도이다.
먼저, 제3a도에 도시된 바와 같이, 실리콘기판(31)에 웰(38)을 형성한 다음, 포토리소그래피 공정을 통해 감광막패턴(37)을 형성하여 게이트전극 형성영역의 상기 웰상부를 노출시킨다.
이어서, 제3b도에서 상기 노출된 웰 영역을 NH4OH, H2O2, H2O의 혼합 케미컬로 식각하여 트렌치를 형성하되, 트렌치의 측면 경사각이 수평방향에 대해 30° 정도가 되도록 그리고 하부로 갈수록 그 폭이 좁아지도록 형성한다. 이때, 상기 트렌치는 완만한 곡선의 타원형으로 형성될 수도 있다.
다음으로, 제3c도에서 상기 트렌치 상부에 게이트산화층(34), 게이트폴리실리콘층(35)을 형성한다.
끝으로, 이온주입에 의한 저농도불순물확산영역(34) 형성, 스페이서절연층(35) 형성 및 고농도불순물확산영역(36)의 형성을 통해 소스/드레인(34, 36)을 완성한다.
본 실시예에서는 CMOS 공정을 위해 웰을 형성되는 것을 예로써 제시하였으나, 이 웰이 본 발명의 필수구성요소가 아님을 유의하여야 한다.
본 발명은 모스트랜지스터의 유효채널 길이를 증가시킴으로써 단채널효과, 항복전압 감소, 열전자주입 등의 문제점을 해결할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Claims (5)
- 모스트랜지스터에 있어서, 기판 방향으로 깊어질수록 그 폭이 좁아지는 측면 경사를 갖는 트렌치가 형성된 반도체기판; 상기 트렌치 표면에 게이트절연막을 개재하여 형성된 게이트전도막; 상기 게이트전도막 측벽에 형성된 스페이서절연층; 상기 스페이서절연층 하부의 상기 반도체기판 표면 하부에 형성된 저농도불순물확산영역; 및 상기 게이트전도막과 상기 스페이서절연층에 의해 오픈된 상기 반도체기판의 표면 하부에 형성된 고농도불순물확산영역을 포함하여 이루어진 모스트랜지스터.
- 제1항에 있어서, 상기 트렌치는 20°내지 40°의 각도로 측면이 경사진 것을 특징으로 하는 모스트랜지스터.
- 제1항 또는 제2항에 있어서, 상기 트렌치는 완만한 곡선의 타원형을 형성된 것을 특징으로 하는 모스트랜지스터.
- 모스트랜지스터 제조방법에 있어서, 반도체기판 게이트영역이 오픈된 마스크패턴을 형성하고 상기 반도체기판을 식각하여, 기판 방향으로 깊어질수록 그 폭이 좁아지는 측면 경사를 갖는 트렌치를 형성하는 단계; 상기 마스크패턴을 제거하고, 상기 트렌치 표면 상에 게이트절연막을 개재한 게이트전도막을 패터닝하는 단계; 저농도불순물확산영역 형성을 위한 이온주입을 실시하는 단계; 상기 패터닝된 게이트전도막 측벽에 스페이서절연층을 형성하는 단계; 및 고농도불순물확산영역 형성을 위한 이온주입을 실시하는 단계를 포함하여 이루어진 모스트랜지스터 제조방법.
- 제4항에 있어서, 상기 트렌치는 NH4OH, H2O2, H2O의 혼합 케미컬로 식각하여 형성하는 것을 특징으로 하는 모스트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035427A KR0172463B1 (ko) | 1994-12-20 | 1994-12-20 | 모스트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940035427A KR0172463B1 (ko) | 1994-12-20 | 1994-12-20 | 모스트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026765A KR960026765A (ko) | 1996-07-22 |
| KR0172463B1 true KR0172463B1 (ko) | 1999-02-01 |
Family
ID=19402520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940035427A KR0172463B1 (ko) | 1994-12-20 | 1994-12-20 | 모스트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172463B1 (ko) |
-
1994
- 1994-12-20 KR KR1019940035427A patent/KR0172463B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026765A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3049492B2 (ja) | Ｍｏｓｆｅｔ及びその製造方法 | |
| US5132238A (en) | Method of manufacturing semiconductor device utilizing an accumulation layer | |
| US6300207B1 (en) | Depleted sidewall-poly LDD transistor | |
| KR100752194B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100464534B1 (ko) | 반도체소자의 트랜지스터 및 그 형성방법 | |
| KR0150105B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JP3360064B2 (ja) | 半導体素子の製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| KR900008153B1 (ko) | 고신뢰성 반도체 장치와 그 제조 방법 | |
| US5610424A (en) | Metal oxide semiconductor field effect transistor | |
| JPH10144922A (ja) | 電界効果トランジスタ（ｆｅｔ）および半導体電界効果トランジスタを形成する方法 | |
| KR0172463B1 (ko) | 모스트랜지스터 및 그 제조방법 | |
| KR960014720B1 (ko) | 폴리 사이드 구조를 갖는 게이트 전극 형성 방법 | |
| KR100467812B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100408728B1 (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR940010926B1 (ko) | Mos트랜지스터 반도체 장치 및 그의 제조방법 | |
| KR19990075634A (ko) | 반도체장치의 트렌지스터 제조방법 | |
| KR100935249B1 (ko) | 고전압 소자 및 그의 제조 방법 | |
| KR100504546B1 (ko) | 반도체 소자의 제조방법 | |
| KR100505623B1 (ko) | Ｌｄｄ 구조의 모스 트랜지스터 및 그 제조방법 | |
| KR100273688B1 (ko) | 모스펫및그제조방법 | |
| KR100260488B1 (ko) | 전계 효과 트랜지스터 제조방법 | |
| KR20050047659A (ko) | 리세스 채널 모오스 트렌지스터의 제조 방법 | |
| KR0125299B1 (ko) | 트랜지스터 형성방법 | |
| KR100365091B1 (ko) | 모스 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |