KR0172429B1 - 저전압 및 고전압용 모오스 트랜지스터의 제조공정 - Google Patents

저전압 및 고전압용 모오스 트랜지스터의 제조공정 Download PDF

Info

Publication number
KR0172429B1
KR0172429B1 KR1019950023996A KR19950023996A KR0172429B1 KR 0172429 B1 KR0172429 B1 KR 0172429B1 KR 1019950023996 A KR1019950023996 A KR 1019950023996A KR 19950023996 A KR19950023996 A KR 19950023996A KR 0172429 B1 KR0172429 B1 KR 0172429B1
Authority
KR
South Korea
Prior art keywords
high voltage
oxide film
transistor
substrate
voltage transistor
Prior art date
Application number
KR1019950023996A
Other languages
English (en)
Other versions
KR970013111A (ko
Inventor
박영혜
윤승범
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950023996A priority Critical patent/KR0172429B1/ko
Publication of KR970013111A publication Critical patent/KR970013111A/ko
Application granted granted Critical
Publication of KR0172429B1 publication Critical patent/KR0172429B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야; 공정 마진을 향상시키기 위한 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제; 추가의 마스크의 설치단게가 필요하지 않는 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정을 제곰함에 있다.
3. 공정 마진을 향상시키기 위한 반도체 메모리 장치의 저전압 및 고전압용 모트랜지스터의 제조공정에 있어서, 고전압용 트랜지스터가 형성될 기판과 저전압용 트랜지스터가 형성될 기판상에 필드산화막과 패드산화막을 형성한 후 상기 고전압용 트랜지스터의 소오스 및 드레인영역을 형성하는 제1공정과, 상기 고전압용 트랜지스터의 게이트산화막을 형성하기 위하여 상기 패드산화막의 일부를 열성장시킨 후 그 외의 상기 패드산화막을 식각하는 제2공정과, 상기 고전압용 트랜지스터가 형성될 기판과 상기 저전압용 트랜지스터가 형성될 기판상에 각기 게이트산화막의 두께를 달리 형성하고, 이온주입아여 전압특성치를 동시에 조절하는 제3공정과, 상기 제3공정을 통한 기판 전면에 게이트를 형성하기 위한 폴리실리콘을 증착하는 것을 요지로 한다.
4. 발명의 중요한 용도; 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정에 이용된다.

Description

저전압 및 고전압용 모오스 트랜지스터의 제조공정
제1도는 종래의 저전압 및 고전압용 모오스 트랜지스터의 제조공정을 순차적으로 보인 도면.
제2도는 본 발명에 따른 저전압 및 고전압용 모오스 트랜지스터의 제조공정을 순차적으로 보인 도면.
본 발명은 반도체 메모리 장치에 있어서, 저전압 및 고전압용 모오스 트랜지스터 제조공정에 관한 것으로, 특히 공정 마진을 향상시키기 위한 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정에 관한 것이다.
일반적으로, 고고전압 및 저전압을 병용하여 사용하기 위한 실리콘 게이트를 사용하는 모오스 트랜지스터의 제조공정이 연구되어지고 있다.
모오스 트랜지스터의 제조공정에서는 약 20V이상의 고전압 및 약 5V이하의 저전압 병용제품을 제조하기 위하여 필수적인 공정이 실시되고 있다.
제1도는 종래의 저전압 및 고전압용 모오스 트랜지스터의 제조공정을 순차적으로 도시한다.
제1a도는 고전압용 트랜지스터가 형성될 기판(200)과 저전압용 트랜지스터가 형성될 기판(100)상에 약 300-4000옹그스트롱(Å)의 필드산화막(10)과 패드산화막(40,30)을 한꺼번에 형성한 후, 상기 패드산화막(40)을 통하여 보론등의 피형 이온을 주입함에 의해 상기 고전압용 트랜지스터의 소오스 및 드레인영역(20)을 형성하는 제1공정이다.
제1b도는, 기판(200)상에 상기 고전압용 트랜지스터의 게이트산화막(40)을 완전히 형성하기 위하여 상기 패드산화막(40)의 일부를 열상시킨후 그 외의 패드산화막(40)을 식각하는 제2공정이다.
제1c도는, 제2공정을 통한 기판에 전면(blanket) 이온주입하여 저전압용 트랜지스터(100)의 전압특성치(VT)를 조절하기 위한 제3공정이다.
제1d도는, 마스트(70)을 상기 저전압용 트랜지스터(100)의 상부에 설치하고 상기 고전압용 트랜지스터(200)상에 전압특성치를 조절하기 위한 이온주입(80)을 하는 제4공정이다.
제1e도는 마스크(90)을 상기 고전압용 트랜지스터(200)의 상부에 설치하고 상기 저전압용 트랜지스터(100)상에 전압특성치를 조절하기 위한 이온주입(110)을 하는 제5공정이다.
제1f도는 제5공정을 통한 기판 전면에 게이트를 형성하기 위한 폴리실리콘(120)을 증착하는 제6공정이다.'
상기한 바와 같이 종래에는 저전압용 트랜지스터(100) 및 고전압용 트랜지스터(200)의 전기적 특성치를 조절하기 위하여 추가의 제4, 5공정의 마스크(70, 90)의 설치단계가 필요함을 알 수 있다.
따라서, 본 발명의 목적은 추가의 마스크(70, 90)의 설치단계가 필요하지 않는 반도체 메모리 장치의의 저전압 및 고전압용 모오스 트랜지스터의 제조공정을 제공함에 있다.
본 발명의 다른 목적은 공정 마진을 향상시키기 위한 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정을 제공함에 있다.
상기한 바와같은 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 공정 마진을 향상시키기 위한 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정에 있어서. 고전압용 트랜지스터가 형성될 기판과 저전압용 트랜지스터가 형성될 기판상에 필드산화막과 패드산화막을 형성한 후 상기 고전압용 트랜지스터의 소오스 및 드레인영역을 형성하는 제1공정과, 상기 고전압용 트랜지스터의 게이트산화막을 형성하기 위하여 상기 패드산화막의 일부를 열성장시킨 후 그 외의 상기 패드산화막을 식각하는 제2공정과, 상기 고전압용 트랜지스터가 형성될 기판과 상기 저전압용 트랜지스터가 형성될 기판상에 각기 게이트산화막의 두께를 달리 형성하고, 이온주입하여 전압특성치를 동시에 조절하는 제3공정과, 상기 제3공정을 통한 기판 전면에 게이트를 형성하기 위한 폴리실리콘을 증착하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제2도는 본 발명에 따흔 저전압 및 고전압용 모오스 트랜지스터의 제조공정을 순차적으로 도시한다.
제2도를 참조하면, 제2a도는 고전압용 트랜지스터가 형성될 기판(200)과 저전압용 트랜지스터가 형성될 기판(100)상에 필드산화막(10)과 패드산화막(40,30)을 형성한 후, 상기 패드산화막(400을 통하여 상기 고전압용 트랜지스터의 소오스 및 드레인영역(20)을 형성하는 제1공정이다.
제2b도는 기판(200)상에 상기 고전압용 트랜지스터의 게이트산화막(40)을 완전히 형성하기 위하여 상기 패드산화막(40)의 일부를 열성장시킨 후 그 외의 패드산화막(40)을 식각하는 제2공정이다.
제2c도는, 상기 고전압용 트랜지스터가 형성될 기판(200)과 저전압용 트랜지스터가 형성될 기판(100)상에 게이트산화막(40)을 형성하고 이온주입하여 전압특성치를 종래와는 달리 동시에 조절하는 제3공정이다. 이때, 전압특성치를 동시에 조절하기 위하여 상기 이온이 통과할 산화막인(40a)의 두께를 수백 옹그스트롱으로 하여, 종전보다 약 20%로 줄여서 고전압용에 맞는 특성치를 얻을 수 있다.
제2d도는 제3공정을 통한 기판 전면에 게이트를 형성하기 위한 폴리실리콘(120)을 증착하는 제4공정이다.
상기한 바와같은 본 발명에 따르면, 추가의 마스크(70, 90)의 설치단계가 필요하지 않으며, 공정 마진을 향상할 수 있는 효과가 있다.

Claims (1)

  1. 공정 마진을 향상시키기 위한 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정에 있어서; 고전압용 트랜지스터가 형성될 기판과 저전압용 트랜지스터가 형성될 기판상에 필드산화막과 패드산화막을 형성한 후 상기 고전압용 트랜지스터의 소오스 및 드레인영역을 형성하는 제1공정과; 상기 고전압용 트랜지스터의 게이트산화막을 형성하기 위하여 상기 패드산화막을 일부를 열성장시킨후 그 외의 상기 패드산화막을 식각하는 제2공정과; 상기 고전압용 트랜지스터가 형성될 기판과 상기 저전압용 트랜지스터가 형성될 기판상에 각기 게이트산화막의 두께를 달리 형성하고, 이온주입하여 전압특성치를 동시에 조절하는 제3공정과; 상기 제3공정을 통한 길판 전면에 게이트를 형성하기 위한 폴리실리콘을 증착하고 식각하는 제4공정으로 이루어지는 것을 특징으로 하는 반도체 메모리 장치의 저전압 및 고전압용 모오스 트랜지스터의 제조공정.
KR1019950023996A 1995-08-03 1995-08-03 저전압 및 고전압용 모오스 트랜지스터의 제조공정 KR0172429B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950023996A KR0172429B1 (ko) 1995-08-03 1995-08-03 저전압 및 고전압용 모오스 트랜지스터의 제조공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023996A KR0172429B1 (ko) 1995-08-03 1995-08-03 저전압 및 고전압용 모오스 트랜지스터의 제조공정

Publications (2)

Publication Number Publication Date
KR970013111A KR970013111A (ko) 1997-03-29
KR0172429B1 true KR0172429B1 (ko) 1999-03-30

Family

ID=19422791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023996A KR0172429B1 (ko) 1995-08-03 1995-08-03 저전압 및 고전압용 모오스 트랜지스터의 제조공정

Country Status (1)

Country Link
KR (1) KR0172429B1 (ko)

Also Published As

Publication number Publication date
KR970013111A (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US4997777A (en) Manufacturing process for an integrated circuit comprising double gate components
JPH088362B2 (ja) 高速シリコン・オン・絶縁体半導体集積回路装置の製造方法
KR0166850B1 (ko) 트랜지스터 제조방법
US4075754A (en) Self aligned gate for di-CMOS
JP4846167B2 (ja) 半導体装置の製造方法
US5266508A (en) Process for manufacturing semiconductor device
KR0172429B1 (ko) 저전압 및 고전압용 모오스 트랜지스터의 제조공정
US5972768A (en) Method of manufacturing semiconductor device having low contact resistance
JP3257317B2 (ja) 半導体装置の製造方法
US5963839A (en) Reduction of polysilicon contact resistance by nitrogen implantation
KR100206957B1 (ko) 고전압 반도체소자 및 그 제조방법
JPH06350040A (ja) トランジスタの製造方法
JPH05152328A (ja) 薄膜トランジスタの製造方法
KR100324927B1 (ko) 저도핑드레인구조의박막트랜지스터제조방법
JPH04263468A (ja) 半導体装置の製造方法
KR100487504B1 (ko) 서로 다른 게이트 스페이서 형성 방법
KR100934828B1 (ko) 반도체 소자의 모스펫 형성방법
JP2759153B2 (ja) 薄膜ｅ▲上２▼ｐｒｏｍおよびその製造方法
KR960000228B1 (ko) 포토 레지스트를 이용한 엘디디(ldd) 구조 형성 공정
KR100242378B1 (ko) 전계효과 트랜지스터의 게이트 제조방법
KR0156120B1 (ko) 박막트랜지스터 제조방법
JPH01191473A (ja) 半導体装置の製造方法
KR0121184B1 (ko) Mos 소자 제조방법
KR100197532B1 (ko) 에스램 박막 트랜지스터 제조 방법
KR970013121A (ko) 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee