KR0166625B1 - 강유전체막의 에칭방법 - Google Patents

강유전체막의 에칭방법 Download PDF

Info

Publication number
KR0166625B1
KR0166625B1 KR1019950005027A KR19950005027A KR0166625B1 KR 0166625 B1 KR0166625 B1 KR 0166625B1 KR 1019950005027 A KR1019950005027 A KR 1019950005027A KR 19950005027 A KR19950005027 A KR 19950005027A KR 0166625 B1 KR0166625 B1 KR 0166625B1
Authority
KR
South Korea
Prior art keywords
etching
gas
film
ferroelectric film
flow rate
Prior art date
Application number
KR1019950005027A
Other languages
English (en)
Other versions
KR960005829A (ko
Inventor
세이이찌 요코야마
야스유키 이토
시게오 오니시
준 쿠도
게이조 사키야마
히또시 우라시마
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR960005829A publication Critical patent/KR960005829A/ko
Application granted granted Critical
Publication of KR0166625B1 publication Critical patent/KR0166625B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 의한 납을 함유하는 화합물로 이루어지는 강유전체막의 에칭방법은, 기판상에 절연막, 금속막 및 강유전체막을 순차 형성하는 공정; 상기 강유전체막상에 내에칭막을 형성한 다음, 패터닝하는 공정; 및 상기 패터닝된 내에칭막을 에칭마스크로 하여, 에칭가스로서 불활성가스와 할로겐가스 또는 할로겐화물가스를 함유하는 혼합가스를 사용하여 상기 강유전체막을 에칭하는 공정을 포함한다.

Description

강유전체막의 에칭방법
제1a도 내지 1d도는 각각 본 발명의 실시예 1에 의한 강유전체막의 에칭방법을 보인 단면도이다.
제2도는 본 발명의 실시예 1내지 3에 사용된 ECR(전자사이클로트론 공명)플라즈마 에칭장치의 개요도이다.
제3도는 염소가스의 첨가량과 에칭마스크의 에칭율간의 관계를 보인 그래프이다.
제4도는 RF출력과 에칭율간의 관계를 보인 그래프이다.
제5도는 RF출력과 선택성간의 관계를 보인 그래프이다.
제6a도 내지 6e도는 각각 본 발명의 실시예 2에 의한 강유전체막의 에칭방법을 보인 단면도이다.
제7a도 내지 7e도는 각각 본 발명의 실시예 3에 의한 강유전체막의 에칭방법을 보인 단면도이다.
제8도는 에칭가스 총유량에 대한 C12가스의 유량비와 단면 프로파일각(패턴사이즈 시프트)간의 관계를 보인 도면이다.
제9도는 에칭가스 총유량에 대한 C12가스의 유량비와 에칭율간의 관계를 보인 그래프이다.
제10도는 에칭가스 총유량에 대한 CH4가스의 유량비와 선택성간의 관계를 보인 그래프이다.
제11도는 에칭가스 총유량에 대한 CH4가스의 유량비와 측벽 퇴적막의 두께간은 관계를 보인 그래프이다.
제12도는 종래 에칭방법의 문제점을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : NSG막
3 : Ti막 4 : TiN막
5 : Ti막 6 : Pt막
7a, 7b : PZT막
본 발명은 강유전체막의 에칭방법에 관한 것으로, 특히 납을 함유한 강유전체막의 에칭방법에 관한 것이다.
최근, 자발분극을 갖는 강유전체막을 캐패시터에 사용한 강유전체 불휘발성 메모리 디바이스가 활발히 개발되고 있다. 이와 같은 강유전체막은 휘발성 메모리용 캐피시터, 광변조용소자, 압전소자, 초전형 적외선 센서등에도 사용된다. 상기 강유전제막을 형성하는 재료들의 예를 들면, PZT(PbZrxTi1-xO3, 티탄산지르콘산납), PbTiO3(티탄산납), BaTiO3(티탄산 바륨), PLZT(PbxLa1-xZryTi1-yO3, 티탄산지르콘산란탄납)등의 산화물등이 있다. 그 중에서도 PZT가 현재 불휘발성메모리 재료로서 가장 유망시되어, 정력적인 연구가 행해지고 있다.
강유전체막을 강유전체 불휘발성 메모리 디바이스에 응용한 경우에는, 메모리의 집적도가 대단히 높기 때문에, 대단히 미세한 강유전체막의 가공이 요구된다.
종래, 이와 같은 미세가공은, 여러 조유의 에칭에 의해 행해졌다. 예컨대, PZT막과 같은 강유전체막의 에칭에는, 웨트에칭(S. Trolier, et.al.,Proc.Sixth IEEE Int. Symp. on Appl. of Ferroelectrics, Bethlehem, PA. (1986) p.107), C2F6를 사용한 이온 밀링(S. Lee, et.al., Optical Engineering 25(1986) p.250), CCl2F2를 사용한 드라이에칭(Dilip P, et al., J. Electochem. Soc., Vol. 140. No. 9(1993)p. 2635), HC1/CF4를 사용한 드라이 에칭(M. R. Poor, et.al., Mat. Res. Soc. Symp. Proc. Vol. 200 (1992) p.211), 및 CC14를 사용한 드라이에칭(K. Saito. et.al., Jpn, Appl. Phys. Vol.31 (1992) p.L1260)등이 행해지고 있다.
그러나, 상기 종래의 에칭기술은 다음과 같은 문제들이 있다. 우선, 웨트에칭에서는 불량한 제어성으로 인해 미세가공이 곤란하다. 불활성가스(예컨대, 아르곤)를 사용한 이온 밀링에서는, 에칭율이 낮고, 에칭후 에칭된 물질의 재부착에 의한 오염, 또는 에칭된 물질이 강유전체막의 나머지 부분의 측벽에 재부착하여 생기는 패턴 사이즈 시프트등의 문제가 있다. 이와 같은 에칭된 물질의 재부착을 방지하기 위해, 강유전체막에 수직으로 입사하는 이온의 양을 적게 하여 에칭 후 강유전체막의 나머지 부분의 측벽에 테이퍼를 형성하는 시도가 행해져 왔다. 이 경우에는 테이퍼된 측벽에 의해 강유전체막으로 이루어진 메모리들의 각 선폭의 정확한 제어가 불가능한 문제가 있다. 이와 같은 종래 미세가공의 한계를 극복하는 수단으로, 드라이에칭 기술이 연구되고 있다. 그러나, 불소함유가스나 염화물가스를 사용한 드라이 에칭에 있어서도 단점이 있다. 예컨대, 강유전체막의 재료로 PZT나 PLZT를 사용한 경우에는 에칭가스와 PZT 또는 PLZT의 반응에 의해 생성된 할로겐납의 증기압이 낮다; 이에 따라, PZT 또는 PLZT으로 이루어진 강유전체막의 에칭율이 낮게 된다. 또한, 에칭후 강유전체막의 나머지 부분의 측벽에 상기 생성된 불휘발성 할로겐납이 퇴적하여, 그 때문에 패턴 사이즈 시프트가 일어나는 문제가 있다.
제12도는 종래 기술의 문제점을 설명하는 도면이다. 도면에서, 부호 21은 실리콘기판, 22는 NSG막, 23은 Ti막, 24는 TiN막, 25는 Pt/Ti막, 26은 Pt막, 27은 PZT막, 28은 퇴적물을 나타내고 있다. 제 12도로 부터 명백한 바와 같이, 예컨대, 아르곤 가스에 의한 이온밀링, 혹은 SF6만을 사용한 드라이 에칭을 행한 경우에는, 에칭후 PZT막(27)의 나머지 부분의 측벽에 불휘발성의 퇴적물(28)이 부착하기 때문에, 패턴 사이즈 시프트가 발생한다. 이에 따라 강유전체막의 소망의 미세가공을 수행하는 것이 곤란하다.
이상과 같이, 종래 강유전체막의 미세가공법은 각각 문제점을 갖고 있다.
본 발명의 납을 함유하는 화합물로 이루어지는 강유전체막의 에칭방법은, 기판상에 절연막, 금속막 및 강유전체막을 순차 형성하는 공정 ; 상기 강유전체막상에 내에칭막을 형성한 다음, 패터닝하는 공정 ; 및 상기 패터닝된 내에칭막을 에칭마스크로 하여, 에칭가스로서 불활성가스와 할로겐가스 또는 할로겐화물가스를 함유하는 혼합가스를 사용하여 상기 강유전체막을 에칭하는 공정을 포함한다.
본 발명의 1실시예에 있어서, 상기 혼합가스의 총유량에 대한 상기 할로겐가스 또는 상기 할로겐화물가스의 유량비율은 50%이하이다.
본 발명의 다른 실시예에 있어서, 상기 에칭시의 기판온도는 100℃ 내지 400℃의 범위에 있다.
본 발명의 다른 실시예에 있어서, 상기 할로겐가스 또는 할로겐화물가스는 염소 가스 또는 염화물가스이다.
본 발명의 다른 실시예에 있어서, 상기 내에칭막은 실리콘산화막이다.
본 발명의 다른 실시예에 있어서, 상기 혼합가스는 탄화수소가스를 더 함유한다.
본 발명의 다른 실시예에 있어서, 상기 탄화수소가스는 CH4이다.
또한, 본 발명의 납을 함유하는 화합물로 이루어지는 강유전체막의 에칭방법은, 기판상에 절연막, 금속막 및 강유전체막을 순차형성하는 공정 ; 상기 강유전체막상에 내에칭막을 형성한 다음, 패터닝하는 공정 ; 및 상기 패터닝된 내에칭막을 에칭마스크로 하여, 불활성가스, 할로겐계의 제1가스, 및 탄소와 수소를 함유하는 할로겐계의 제2가스를 포함하는 혼합가스를 에칭가스로 사용하여 상기 강유전체막을 에칭하는 공정 ; 및 에칭된 상기 강유전체막의 측벽에 형성된 측벽 퇴적막을 수용액에 의한 웨트처리로 제거하는 공정을 포함한다.
본 발명의 1 실시예에 있어서, 상기 에칭시의 기판온도는 50℃ 내지 150℃의 범위에 있다.
본 발명의 다른 실시예에 있어서, 상기 에칭막은 레지스트이다.
본 발명의 다른 실시예에 있어서, 상기 혼합가스의 총유량에 대한 상기 불활성 가스의 유량비율은 50%미만이다.
본 발명의 다른 실시예에 있어서, 상기 혼합가스를 사용하는 상기 에칭시의 진공도는 1mTorr 내지 10 mTorr의 범위이다.
본 발명의 다른 실시예에 있어서, 상기 불활성가스는 Ar가스이고, 상기 할로겐계의 제1가스는 CF4가스 또는 SF6가스이며, 상기 할로겐계의 제2가스는 CHF3가스이다.
본 발명의 다른 실시예에 있어서, 상기 제1및 제2할로겐계가스의 총유량에 대한 상기 할로겐계의 제2가스의 유량비율은 70%미만이다.
본 발명의 다른 실시예에 있어서, 상기 웨트처리에 사용되는 수용액은 H2O이다.
본 발명의 다른 실시예에 있어서, 상기 웨트처리에 사용되는 수용액의 온도는 25℃내지 100℃의 범위에 있다.
따라서, 본 발명은, (1)패턴 사이즈 시프트가 발생하지 않는 고정도의 강유전 체막의 미세가공을 제공하고, (2)고에칭율로 고정도의 강유전체막의 미세가공을 제공하며, (3)간략화된 공정에 의한 고정도의 강유전체막의 미세가공을 제공하고, (4)통상적인 레지스트막을 사용한 고정도의 강유전체막의 미세가공을 제공하는 이점들중 적어도 하나를 가능케 한다.
이하, 첨부 도면을 참조하여 본 발명의 예시적인 실시예를 설명한다.
본 발명의 실시예 1 내지 3에 따른 강유전체의 에칭방법은, 예컨대 제2도에 보인 바와 같은 ECR 플라즈마 에칭장치와 같이, 저압력하에서 고밀도 플라즈마(예컨대, HWP(헬리콘파 플라즈마), ICP(유도결합 플라즈마)를 발생시키도록 한 장치를 사용하여 실시할 수 있다. 제2도에서, ECR 플라즈마 에칭장치는, 고주파 전원(10), 솔레노이드코일(11), 전극(13), 가스도입구(14,15)를 구비한다. 웨이퍼(12)가 전극(13)상에 배치된다. ECR 플라즈마는 마이크로파(16) 및 솔레노이드코일(11)에 의한 자장에 의해 발생한다.
[실시예 1]
본 실시예의 강유전체막의 에칭방법을 제1A내지 1D도를 참조하여 설명한다.
제1a도를 참조하면, 본 실시예의 강유전체막의 에칭방법의 제1공정은 이하와 같다.
실리콘기판(1)상에 화학기상생성법(Chemical Vapor Deposition : CVD)에 의해, 절연막인 NSG막(2)을 막두께 약 300nm로 형성한다. 다음, NSG막(2)위에 스퍼터법을 사용하여 Ti막(3)을 막두께 약 200nm로 형성하며, 스퍼터는 아르곤의 유량 85 SCCM, RF출력 3kw, 압력 2.5 mTorr의 조건에서 행했다. 이어서, 배리어층으로, 스퍼터법을 사용하여 Ti막(3)상에 TiN막(4)을 막두께 약 200nm로 형성하며, 스퍼터는 아르곤의 유량 58 SCCM, 질소의 유량 76 SCCM, RF출력 5kw, 압력 4mToor의 조건에서 행했다.
이 Ti막(3)은, NSG막(2)과 TiN막(4)간의 밀착성을 향상시킨다. 이어서, 스퍼터법을 사용하여 TiN막(4)위에 Ti막(3)을 막두께 20nm로 형성하며, 스퍼터는 아르곤의 유량 85 SCCM, RF출력 3kw, 압력 2.5mTorr의 조건에서 행했다. 이어서, 하부전극으로, Pt막(6)을 스퍼터법에 의해 막두께 100nm로 Ti막(5)상에 형성하며, 스퍼터는 아르곤의 유량 120 SCCM, RF출력 2kw, 압력 4 mTorr의 조건에서 행했다. 상기 Ti막(5)은 TiN막(4)과 Pt막(6)간의 밀착성을 향상시킨다. 다음, PZT막(7a)을 PZT의 프리커서의 졸-겔용액을 코팅하여 Pt막(6)상에 형성하고, 400℃에서 1시간 동안 Pt막(6)상에 코팅된 졸-겔용액을 가소성한다. PZT이외에, PLZT, PNZT(PbxNb1-xZryTi1-yO3, 티탄산지르콘산 니오븀납), 및 PbTiO3(티탄산납)또는 PbZrO3와 같은 납함유 화합물로 이루어진 막이 사용될수 있다.
제1b도를 참조하면, 본 실시예의 강유전체막의 에칭방법의 제2공정은 이하와 같다.
PZT막(7a)의 본소성으로, 급속열처리(Rapid Thermal Anneal : RTA)를 행했다. RTA는 600℃, 30초의 조건에서 행하여 PZT막(7b)을 얻었다. 본소성후의 PZT막(7b)의 막두께는 약 250nm였다. 이 때, Pt막(6)과 TiN(4)사이에 Pt와 Ti가 공정(共晶)하여, Pt/Ti막(8)이 형성된다. 또한, 하부전극으로서의 Pt막(6)의 상태는 그레인(grain)의 집합체로 된다.
제 1c도에 보인, 본 실시예의 강유전체막의 에칭방법의 제3공정은 이하와 같다.
PZT막(7b)상에 내에칭막으로, 스핀 온 글라스(SOG)막(9)을 스핀코터에 의해 막 두께 1μm로 성막한 다음, 소성했다. 이 SOG막(9)을 에칭마스크로 사용하기 위해서는 성막시에 SOG막(9)과 PZT막의 반응을 억제해야 한다. 이를 위해, 기판온도는 100℃ 내지 400℃의 범위를 유지하는 것이 바람직하다. TEM해석에 따르면, 본 실시예의 SOG막(8)을 에칭마스크로 사용하는 경우에는, 에칭시의 성막온도가 약 350℃까지 상승하여도 SOG막(9)과 PZT막(7b)간의 계면반응은 일어나지 않으며, NSG막을 에칭마스크로 사용하는 경우에는, 에칭시의 성막온도가 약 400℃까지 상승하여도 SOG막(9)과 PZT막(7b)간의 계면반응은 일어나지 않는다. 내에칭막의 다른 예로서는 NSG와 같은 산화물마스크를 포함한다.
다음, 에칭마스크를 얻기위해 SOG막(9)을 레지스트를 사용한 포토리소그라피에 의해 0.8μm내지 2.5μm의 사이즈를 갖는 장방형으로 패터닝했다. SOG막(9)의 에칭조건은 마이크로파 플라즈마 에칭장치를 사용하여 CF4유량 50 SCCM, 마이크로파 출력 200 mA, RF출력 40W, 압력 5mTorr하에서 행했다. 그 후, 애싱(ashing)공정에 의해 레지스트를 박리시켰다.
제1d도에 보인, 본 실시예의 강유전체막의 에칭방법의 제4공정은 이하와 같다.
제2도에 보인 바와 같이 ECR 플라즈마 에칭장치를 사용하여, 에칭마스크로서, Ar을 유량 63 SCCm, Cl2를 유량 27 SCCM의 혼합물을 도입하고, 압력 1.4 mTorr, 마이크로파 출력을 1000W, RF출력을 100W, 기판온도를 300℃로 하여, PZT막(7b)의 에칭을 행했다. 끝으로, 에칭마스크로 남아있던 SOG막(8)을 마이크로파 플라즈마 에칭장치를 사용한 에칭에 의해 제거했다. 에칭조건은 CF4의 유량을 50 SCCM, 마이크로파 출력을 200mA, RF출력을 40W, 압력을 5mTorr로 했다.
PZT막(7b)의 에칭시의 기판온도는 100℃ 내지 400℃의 범위가 바람직하다. 기판온도가 100℃미만에서는 납의 할로겐화물이 휘발하지 않기 때문에, PZT막(7b)의 에칭이 충분히 행해지지 않는다. 기판온도가 400℃를 초과하면, SOG로 형성되는 에칭마스크(9)와 PZT막(7b)의 계면에서 원하지 않는 반응이 일어날 염려가 있다. 또한, 강유전체특성이 변화할 염려가 있다.
또한, 기판온도가 150℃이하의 경우에는, 에칭마스크로 레지스트를 사용할 수 있다. 그러나, 이 경우에는 레지스트의 에칭을 방지할 수 없어 이 경우에 약간의 패턴사이즈 시프트가 일어난다.
상기 에칭시의 진공도는 ECR에서 안정한 플라즈마를 얻기 위해 1내지 100mTorr의 범위가 좋고, 1내지 3 mTorr의 범위가 더욱 좋다.
제3도에 보인 바와 같이, Ar가스와 Cl2가스의 총유량에 대한 Cl2가스의 유량비가 0 내지 50%의 범위에서는 Cl2가스의 첨가량이 증가함에 따라 에칭율이 증가하나, 일단 C12가스의 첨가량이 50%를 넘으면 에칭율은 Cl2가스의 첨가량에 관계없이 거의 일정하게 유지된다. 따라서, 에칭율이 향상시키기 위해 Cl2가스의 유량비를 50%이하의 범위에서 증가시키는 것이 바람직하다. 에칭 선택성을 고려하면, 상기 에칭시에 있어서의 에칭가스의 총유량에 대한 할로겐(Cl2)가스의 유량비는 1%이상 50%이하가 바람직하며, 더욱 바람직한 것은 20%이상 40%이하이다. 본 실시예에서는, 상기 유량비를 30%로 했다. 유량비가 50%를 초과하면, PZT막(7b)과 SOG막(8)의 선택성이 불충분하다. 할로겐가스로서는 다른 할로겐가스보다도 휘발하기 쉬운 Cl2가스 또는 염화물가스를 사용하는 것이 좋다. 본 실시예에서는 C12가스를 사용했으나, CC14나 CHCl3와 같은 염화물가스도 사용할 수 있다.
이와 같이, 불활성가스와 할로겐가스 또는 할로겐화물가스와의 혼합가스를 사용하여 에칭을 행함으로써, PZT막과 같은 강유전체막에 함유되는 납과 산소와의 결합력을 불활성가스의 스퍼터링작용에 의해 약화시켜 할로겐가스 또는 할로겐화물가스에 의한 납의 할로겐화가 촉진된다. 또한, 에칭시의 분위기를 고온으로 함으로써 납의 할로겐화물을 휘발시켜 강유전체막이 에칭된다.
제4도에 보인 바와 같이 RF출력을 크게 하면, PZT막, Pt막 및 SOG막의 에칭율은 크게되나, 그 사이의 에칭선택성은 전반적으로 저하한다. 또한, 본 실시예의 조건에서는 RF출력 및 선택성은, 제5도와 같이, PZT막과 Pt막과의 선택성이 RF출력이 낮을때 현저히 크게 되는 관계를 갖는다. 따라서, 상기 에칭시에 있어서의 RF출력은 100내지 200W가 좋고, 선택성을 고려하면 100내지 150W가 더욱 좋다. 그 이유는 에칭후의 Pt막(6)의 표면형상이 충분한 균일성을 갖기 위해서는 PZT와 Pt와의 선택성이 1보다 크게 하는 것이 중요하기 때문이다.
종래의 불소가스를 사용하는 드라에칭에 의하며, PZT막의 막 두께가 3000Å이고 테이퍼각이 45°인 경우에 패턴 사이즈 시프트는 0.3μm이다. 본 실시예에 있어서 패턴 사이즈 시프트는 0.05μm이하로 억제될 수 있다.
Ar을 사용하는 종래의 이온 밀링에 의하면, 압력 1.4mTorr, 마이크로파출력 1000w, RF출력 200w이고, 기판온도가 200℃내지 300℃의 범위의 조건하에, 에칭율은 300Å/min이다. 본 실시예에 있어서는 Ar의 유량이 63 SCCM, Cl2의 유량이 27 SCCM인 혼합가스를 사용한 경우에 520Å/min이었다.
이상과 같이, 본 실시예에 의하면, 높은 에칭율로 패턴 사이즈 시프트를 일으키지 않거나 또는 패턴 사이즈 시프트를 최소한도로 억제하는 조건하에 고정도로 납을 함유하는 화합물로 이루어지는 강유전체막의 미세가공을 가능케 한다.
[실시예 2]
본 실시예는 레지스트를 사용하여도 패턴 사이즈 시프트를 일으키지 않는 경우이다. 이하, 제6a 내지 제6e도를 참조하여 본 실시예의 강유전체막의 에칭법을 설명한다.
제6a도를 참조하면, 본 실시예의 강유전체막의 에칭방법의 제1공정은 이하와 같다.
실리콘기판(31)상에 Chemical Vapor Deposition (CVD)에 의해, 절연층인 NSG막(32)을 막두께 약 300nm로 형성한 다음, NSG막(32)위에 스퍼터법을 사용하여 Ti막(33)을 막두께 약 20nm로 형성했다. 스퍼터는 아르곤의 유량 85 SCCM, RF출력 3kw, 압력 2.5 mTorr의 조건에서 행했다. 이어서, 배리어층으로, 스퍼터법을 사용하여 TiN막(34)을 막두께 약 200nm로 Ti막(33)상에 형성했다. 스퍼터는 아르곤의 유량 58 SCCM, 질소의 유량 76 SCCM, RF출력 5kw, 압력 4mTorr의 조건에서 행했다. 이 Ti막(33)은, NSG막(32)과 TiN막(34)과의 밀착성을 향상시킨다. 이어서, 스퍼터법을 사용하여 Ti막(35)을 막두께 20nm로 TiN막(34)상에 형성했다. 스퍼터는 아르곤의 유량 85 SCCM, RF출력 3kw, 압력 2.5mTorr의 조건에서 행했다.
이어서, 하부전극으로, Pt막(36)을 스퍼터법에 의해 막두께 100nm로 형성했다.
스퍼터는 아르곤의 유량 120 SCCM, RF출력 2kw, 압력 4mTorr의 조건에서 행했다. 상기 Ti막(35)은 TiN막(34)과 Pt막(36)간의 밀착성을 향상시킨다. 다음, 강유전체 막인 PZT막(37a)을 졸-겔법을 사용하여 Pt막(36)상에 형성한다. 졸-겔법에 의한 성막은 PZT의 졸-겔액을 스핀코터로 Pt막(36)상에 도포하고, 400℃에서 1시간 가소성함으로써 행했다.
제6b도를 참조하면, 본 실시예의 강유전체막의 에칭방법의 제2공정은 이하와 같다.
PZT막(37a)의 본소성으로, 급속열처리(Repid Thermal Anneal : RTA)를 행했다. RTA는 660℃, 30초의 조건에서 행하여 PZT막(37b)을 얻었다. 본소성후의 PZT막(37b)의 막두께는 250nm였다. 상기 본소성에 의해, Pt막(36)과 TiN막(34)의 사이에 Pt와 Ti가 공정(共晶)하여, Pt/Ti막(38)이 형성된다.
제6c도에 보인, 본 실시예의 강유전체막의 에칭방법의 제3공정은 이하와 같다.
PZT막(37b)상에 레지스트막(39)을 막두께 2μm로 성막하고, 포토리스그라피에 의해 0.8 내지 2.5μm의 사이즈를 갖는 장방형으로 패터닝하여 에칭마스크를 얻었다.
제6d도에 보인, 본 실시예의 강유전체막의 에칭방법의 제4공정은 이하와 같다.
제2도에 보인 바와 같이 ECR 플라즈마 에칭장치를 사용하여 PZT막(37b)의 에칭을 행했으며, 에칭가스로서, Ar:CF4(할로겐계 제1가스):CHF3(할로겐계 제2가스)를 1:1:2로하는 혼합가스 또는, Ar:SF6(할로겐계 제1가스):CHF3(할로겐계 제2가스)를 1:1:2로 하는 혼합가스를 유입하였고, 압력을 1.4 mTorr, 마이크로파 출력을 1000W, RF출력을 100W, 그리고 기판온도를 50℃로 한다. 이 에칭에 의해 PZT막(37b)의 측벽에 측벽퇴적막(45)이 형성된다.
상기 할로겐계 제1가스의 예로서는 CF4, SF6및 C3H3등을 포함한다. 상기 할로겐계 제2가스의 예로서는 CHF3, CH2F2를 포함한다.
상기 PZT막(37b)의 에칭시의 진공도는 ECR에서 안정한 플라즈마를 얻기위해, 1내지 100 mTorr의 범위가 바람직하고, 높은 이방성의 PZT막(37b)의 에칭을 행하기 위해서는 진공도가 높은 것이 보다 바람직하다. 따라서, 본 실시예에 있어서는 진공도를 1.4 mTorr로 한다.
상기 에칭시에 있어서, 에칭가스의 총유량에 대한 불활성가스의 유량비는 1% 내지 50%이하가 바람직하고, 25%이상 35%이하가 보다 바람직하다. 유량비가 50%를 초과하면, PZT와 레지스트간의 에칭 선택성이 불충분하여 PZT막(37b)이 적절히 에칭되지 않는다. 또한, 상기 에칭시에 있어서, 상기 할로겐계 제1및 제2가스의 총유량에 대한 상기 할로겐계 제2가스의 유량비는 70%미만이 바람직하고, 50%미만이 보다 바람직하다. 이와 같이 에칭가스의 총유량에 대한 불활성가스의 유량비 및 할로겐계 제1및 제2가스의 유량에 대한 할로겐계 제2가스의 유량비를 소정의 비율로 제어함으로써, PZT와 레지스트간의 에칭 선택성을 현저히 향상시켜 패턴 사이즈 시프트를 크게 억제할 수 있다. 예컨대, 에칭가스로 Ar만 사용된 경우에는 PZT와 레지스트간의 에칭 선택성이 0.5이고; 1:1의 비율로 Ar과 CF4를 함유하는 혼합가스가 에칭가스로 사용되는 경우에, PZT와 레지스트간의 에칭 선택성은 2.4이며; 1:1:2의 비율로 Ar, CF4및 CHF3를 함유하는 혼합가스가 에칭가스로 사용되는 경우에, PZT와 레지스트간의 에칭 선택성은 6.6이다.
본 실시예의 강유전체막의 에칭방법의 최후 공정을 제6E도를 참조하여 이하에 설명한다.
온수에 의한 웨트처리에 의해 측벽퇴적막(40)을 제거하고, 이어서 애싱에 의해 레지스트막(39)을 제거한다.
상기 웨트처리에 있어서는 25℃의 온수에서는 10분이상, 100℃의 온수에서는 5분이상에서 상기 측벽퇴적막(40)이 제거될수 있다. 상기 웨트처리에 온수를 사용하므로써 다른 처리액을 사용하는 경우와 같은 가격상승이 억제될수 있고 처리액에 의한 강유전체막의 손상도 방지될 수 있다.
이와 같이, 불활성가스, 할로겐계 제1가스 및 할로겐계 제2가스로 이루어지는 혼합가스를 사용하여 에칭을 행함으로써 PZT막과 같은 강유전체막에 포함되는 납과 산소와의 결합력을 불활성가스의 스퍼터링작용에 의해 약화시켜, 할로겐계 제1가스 및 및 할로겐계 제2가스에 의한 납의 할로겐화가 촉진된다. 측벽에 부착된 납의 할로겐화물은 온수로 처리하여 제거될 수 있다. 또한, 할로겐가스로서 할로겐계 제1가스 및 할로겐계 제2가스의 혼합가스를 사용함으로써 레지스트와 강유전체막과의 선택성을 향상시켜 사이즈 패턴 시프트를 억제할 수 있다.
이상과 같이, 본 실시예에 의하면, 낮은 기판온도에 있어서도 PZT막이 에칭될 수 있다; 따라서, 일반적인 레지스트막의 사용이 가능하며, 이 레지스트막은 애싱에 의해 제거되므로 에칭공정이 간략화된다.
또한, 본 발명에 있어서는 측벽퇴적막이 에칭될 강유전체막의 측벽에 형성되기 때문에, 강유전체막에 대한 에칭재료의 제부착이 방지될 수 있다. 따라서, 패턴 사이즈 시프트를 야기시키지 않고 고정도로 강유전체막의 미세가공이 행해질수 있다.
종래의 Ar에 의한 이온밀링에 의하면, 에칭율은, 압력 1.4 mTorr, 마이크로파 출력 1000W, RF출력 200W, 및 기판온도 200℃ 내지 300℃ 범위의 조건하에 300Å/min이다. 본 실시예에 의하면, Ar:CF4:CHF3가 1:1:2인 경우에는 550Å/min까지 향상되었다. Ar:SF6:CHF3가 1:1:2인 혼합가스를 사용한 경우에는 에칭율이 900내지 1000Å/min까지 향상되었다. 이에 따라, 특정의 가스를 사용함으로서 에칭율이 향상될 수 있다.
본 실시예에 있어서는, 고에칭율로 패턴 사이즈 시프트를 일으키지 않고 고정도로 납을 함유하는 화합물로 이루어지는 강유전체막의 미세가공을 행할 수 있다.
[실시예 3]
본 실시예는 에칭가스에 탄화수소가스를 함유시키는 경우를 나타낸다.
본 실시예의 강유전체막의 에칭방법은 제7a내지 7e도를 참조하여 설명한다.
제7a도를 참조하면, 본 실시예의 강유전체막의 에칭방법의 제1공정은 이하와 같다. 실리콘기판(41)상에 Chemical Vapor Deposition (CVD)에 의해, 절연막인 NSG막(42)을 막두께 약 300nm로 형성하고, NSG막(42)위에 스퍼터법을 사용하여 Ti막(43)을 막두께 약 20nm로 형성했다. 스퍼터는 아르곤의 유량 85 SCCM, RF출력 3kw, 압력 2.5 mTorr의 조건에서 행했다. 이어서, 배리어층으로, 스퍼터법을 사용하여 TiN막(44)을 막두께 약 200nm로 형성했다. 스퍼터는 아르곤의 유량 58 SCCM, 질소의 유량 76 SCCM, RF출력 5kw, 압력 4mTorr의 조건에서 행했다. 이 Ti막(43)은, NSG막(42)과 TiN막(44)과의 밀착성을 향상시킨다. 이어서, 스퍼터법을 사용하여 Ti막(45)을 막두께 20nm로 TiN막(44)상에 형성하며, 스퍼터는 아르곤의 유량 85 SCCM, RF출력 3kw, 압력 2.5 mTorr의 조건에서 행했다. 이어서, 하부전극으로, Pt막(46)을 스퍼터법에 의해 막두께 100nm로 Ti막(45)상에 형성하며, 스퍼터는 아르곤의 유량 120 SCCM, RF출력 2kw, 압력 4 mTorr의 조건에서 행했다. 상기 Ti막(45)은 TiN막(44)과 Pt막(46)의 밀착성을 향상시킨다. 다음, 강유전체막인 PZT막(47a)을 졸-겔법을 사용하여 Pt막(46)상에 형성한다. 상기 PZT막(47a)은 스핀코터를 사용하여 Pt막(46)상에 PZT의 프리커서의 졸-겔액을 코팅하고, 상기 Pt막(46)상에 코팅된 졸-겔액을 400℃에서 1시간 가소성함으로써 형성했다.
제7b도를 참조하면, 본 실시예의 강유전체막의 에칭방법의 제2공정은 이하와 같다.
PZT막(47a)의 본소성으로, 급속열처리(Rapid Thermal Anneal : RTA)를 행했다. RTA는 600℃, 30초의 조건에서 행했다. 본소성후의 PZT막(47b)의 막두께는 270nm였다. 이 때, Pt막(46)과 TiN막(44)의 사이에 Pt와 Ti 공정(共晶)하여, Pt/Ti막(48)이 형성된다.
제7c도에 보인, 본 실시예의 강유전체막의 에칭방법의 제3공정은 이하와 같다.
PZT막(47b)상에 레지스트막(49)을 막두께 2㎛로 성막하고, 포토리소그라피에 의해 0.8 내지 2.5μm의 사이즈를 갖는 장방형으로 패터닝하여 에칭 마스크를 얻었다.
제7d도에 보인, 본 실시예의 강유전체막의 에칭방법의 제4공정은 이하와 같다.
제2도에 보인 바와 같이 ECR 플라즈마 에칭장치를 사용하여, 에칭가스로서 Ar을 유량 59.5 SCCM, Cl2를 유량 25.5 SCCM, 및 CH4를 5 SCCM의 혼합가스를 도입하여, 압력 1.4 mTorr, 마이크로파 출력 1000W, 및 솔레노이드 코일의 전류 20A의 조건하에 PZT막(47b)의 에칭을 행했다. 이 에칭 결과, PZT막(47b)의 측벽에 측벽퇴적막(50)이 형성된다.
상기 에칭시의 기판온도는 150℃이하가 바람직하며, 기판온도가 150℃를 초과하면 레지스트가 연화하여 변형하기 때문에 고정도의 미세가공이 곤란하다.
상기 에칭시의 진공도는 ECR에서 안정한 플라즈마를 얻기위해, PZT막(47b)의 에칭시의 진공도는 0.5 내지 10 mTorr의 의 범위가 바람직하고, 1내지 3mTorr의 범위가 더욱 바람직하다.
상기 에칭시의 에칭가스의 총유량은 진공도를 안정적으로 유지시키기 위해 40내지 90 SCCM이 바람직하다.
제8도는 에칭가스 총유량에 대한 Cl2가스의 유량비와 단면 프로파일각(패턴 사이즈 시프트)의 관계를 나타낸다. 여기에서, 단면 프로파일각이란 강유전체막의 단면의 저각(底角)을 말한다. 이 단면 프로파일각이 적을수록(즉, 예각), 패턴 사이즈 시프트가 크게 된다. 제8도로 부터 명백한 바와 같이, 유량비가 50%를 초과하면, 패턴 사이즈 시프트가 커진다. 제9도는 에칭가스 총유량에 대한 Cl2가스의 유량비와 에칭률간의 관계를 나타내는 그래프이다. 제9도로 부터 명백한 바와 같이, 유량비가 50%이하의 범위에서는 Cl2유량비가 50%이하의 범위에서는 Cl2유량비가 적을수록 에칭율이 저하한다. 따라서, 상기 에칭시의 에칭가스의 총유량에 대한 Cl2가스의 유량비는 10 내지 50%가 바람직하다.
제10도는 에칭가스 총유량에 대한 CH4가스의 유량비와 선택성간의 관계를 나타내는 그래프이다. 제11도는 에칭가스 총유량에 대한 CH4가스의 유량비와 측벽퇴적막의 두께와의 관계를 나타내는 그래프이다. 제10도로 부터 명백한 바와 같이, CH4유량비가 10%를 초과하면, 선택성은 현저히 향상된다. 그러나, 제11도로 부터 명백한 바와 같이, CH4유량비가 10%를 초과하면, 측벽퇴적막의 두께가 크게 된다; 그 결과 패턴 사이즈 시프트가 커진다. 따라서, 패턴 사이즈 시프트와 선택성의 밸런스를 고려하면, 상기 PZT막(47b)의 에칭시 에칭가스의 총유량에 대한 CH4가스의 유량비는 2내지 10%가 바람직하다.
본 실시예의 강유전체막의 에칭방법의 최후공정으로, 제7e도를 참조하여 설명한다.
상온의 순수(純水)에 의한 웨트처리에 의해 측벽퇴적막(50)을 제거하고 이어서, 애싱에 의해 레지스트막(49)을 제거했다. 처리시간은 20분이었다.
제7d도와 12도간의 개략적 비교로부터 명백한 바와 같이, 본 실시예에 있어서, 에칭 후의 단면프로파일각은 종래의 방법에 의한 것과 비교하여 크고, 패턴 사이즈 시프트는 적다. 이와 같이, 본 실시예에 의하면, 패턴 사이즈 시프트가 적은 PZT막의 미세가공이 가능하다.
또한, 본 실시예의 ECR을 사용한 에칭방법에 의하면, 450 내지 500Å/min의 에칭율이 달성된다. 이에 대해, RIE를 사용하여 얻어지는 에칭율은 300Å/min 이하이다.
본 실시예에 의하면, RIE를 사용하는 경우의 1.5배이상의 높은 에칭율로 PZT막이 에칭될 수 있다.
이와 같이 본 실시예에 의하면, CH4와 같은 탄화수소가스를 에칭가스에 함우시킴으로써 레지스트측벽이 침식되는 것을 억제하면서 에칭을 행하여 패턴 사이즈 시프트가 적은 강유전체막의 미세가공을 행할 수 있다.
본 발명에 의하면, 특정의 에칭가스 및 ECR 플라즈마 에칭장치를 사용함으로써, 고에칭율로 고정도의 강유전체막의 미세가공이 행해질수 있다. 또한, 본 발명의 에칭에 의해 발생하는 측벽퇴적막은 순수에 의해 용이하게 제거될 수 있으므로, 본 발명의 에칭방법은 코스트, 공정의 간략화, 및 환경문제의 측면에서 이점들을 갖는다.
본 발명의 에칭방법은 PZT막이외에 PLZT막과 PNZT같은 납을 함유하는 강유전체막에 전반적으로 적용될수 있다.
당업자들은 본 발명의 관점과 정신을 벗어나지 않고도 용이하게 각종 변형예가 가능할 것이다. 따라서, 본 발명은 상기 특정 실시예에 한하지 않으며, 특허청구범위내에서 보다 넓게 해석되어야 할 것이다.

Claims (16)

  1. 납을 함유하는 화합물로 이루어지는 강유전체막의 에칭방법으로서, 기판상에 절연막, 금속막 및 강유전체막을 순차 형성하는 공정; 상기 강유전체막상에 내에칭막을 형성한 다음, 패터닝하는 공정; 및 상기 패터닝된 내에칭막을 에칭마스크로 하여, 에칭가스로서 불활성가스와 할로겐가스 또는 할로겐화물가스를 함유하는 혼합가스를 사용하여 상기 강유전체막을 에칭하는 공정을 포함하는 강유전체막의 에칭방법.
  2. 제1항에 있어서, 상기 혼합가스의 총유량에 대한 상기 할로겐가스 또는 상기 할로겐화물가스의 유량비율은 50%이하인 강유전체막의 에칭방법.
  3. 제1항에 있어서, 상기 에칭시의 기판온도는 100℃ 내지 400℃의 범위에 있는 강유전체막의 에칭방법.
  4. 제1항에 있어서, 상기 할로겐가스 또는 할로겐화물가스는 염소가스 또는 염화물 가스인 강유전체막의 에칭방법
  5. 제3항에 있어서, 상기 내에칭막은 실리콘산화막인 강유전체막의 에칭방법.
  6. 제1항에 있어서, 상기 혼합가스는 탄화수소가스를 더 함유하는 강유전체막의 에칭방법.
  7. 제6항에 있어서, 상기 탄화수소가스는 CH4인 강유전체막의 에칭방법.
  8. 납을 함유하는 화합물로 이루어지는 강유전체막의 에칭방법으로서, 가판상에 절연막, 금속막 및 강유전체막을 순차형성하는 공정; 상기 강유전체막상에 내에칭막을 형성한 다음, 패터닝하는 공정; 상기 패터닝된 내에칭막을 에칭마스크로 하여, 불활성가스, 할로겐계의 제1가스, 및 탄소와 수소를 함유하는 할로겐계의 제2가스를 포함하는 혼합가스를 에칭가스로 사용하여 상기 강유전체막을 에칭하는 공정; 및 에칭된 상기 강유전체막의 측벽에 형성된 측벽 퇴적막을 수용액에 의한 웨트처리로 제거하는 공정을 포함하는 강유전체막의 에칭방법.
  9. 제8항에 있어서, 상기 에칭시의 기판온도는 50℃ 내지 150℃의 범위에 있는 강유전체만의 에칭방법.
  10. 제8항에 있어서, 상기 에칭막은 레지스트인 강유전체막의 에칭방법.
  11. 제8항에 있어서, 상기 혼합가스의 총유량에 대한 상기 불활성가스의 유량비율은 50%미만인 강유전체막의 에칭방법.
  12. 제8항에 있어서, 상기 혼합가스를 사용하는 상기 에칭시의 진공도는 1 mTorr 내지 10 mTorr의 범위인 강유전체막의 에칭방법.
  13. 제8항에 있어서, 상기 불활성가스는 Ar가스이고, 상기 할로겐계의 제1가스는 CF4가스 또는 SF6가스이며, 상기 할로겐계의 제2가스는 CHF3가스인 강유전체막의 에칭방법.
  14. 제13항에 있어서, 상기 제1및 제2할로겐계가스의 총유량에 대한 상기 할로겐계의 제2가스의 유량비율은 70%미만인 강유전체막의 에칭방법.
  15. 제8항에 있어서, 상기 웨트처리에 사용되는 수용액은 H2O인 강유전체막의 에칭 방법.
  16. 제15항에 있어서, 상기 웨트처리에 사용되는 수용액의 온도는 25℃ 내지 100℃의 범위에 있는 강유전체막의 에칭방법.
KR1019950005027A 1994-07-27 1995-03-07 강유전체막의 에칭방법 KR0166625B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP17536394 1994-07-27
JP94-175363 1994-07-27
JP94-262629 1994-10-26
JP26262994 1994-10-26

Publications (2)

Publication Number Publication Date
KR960005829A KR960005829A (ko) 1996-02-23
KR0166625B1 true KR0166625B1 (ko) 1999-02-01

Family

ID=26496638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005027A KR0166625B1 (ko) 1994-07-27 1995-03-07 강유전체막의 에칭방법

Country Status (2)

Country Link
US (1) US5776356A (ko)
KR (1) KR0166625B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468698B1 (ko) * 1997-12-16 2005-03-16 삼성전자주식회사 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
KR100562494B1 (ko) * 1997-01-13 2006-06-23 에이케이티 가부시키가이샤 테이퍼된 프로파일 에칭 방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980060614A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 제조방법
JP3024747B2 (ja) * 1997-03-05 2000-03-21 日本電気株式会社 半導体メモリの製造方法
US6312816B1 (en) * 1998-02-20 2001-11-06 Advanced Technology Materials, Inc. A-site- and/or B-site-modified PbZrTiO3 materials and (Pb, Sr, Ca, Ba, Mg) (Zr, Ti, Nb, Ta)O3 films having utility in ferroelectric random access memories and high performance thin film microactuators
JP3415487B2 (ja) * 1999-06-14 2003-06-09 Necエレクトロニクス株式会社 半導体素子の製造方法
JP3951540B2 (ja) * 2000-02-25 2007-08-01 富士通株式会社 強誘電体膜を有する半導体装置の製造方法
US6818493B2 (en) 2001-07-26 2004-11-16 Motorola, Inc. Selective metal oxide removal performed in a reaction chamber in the absence of RF activation
US7217665B2 (en) * 2002-11-20 2007-05-15 Applied Materials, Inc. Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
WO2004109773A2 (en) * 2003-05-30 2004-12-16 Tokyo Electron Limited Method and system for heating a substrate using a plasma
JP4551725B2 (ja) * 2004-09-13 2010-09-29 Okiセミコンダクタ株式会社 半導体装置の製造方法
DK1759591T4 (da) * 2005-08-31 2014-11-03 Nestec Sa Fedt-fattig konfektureprodukt
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高k材料ゲート構造の高温エッチング方法
CN102484065B (zh) * 2009-09-09 2015-04-01 株式会社爱发科 基板处理装置的运行方法
US9224592B2 (en) * 2013-09-12 2015-12-29 Texas Intruments Incorporated Method of etching ferroelectric capacitor stack
CN107134524B (zh) * 2017-05-27 2020-03-13 西安交通大学 一种采用原子层沉积法制备鳍式三维多铁异质结的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3115715B2 (ja) * 1992-11-12 2000-12-11 三菱電機株式会社 高誘電率を有する多元系酸化物膜のエッチング方法、高融点金属含有膜のエッチング方法および薄膜キャパシタ素子の製造方法
US5496437A (en) * 1993-06-10 1996-03-05 Ceram Incorporated Reactive ion etching of lead zirconate titanate and ruthenium oxide thin films
US5443688A (en) * 1993-12-02 1995-08-22 Raytheon Company Method of manufacturing a ferroelectric device using a plasma etching process

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562494B1 (ko) * 1997-01-13 2006-06-23 에이케이티 가부시키가이샤 테이퍼된 프로파일 에칭 방법
KR100468698B1 (ko) * 1997-12-16 2005-03-16 삼성전자주식회사 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법

Also Published As

Publication number Publication date
KR960005829A (ko) 1996-02-23
US5776356A (en) 1998-07-07

Similar Documents

Publication Publication Date Title
KR0177047B1 (ko) Pt막의 에칭방법
KR0166625B1 (ko) 강유전체막의 에칭방법
JP3954667B2 (ja) 強誘電性キャパシタの製造方法
US5254217A (en) Method for fabricating a semiconductor device having a conductive metal oxide
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
US20040097077A1 (en) Method and apparatus for etching a deep trench
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
EP0858103B1 (en) Method for etching Pt film of semiconductor device
US5792593A (en) Method for forming a structure using redeposition of etchable layer
Chung Reactive ion etching of Pb (Zr x Ti 1− x) O 3 thin films in an inductively coupled plasma
US6027860A (en) Method for forming a structure using redeposition of etchable layer
JP3246707B2 (ja) 強誘電体膜のエッチング方法
Menk et al. Dry etching issues in the integration of ferroelectric thin film capacitors
JP3717383B2 (ja) 強誘電体膜のエッチング方法
JP2006060203A (ja) FeRAM用途のためのPt/PGOエッチングプロセス
EP0815590A1 (en) Method for making improved lsco stack electrode
US7294578B1 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
US6800922B2 (en) Semiconductor device with layer peeling resistance
JP3309581B2 (ja) ペロブスカイト型酸化膜のドライエッチング方法
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置
JP3678771B2 (ja) ドライエッチング方法
JP2005303323A (ja) 強誘電体膜のエッチング方法
JP3403031B2 (ja) 半導体装置の製造方法
JP2004241692A (ja) 強誘電体メモリ素子の製造方法
KR100232158B1 (ko) 비에스티 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee