KR0161843B1 - 바이 씨모오스 제조방법 - Google Patents

Abstract

본 발명은 디지털 /아날로그 신호처리가 가능하고 빠른 동작 속도와 집적도를 높이기 위해 씨모오스 및 바이폴라를 각각 최적화하는 방법으로서 얇게 에피택셜층을 형성하고 p형 웰을 이용하여 셀프 아이솔레이션 시킴으로서 아이솔레이션용 이온 주입 공정이 필요없도록 하며, 기존 씨모오스 공정에 바이폴라 공정을 최적화하여 추가하므로 현 패브 상태에서 즉시 적용 가능한 바이 씨모오스 제조방법이다.

Description

바이 씨모오스 제조방법

제1도(a)는 바이폴라 구조에 씨모오스를 접합한 일반적인 BiCMOS의 구조단면도.

제1도(b)는 종래 기술의 다른 BiCMOS의 구조 단면도.

제1도(c)는 종래 기술의 또다른 BiCMOS의 구조 단면도.

제2도는 본 발명에 따른 셀프 얼라인 BiCMOS의 부분 공정 흐름도.

제3도는 본 발명에 따른 BiCMOS의 공정 흐름도.

제4도는 본 발명에 따른 BiCMOS의 구조 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : p형 기판 2 : n형 베리드 레이어

3 : 에피택셜층 4 : p형 웰

5 : 필드옥사이드 6 : 베이스 이온 주입 영역

7 : 에미터 이온 주입 영역

본 발명은 자기 정렬에 의한 격리 구조의 BiCMOS에 관한 것으로, 특히 소자 격리 특성을 높여 벌크 전압(Bulk Voltage)이 15-20V내외의 정전압 범위가 되도록한 바이 씨모오스 제조 방법에 관한 것이다.

일반적으로 바이 씨모오스는 바이폴라(Bipolar)와 씨모오스의 장점을 취합하여 효율적인 회로를 구성하기 위한 것으로 소자(Device)개념이 아닌 시스템의 개념으로 인식해야 한다.

즉, MOSFET의 집적도와 바이폴라의 아날로그 처리능력 및 빠른 스피드를 이용하여 회로 부분은 MOS로 구성하고 출력앰프쪽은 바이폴라를 이용하는등 많은 응용이 있으나 기본적으로 바이 씨모스 기술은 제1도의 (a)(b)(c)와 같은 방법이 널리 쓰이고 있다.

먼저, 제1도(a)와 같이 스탠다드 바이폴라 구조에 씨모오스를 접합시키는 방법은 n형 베리드 레이어(n type Buried Layer)에 에피택셜(Epitaxial)을 사용하고 접합 분리시킨다.

그리고 두 번째로 제1도(b)에서와 같이, 바이폴라와 씨모오스를 각각 최적화하여 구성하기 위해 n형 베리드 레이어와, 에피택셜 레이여, 쌍의웰(Tiwn Well)씨모오스 프로세서를 사용한다.

세 번째로 에피택셜 공정을 사용하지 않는 BiCMOS의 최적화 방법에 있어서는 n형 웰 씨모오스 프로세서를 사용하며 에피택셜 레이어는 사용하지 않는다.

그런데 상기와 같은 종래의 BiCMOS에 있어서는 다음과 같은 문제점이 있다.

첫째, 제1도(a)에서와 같이, 스탠다드 바이폴라 소자의 구조에 모오스 소자를 접합시키는 방법은 집적도가 낮아 대규모 회로 구성이 어려우며 순수한 아날로그 처리용이므로 디지털 시그날 처리가 곤란하고, 바이폴라 소자 및 씨모오스 소자를 각각 최적화하는 제1도(b)의 경우에는 소자의 측면에서 씨모오스와 바이폴라의 트레이드 오프(Trade off)가 어려우며 공정이 까다롭고 소자의 최적화가 어려우며, 에피택셜 공정을 사용하지 않는 방법에서는 공정의 복잡성이 줄어 공정 진행은 용이하나 에피택셜 공정을 이용하는것보다 소자의 성능이 좋지않다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 공정을 단순화하고 소자의 특성을 향상시킬수 있도록한 바이 씨모오스 제조 방법에 관한 것이다.

즉, 본 발명은 디지탈 /아나로그 신호처리가 가능하고 빠른 동작 속도와 집적도를 높이기 위해 씨모오스 및 바이폴라를 각각 최적화하는 방법이다. 제2도에서와 같이, 씨모오스 제조 공정에 에피택셜 공정과 p⁺베리드 레이어 및 n⁺베리드 레이어 형성 공정 그리고 베이스/에미터 이온 주입공정을 더 진행하여 벌크 전압이 15~20V가 되는 바이 씨모오스를 제조할 수 있도록 한 것이다.

이와 같은본 발명의 바이 씨모오스에 관하여 상세히 설명하면 다음과 같다.

이를 제3도의 BiCMOS의 공정 흐름도 및 제4도의 구조 단면도를 참고하여 상세히 설명하면 다음과 같다.

씨모오스를 형성하기 전에 바이폴라 소자를 형성할 p형 기판(1)의 소정 영역에 n⁺베리드 레이어(2)와 p⁺베리드 레이어 형성 공정을 진행한다.

그리고 에피택셜층(3)을 6㎛정도의 두께로 형성하여 일반적으로 BiCMOS소자 형성시에 적용하는 두께(20㎛정도)보다 얇게 형성한다.

이어, 씨모오스 소자를 형성하기 위한 공정을 진행한다.

이때, 필드 산화 공정후에 바이폴라 소자를 형성하기 위한 베이스 이온 주입 공정을 진행하고, 씨모오스 소자의 문턱 전압을 조절하기 위한 이온 주입 공정후에는 바이폴라 소자를 형성하기 위한 에미터 이온 주입 공정 및 확산 공정을 진행한다.

즉, 에피택셜층(3)을 형성한후에 씨모오스 소자가 형성될 부분에 p형 웰(4)을 p형 기판(1)의 표면(또는 p⁺베리드 레이어의 표면)까지 형성하고 필드 산화 공정을 진행하여 필드옥사이드(5)를 형성하고 베이스 이온 주입 공정을 진행하여 베이스 이온 주입 영역(6)을 형성한다.

이때, 본 발명에서의 에피택셜층(3)이 6㎛정도이고, 베리드 레이어의 두께가 3~3.5㎛ 정도이므로 p형 웰(4)의 확산 깊이는 3㎛ 정도이다.

이어, 씨모오스 소자를 형성하기 위해 첫 번째 게이트 옥사이드를 형성하고 문턱전압 조절용 이온을 주입한다.

그리고 두 번째 게이트를 형성하며 그 다음 바이폴라 소자 제조 공정인 에미터 이온 주입 공정을 진행하며 에미터 이온 주입 영역(7)을 형성한다. 이어, 다시 씨모오스 소자를 형성하기 위한 이온 주입 공정을 진행하여 n⁺소오스/드레인 영역 및 p⁺소오스/드레인 영역을 형성한다.

그리고 BPSG 등의 물질을 증착하고 리플로우 공정으로 평탄화 한다.

이어, 각각의 불순물 영역들이 선택적으로 노출되도록 콘택 형성 공정을 진행하고 금속 배선 공정 및 패시베이션(Passivation)공정을 진행한다.

여기서, 일반적인 얇은(thin) 에피택셜층을 사용한 이유는 p형 웰을 형성하기 위한 이온 주입으로 셀프 아이솔레이션이 가능하도록하기 위함이다.

즉, p형 웰(4)을 p형 기판(1)의 표면(또는 p⁺베리드 레이어의 표면)까지 형성하여 소자 격리가 이루어지도록하기 위함이다.

본 발명에서와 같이, 에피택셜층을 6㎛로 할경우에도 래치업 방지가 가능하며 벌크 전압이 15V이상되도록 하는 것이 가능하여 소자의 기본적인 특성을 확보할 수 있다.

이와 같은 본 발명의 바이 씨모오스 제조 방법은 따로이 아이솔레이션용 이온 주입을 하지 않고 아이솔레이션용 이온 주입 영역에 p형 웰 이온주입을 하여 이 p형 웰 이온주입 영역과 p형 베리드 레이어가 맞닿아 셀프아이솔레이션이 이루어지도록 한다.

즉, p형 웰의 깊이는 3㎛, p형 베리드 레이어 확산은 3~3.5㎛가되어 자기 정렬적으로 소자 격리가 이루어진다.

따라서, 본 발명은 얇은 에피택셜 형성 공정을 사용하여 에피택셜 형성 공정 시간을 단축할 수 있다.

씨모오스 제조 공정에 바이폴라 소자의 제조 공정을 최적화하여 추가하므로 현재의 FAB-IN 상태에서 즉시 적용이 가능하고, p형 웰을 이용하여 셀프 아이솔리에션 시키므로 별도의 아이솔레이션 이온 주입공정을 하지 않으므로 공정을 단순화하는 효과가 있다.

트윈 웰구조의 씨모오스 소자 제조 공정으로 소자를 제조하므로 디지탈/아날로그 신호 처리가 가능하고 로우 파워 하이 스피드 특성을 확보할 수 있고, 고집적이 가능하다.

Claims (1)

1. 바이 씨모오스 제조 방법에 있어서, 씨모오스를 형성하기 전에 바이폴라 소자를 형성할 p형 기판(1)의 소정 영역에 n⁺베리드 레이어(2)와 p⁺베리드 레이어를 형성하는 공정과, 에피택셜층(3)을 5.5~6.5㎛의 두께로 형성한후에 씨모오스 소자가 형성될 부분에 p형 웰(4)을 p형 기판(1)의 표면 또는 p⁺베리드 레이어의 표면까지 형성하여 격리 역할을 하도록 형성하는 공정과, 필드 산화 공정을 진행하여 필드옥사이드(5)를 형성하고 베이스 이온 주입 공정을 진행하여 베이스 이온 주입 영역(6)을 형성하는 공정과, 씨모오스 소자의 문턱 전압을 조절하기 위한 이온 주입 공정후에는 바이폴라 소자를 형성하기 위한 에미터 이온 주입 공정 및 확산을 하고 다시 씨모오스 소자를 형성하기 위한 이온 주입 공정을 진행하여 n⁺소오스/드레인 영역 및 p⁺소오스/드레인 영역을 형성하는 공정과, 평탄화후에 각각의 불순물 영역들이 선택적으로 노출되도록 콘택 형성 공정을 진행하고 금속 배선 공정 및 패시베이션(Passivation)층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 바이 씨모오스 제조 방법.