KR0158622B1 - 마스킹 산화막을 이용한 접합 웰 제조방법 - Google Patents

마스킹 산화막을 이용한 접합 웰 제조방법 Download PDF

Info

Publication number
KR0158622B1
KR0158622B1 KR1019950044310A KR19950044310A KR0158622B1 KR 0158622 B1 KR0158622 B1 KR 0158622B1 KR 1019950044310 A KR1019950044310 A KR 1019950044310A KR 19950044310 A KR19950044310 A KR 19950044310A KR 0158622 B1 KR0158622 B1 KR 0158622B1
Authority
KR
South Korea
Prior art keywords
well
oxide film
nitride film
masking oxide
ions
Prior art date
Application number
KR1019950044310A
Other languages
English (en)
Other versions
KR970030795A (ko
Inventor
김범석
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950044310A priority Critical patent/KR0158622B1/ko
Publication of KR970030795A publication Critical patent/KR970030795A/ko
Application granted granted Critical
Publication of KR0158622B1 publication Critical patent/KR0158622B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 장치의 제조 방법에 관한 것으로서 반도체 기판에 버퍼 산화막 성장 및 질화막 증착후 웰 한정 및 제1 웰에 이온 주입하고 제1 웰 산화후 질화막을 제거하고 제2 웰에 이온을 주입한후 마스킹 산화막을 형성하고 제2 웰을 드라이브-인 함으로서 과도한 확산, 오트도핑 문제를 해결하고 안정적 웰 저항을 확보하는 접합 웰 형성 방법이다.

Description

마스킹 산화막을 이용한 접합 웰 제조방법
제1a도-제1g도는 종래의 접합 웰 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제2a도-제2b도는 본 발명의 실시예에 따른 접합 웰 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기관 2 : 버퍼 산화막
3 : 질화막 4 : 산화막
5 : 제1 웰 6 : 제2 웰
7 : 마스킹 산화막 8 : 창
본 발명은 접합 웰 제조 방법에 관한 것으로서, 더욱 상세하게는, 마스킹 산화막을 이용한 접합 웰 제조 방법에 관한 것이다.
일반적으로 반도체 제조 공정에서 접합 웰을 형성할 경우, 주로 실리콘 기판 표면 위에, 혹은 엷은 버퍼 산화막이 형성된 실시콘 기판위에 불순물 이온을 주입한 후에 고온, 장시간의 열처리 과정(웰 침투 공정)을 사용한다.
그러면 첨부한 도면을 참고로 하여 종래의 접합 웰 제조 방법에 대하여 상세하게 설명한다.
제1a도-제1g도는 종래의 접합 웰 제조 방법을 공정 순서에 따라 나타낸 단면도이다.
제1a도에 도시한 바와 같이, 반도체 기판(1) 위에 얇은 버퍼 산화막(2)을 성장시키고 질화막(3)을 증착한다.
다음, 제1b도에 도시한 바와 같이, 질화막(3)을 일부 식각하여 창(8)을 형성하고, 창(8)을 통하여 이온을 주입한다.
이어 열산화 공정을 실시하여, 제1c도에 도시한 바와 같이 두꺼운 산화막(4)과 제1웰(5)을 형성한다.
다음 제1d도에 도시한 바와 같이, 질화막(3)을 제거하고 이온을 주입한다.
다음 제1e도에 도시한 바와 같이, 열처리 공정을 실시하여 제2 웰(6)을 형성한다.
그러나 이러한 종래의 접합 웰 제조 방법에서는 얇은 산화막이 형성되어 있는 기판에 이온을 주입하고 열처리 공정을 실시하여 제2 웰(6)을 형성하므로 주입된 불순물 이온들이 과도하게 확산된다. 그러면 웰 저항의 산포 불량 및 단위 소자의 특성 불안정 문제가 발생하며 특히 주입되는 불순물의 도즈량이 적거나 확산 계수가 큰 경우에는 특히 심하다는 문제점이 있다.
또한 열처리 공정 진행 중 원하지 않는 영역이 원하지 않는 불순물 등으로 오염이 되는 오토 도핑 문제로 인해 소자의 특성이 불량해지고, 주입시킨 불순물 이온을 확산시키는 단계에서 확산 장치인 튜브가 실리콘 웨이퍼, 대기중 오염물 등으로 인해 오염되어 사용하는 튜브가 특정하게 한정되어 사용된다는 문제점도 가지고 있다.
본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서, 제조 공정중에 마스킹 산화막을 이용하여 과도한 확산으로 인한 제2 웰의 저항 산포 불안정을 방지하고 안정한 프로필로 역바이어스 하는 데에 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 접합 웰 제조 방법은 반도체 기판 위에 얇은 산화막을 형성하고 질화막을 증착하는 제1단계, 질화막의 일부를 식각하고 제1 도전형의 불순물을 이온 주입하는 제2단계, 열산화하여 선택적으로 두꺼운 산화막을 형성함과 동시에 기판에 제1웰을 형성하는 제3단계, 질화막을 제거하고 제2 도전형의 이온을 주입하는 제4단계, 기판 전면에 마스킹 산화막을 형성하는 제5 단계, 열처리 공정으로 상기 제2 도전형 이온을 확산하여 제2 웰을 형성하는 제6 단계를 포함하고 있다.
본 발명에 따른 이러한 접합 웰 제조 방법에서는 웰 침투 공정 초기에 산화 단계를 추가하거나 웰 침투 공정 전에 마스킹 산화막을 증착하여 접합 웰을 제조하는 것이다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 접합 웰 제조 방법의 한 실시예를 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
제2a도-제2b도는 본 발명의 실시예에 따른 접합 웰 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
본 발명에서는, 제1a도-제1d도에 나타낸 것처럼 기판(1)위에 산화막(2)을 형성하고 질화막(3)을 증착한 다음, 그 질화막(3)의 일부를 식각하고 불순물을 이온 주입한다. 다음 열산화하여 선택적으로 두꺼운 산화막(4)을 형성함과 동시에 기판에 제1 웰(5)을 형성한 후 질화막을 제거하고 제2 도전형 이온을 주입한다.
이러한 공정을 행한 후 제2a도에 도시한 바와 같이, 열 산화막 또는 2CVD막을 증착하는 방법으로 마스킹 산화막(7)을 형성한다. 열산화막을 형성할 때에는 웰 드라이브-인(drive-in)초기에 산화 스텝을 적용하면 된다. 마스킹 산화막(7)은 1000∼2000Å, 바람직하게는 1550Å의 두께로 성장한다. 마지막으로 드라이브-인 공정을 실시하여 제2 도전형 이온을 확산하여 제2b도처럼 제2웰(6)을 형성한다.
이렇게 마스킹 산화막을 형성한 후 접합 웰을 제조하면 과도한 확산으로 인한 제2 웰의 저항 산포 불안정이 방지되고 안정한 프로필로역-바이어스 특성이 안정된다.
또한 오토 도핑 문제가 구조적으로 해결되어 튜브 오염에 의한 소자 특성 불량의 소지가 없어질 뿐 아니라 안정적 웰 저항을 확보할 수 있다.

Claims (4)

  1. 반도체 기판 위에 산화막을 형성하고 질화막을 증착하는 제1단계, 상기 질화막의 일부를 식각하고 제1도전형의 불순물을 이온 주입하는 제2 단계, 열산화하여 선택적으로 두꺼운 산화막을 형성함과 동시에 상기 기판에 제1 웰을 형성하는 제3단계, 상기 질화막을 제거하고 제2 도전형의 이온을 주입하는 제4 단계, 상기 기판 전면에 마스킹 산화막을 형성하는 제5 단계, 열처리 공정으로 상기 제2 도전형 이온을 확산하여 제2 웰을 형성하는 제6 단계를 포함하는 접합 웰 제조 방법.
  2. 제1항에서, 상기 마스킹 산화막은 열산화를 통하여 형성하는 접합 웰 제조 방법.
  3. 제1항에서, 상기 마스킹 산화막은 CVD방법으로 형성하는 접합 웰 제조 방법.
  4. 제2항 또는 제3항에서, 상기 마스킹 산화막의 두께는 1000∼2000Å으로 형성하는 접합 웰 제조방법.
KR1019950044310A 1995-11-28 1995-11-28 마스킹 산화막을 이용한 접합 웰 제조방법 KR0158622B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950044310A KR0158622B1 (ko) 1995-11-28 1995-11-28 마스킹 산화막을 이용한 접합 웰 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950044310A KR0158622B1 (ko) 1995-11-28 1995-11-28 마스킹 산화막을 이용한 접합 웰 제조방법

Publications (2)

Publication Number Publication Date
KR970030795A KR970030795A (ko) 1997-06-26
KR0158622B1 true KR0158622B1 (ko) 1998-12-01

Family

ID=19436101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950044310A KR0158622B1 (ko) 1995-11-28 1995-11-28 마스킹 산화막을 이용한 접합 웰 제조방법

Country Status (1)

Country Link
KR (1) KR0158622B1 (ko)

Also Published As

Publication number Publication date
KR970030795A (ko) 1997-06-26

Similar Documents

Publication Publication Date Title
US4210993A (en) Method for fabricating a field effect transistor
US4279671A (en) Method for manufacturing a semiconductor device utilizing dopant predeposition and polycrystalline deposition
US6146947A (en) Insulated gate type field effect transistor and method of manufacturing the same
US4409726A (en) Method of making well regions for CMOS devices
EP0923113A3 (en) Low temperature diffusion process for dopant concentration enhancement
KR910002294B1 (ko) 반도체장치의 제조방법
KR0158622B1 (ko) 마스킹 산화막을 이용한 접합 웰 제조방법
US4224088A (en) Method for manufacturing a semiconductor device
US4420379A (en) Method for the formation of polycrystalline silicon layers, and its application in the manufacture of a self-aligned, non planar, MOS transistor
JPH0897202A (ja) 半導体装置の製造方法
KR100187680B1 (ko) 반도체 소자의 제조방법
JP2809393B2 (ja) 半導体装置の製造方法
EP0305977A2 (en) Method for doping a semiconductor integrated circuit
JP2629162B2 (ja) 半導体装置及びその製造方法
KR930011542B1 (ko) 바이폴라 트랜지스터 제조방법
KR100198672B1 (ko) 바이폴라 트랜지스터의 이중 격리영역 형성방법
JPH01128460A (ja) 半導体装置の製造方法
JPH02253630A (ja) 半導体装置の製造方法
JPS5923515A (ja) 不純物拡散方法
JPH04283966A (ja) Ｍｏｓ型半導体装置の製造方法
JPH02135738A (ja) 半導体装置の製造方法
JPH0646626B2 (ja) 半導体装置の製造方法
JPS6086823A (ja) 半導体装置およびその製造方法
JPS61124149A (ja) 半導体装置およびその製造方法
JPH0646625B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee