KR0148299B1 - 자동 배선 방법 - Google Patents

자동 배선 방법 Download PDF

Info

Publication number
KR0148299B1
KR0148299B1 KR1019950013401A KR19950013401A KR0148299B1 KR 0148299 B1 KR0148299 B1 KR 0148299B1 KR 1019950013401 A KR1019950013401 A KR 1019950013401A KR 19950013401 A KR19950013401 A KR 19950013401A KR 0148299 B1 KR0148299 B1 KR 0148299B1
Authority
KR
South Korea
Prior art keywords
wiring
cost
net
terminal
path
Prior art date
Application number
KR1019950013401A
Other languages
English (en)
Other versions
KR950034687A (ko
Inventor
아끼오 이시주까
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950034687A publication Critical patent/KR950034687A/ko
Application granted granted Critical
Publication of KR0148299B1 publication Critical patent/KR0148299B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

다른 네트로부터의 배선이 단자의 부근을 통과할 때 발생되는 배선에 대한 장해를 방지하기 위해서, 나아가 짧은 배선 경로를 갖고 배선 완료율이 증가된 자동 배선을 수행하기 위해, 다른 네트에 속하는 미배선 단자에 대해, 네트의 배선 경로의 배선 코스트를 계산할 때, 배선될 네트에 대한 배선 경로 코스트 값이 이들 단자로부터의 거리에 따라 가변적으로 할당된다. 바꾸어 말하면, 본 발명에서 코스트 값은 코스트 가중이 다른 네트의 미배선 단자로부터의 거리에 따라 감소하도록 설정된다. 다른 관점에서 보면, 본 발명에서는 코스트 값은 코스트가 다른 네트의 미배선 단자의 규정된 범위 내에서 통과하는 배선 경로에 대해 증가하도록 설정된다. 상술한 설정된 코스트 값을 배선 코스트의 계산으로 구체화하면, 코스트가 감소되고 배선 길이가 단축된 자동 배선을 가능하게 하고, 미배선 네트의 발생을 방지한다.

Description

자동 배선 방법
제1도는 종래 기술의 미로법에 의한 배선의 한 예를 도시한 도면.
제2도는 종래 기술의 자동 배선 방법에 따른 배선 결과를 도시한 도면.
제3도는 본 발명의 자동 배선 방법의 한 실시예의 기능적 구성을 도시한 블럭도.
제4도는 본 발명의 자동 배선 방법의 한 실시예의 동작을 도시한 플로우 챠트.
제5도는 본 발명의 자동 배선 코스트 결정 방법에서의 단자 보호 코스트를 설명한 예를 도시한 도면.
제6도는 본 발명의 자동 배선 방법의 한 실시예에서의 배선 결과를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 단자 보호 코스트 설정부 2 : 단자 보호 코스트 삭제부
3 : 배선 처리부 4 : 배선 경로 코스트 계산부
10, 201, 202, 203 : 단자 204 : 배선 금지 영역
207 : 단자 보호 영역 205, 206, 208, 209 : 배선 경로
본 발명은 집적 회로의 배선 설계 방법에 관한 것으로, 특히 코스트 함수를 사용하여 최상의 경로를 찾기 위한 자동 배선 방법에 관한 것이다.
집적 회로의 배선 설계에 있어서, 다수의 네트를 함께 배선하거나 또는 네트들을 한번에 하나씩 배선하는 방법이 있으나, 후자의 경우에는, 이전에 배선된 네트가 후속 배선의 배선을 방해하거나 못하게 할 수 있다. 이 문제는 아래에 설명된다.
먼저, 집적 회로의 배선의 기본적 개념에 관해 말하면, 단자는 기능 소자(예를 들어 NAND 게이트, 반전기 등)에서 신호가 입력되고 출력되는 지점을 의미하고, 네트는 배선에 의해 상호 접속된 한 세트의 단자를 의미한다. 칩 상에 배선을 효율적으로 분배하기 위해서, 일반적인 방법은 배선이 배열될 위치(배선 격자)를 선정하는 것을 포함하고, 통상 배선 격자는 칩 상에 설정된 간격에서 수평 및 수직 방향으로 배열된다. 집적 회로에서의 원하는 기능의 달성은 예를 들어, 수천개의 기능 소자 또는 기능 블럭 및 이들 기능 소자 또는 기능 블럭을 상호 접속시키는 네트를 필요로 한다.
미로법(maze router)은 기본적으로 2 지점 사이의 가능한 경로가 체계적으로 탐색되고, 칩 상의 수천개의 네트가 순서적으로 하나씩 배선되는 방법이다. 보다 구체적으로, 미로법은 하나의 네트에 대하여 배선이 각각의 단자로부터 배선이 도달할 수 있는 한 배선 격자의 거리에 있는 모든 격자 점(격자의 교점)의 목록을 만든다. 여기서, 배선이 도달할 수 있는 격자 점은 배선이 금지되어 있지 않거나 또는 다른 네트의 단자들이 존재하지 않는 지점으로 제한된다. 다수의 단자로부터 도달될 수 있는 격자 점이 없다면, 목록 만들기는 이전에 목록화되어 달성가능한 격자 점을 지나 한 배선 격자 만큼 진행한다.
격자 점이 2개의 단자로부터 도달될 수 있다면, 2개의 단자를 접속하는 배선 경로는 각 단자로부터 그 격자 점까지의 트레이싱함으로써 얻어질 수 있다. 2개의 단자 사이의 배선 경로가 설정되어 있다면, 2개의 단자를 접속하는 배선 경로가 하나의 단자로서 간주되고, 이 단자와 나머지 단자 사이의 배선 경로를 탐색하기 위한 처리가 수행된다.
미로법에 따른 배선의 구체적인 예가 제1도를 참조하여 설명된다. 이 도면에서, 단자(201)과 단자(202)는 미로법에 따라 상호 배선된 단자를 나타내고, 두꺼운 실선(211)은 제2 금속층 배선을 나타내며, 파선(206, 210)은 제1 금속층 배선을 나타내고, x는 제1 및 제2 금속층을 접속하는 관통홀을 나타낸다.
위에 설명된 바와 같이, 네트 배선이 순서대로 한번에 하나씩 수행되는 미로법은 이전에 배선된 네트에 의해 네트 배선의 장해를 자주 일으킨다. 제1도에서, 단자(201)과 단자(202)를 접속하는 제2층 배선은 다른 네트의 (제1층 내에 놓인) 단자(203)를 거쳐 직접 통과하여, 단자(203)에의 배선을 방해한다. 네트 배선이 다른 네트에서의 배선을 못하게 하는 이런 유형의 문제는 보통 단자 부근을 통하여 통과하는 네트에 의해 발생된다.
상술한 문제를 해결하는데 사용된 종래 기술의 한 방법으로서, 배선 금지 영역이 배선 전에 단자 부근에 설정되어, 다른 네트가 단자의 부근을 퉁과하는 것을 방지한다. 이런 유형의 방법의 한 예로서, 일본 특허 출원 번호 274751/91은 배선될 단자 이외의 단자로부터 인출되는 세력 범위가 배선 금지 영역으로서 설정되는 방법을 개시하고 있다. 이 특허 출원에서, 전체 칩을 작은 직사각형 영역으로 나눔으로써 배선이 수행되고, 단자 부근에서 설정된 세력 범위의 길이가 파라메터(예를 들어, 직사각형 영역의 한 변의 백분율)로 되고, 이 파라메터 값은 파라메터 결정부로부터 배선 처리기에 할당된다.
여기서, 배선 금지 영역은 예를 들어 기능 소자 또는 기능 블럭 내에 원하는 논리를 실행하기 위한 배선, 또는 기능 소자에 전원 또는 접지를 제공하기 위한 배선과 같은 배선을 수행하는데 필요한 배선 영역을 말한다. 다른 네트는 이러한 영역을 통과하지 못하게 된다.
상기 설명된 특허 출원에 개시된 배선 방법에 따르면, 하나의 네트(네트A)를 배선할 때, 네트 A 이외의 네트의 단자 중 아직 미배선된 단자가 표시되고, 네트 A에 대한 배선이 이들 아직 미배선된 단자 주위의 규정된 범위 내에서 통과하지 못하도록 배선 금지 영역이 설정된다. 네트 A는 이 처리가 네트 A 이외의 모든 네트에 대해 수행된 후에만 배선된다.
네트 A에 대한 배선 경로로서, 상술한 배선 금지 영역을 통과하지 않는 경로들이 탐색된다. 이러한 경로가 발견되지 않는다면, 네트 A는 미배선되는 것으로 남는다. 미배선된 것으로 남는 네트를 배선하기 위한 여러가지 방법이 있다. 예를 들어, 네트 A의 배선은 배선 금지 영역을 단자 주위로 제한한 후에 다시 시도될 수 있거나, 또는 네트 A의 배선은 먼저 다른 네트의 배선을 수행한 후에 다시 시도될 수 있다. 네트 A의 배선이 완료될 때, 유사한 공정이 다음 네트에 대해 수행되고, 이 공정은 모든 네트에 대해 반복된다.
그러나, 종래 기술의 상술한 방법에서 배선 금지 영역이 단자 부근에 설정되기 때문에, 배선은 배선 금지 영역이 다른 네트에 대해 설정된 단부 부근을 통해 수행될 수 없어서, 배선이 상당히 우회되거나 또는 많은 관통홀이 사용되는 우회적인 배선을 발생시킴으로써, 질이 나쁜 경로의 문제를 야기시킨다. 잇따른 배선 경로가 질이 나쁜 구성으로 될 때, 전체 네트의 배선이 궁극적으로 실패하는 것이 보통이다.
또한, 종래 기술의 상술한 방법에서, 배선 금지 영역은 단자로부터의 배선 경로가 결정되기 전에 설정되어야 하고, 배선이 다른 단자로부터 인출되는 것을 보장하기 위해 비교적 넓은 배선 금지 영역이 자주 설정됨으로써 우회적인 배선과 사용된 관통홀의 증가 뿐만 아니라, 미배선 네트의 비율이 증가한다는 문제가 야기된다. 왜냐하면, 하나의 네트에 대해 설정된 넓은 배선 금지 영역은 그 네트에 의해 사용되지 않은 부분에서도 다른 네트에 대한 배선을 금지하기 때문이다. 이러한 경우에, 배선은 배선 금지 영역을 제한한 후에 다시 시도됨으로써, 시간 소모 배선 공정의 문제를 야기시킨다.
따라서, 본 발명의 목적은 배선 길이를 단축시킴으로써 보다 높은 배선 효율을 달성하고, 단자의 부근을 통과하는 다른 네트에 대한 배선의 통로와 배선 구성에 대한 손상 간의 절충을 도모함으로써, 배선을 늘리지 않고서, 다른 네트의 배선에 의해 발생된 단자로부터의 배선의 인출 장해를 감소시키는, 배선 코스트를 결정하는 방법과 자동 배선 방법을 제공하는 것이다.
상술한 목적을 달성하기 위해, 본 발명은 다음의 단계들을 포함하는 자동 배선 방법을 제공한다:
(a) 모든 네트의 미배선 단자로부터 규정된 범위 내에 단자 보호 코스트를 설정하는 단계,
(b)미배선 네트가 존재하는지를 판단하여, 미배선 네트가 존재하지 않을 때 배선을 종료하고, 미배선 네트가 존재하는 한,
(c) 배선 대상 네트에서, 상기 네트의 미배선 단자에 설정된 단자 보호 코스트를 해제하는 단계와,
(d) 코스트 함수를 최소화시키는 배선 경로를 탐색하는 단계를 실행하고, 최소 코스트 배선 경로의 탐색이 성공한 경우,
(e) 네트의 확정된 배선 경로를 기록하는 단계와,
(f) 배선된 네트에서, 그 네트의 미배선 단자로부터의 규정된 범위 내에 단자 보호 코스트를 설정하고, 다시 단계(c)로 복귀하는 단계를 실행하고,
또는 최소 코스트 배선 경로에 대한 탐색이 성공하지 않은 경우,
(g) 규정된 미배선 처리를 수행한 후에 다시 단계(c)로 복귀하는 단계를 포함한다.
본 발명에서, 단자로부터의 거리에 따라 변화하는 코스트는 단자에 할당된다.
또한, 본 발명에서, 코스트 가중은 단자로부터의 거리에 따라 감소한다.
다른 관점으로 보아, 네트의 배선 경로를 탐색하는데 있어서, 배선 경로의 구성에 의해 결정된 코스트 값이 최소가 되도록 하는 자동 배선 방법에서, 본 발명은 코스트 값이 다른 네트의 미배선 단자로부터의 규정된 범위 내에서 통과하는 배선 경로에 대해 증가하도록 코스트 함수를 사용하는 것을 특징으로 하는 자동 배선 방법을 제공한다.
단자로부터의 거리에 좌우되는 단자 보호 코스트를 설정함으로써, 본 발명에 따른 자동 배선을 위한 배선 코스트 결정은 네트 배선에 의해 발생된 단자에 대한 배선에 장해를 주지 않도록 배선 금지 영역이 설정된 종래 기술의 배선 방법과 같거나 큰 완료율을 달성하면서 종래 기술 방법보다 짧은 배선 길이와 적은 수의 관통홀의 갖는 배선을 가능하게 한다.
또한, 본 발명의 자동 배선 방법은 최종의 전체적인 배선 코스트가 낮은 경우 배선이 단자 보호 영역을 통하여 경로 지정되도록 단자로부터의 거리에 의존하는 코스트 함수에 기초하여 배선 경로를 선택함으로써 높은 배선 완료율을 보장할 뿐만 아니라, 종래 기술의 방법보다 적은 수의 관통홀 뿐만 아니라 짧은 배선 길이를 갖는 고품질 배선을 가능하게 하면서, 배선 영역을 감소시킨다. 본 발명의 자동 배선 방법은 짧은 배선 길이로 높은 배선 완료율을 달성하고 배선 공정을 보다 효율적으로 함으로써 배선 시간을 감소시킨다.
본 발명의 상기 및 다른 목적, 특징, 및 장점은 본 발명의 양호한 실시예의 예를 도시한 첨부 도면을 기초로 한 다음 설명으로부터 분명해질 것이다.
본 발명의 실시예가 첨부 도면을 참조하여 이하 설명된다.
제3도는 본 발명의 자동 배선 방법의 기능적 구성을 도시한 블럭도이고, 제4도는 그 동작을 도시한 플로우 챠트이다. 제3도에 도시한 바와 같이, 본 발명의 자동 배선 방법은 4개의 기능 블럭, 즉, 단자 보호 코스트 설정부(1), 단자 보호 코스트 삭제부(2), 배선 처리부(3), 및 배선 경로 코스트 계산부(4)로 구성되어 있다.
배선 처리부(3)은 최소 코스트 경로를 찾기 위한 처리시에 코스트 부가 미로법을 이용한다. A Detailed Router Based on Incremental Routing MOdifications : Mighty(IEEE Transactions on Computer-Aided Degin, Vol. CAD-6, No. 6, 1987년. 11월. pp 942-955)에서 Hyunchul Shin과 Alberto-Vincentelli에 의해 개시된 것과 같은 공지된 방법이다. 미로법 이외의 코스트-부가 세그먼트-탐색법이 또한 배선 처리부(3)에 사용될 수 있다. 세트먼트 탐색법은 라인 세그먼트가 x 및 y 방향을 따라 연결된 양 변으로부터 발생되고, 원점으로부터의 라인 세그먼트가 종점으로부터의 라인 세그먼트와 교차할 때, 경로가 교점으로부터 다시 트레이싱함으로써 결정되는 방법을 말한다.
미로법은 2가지 형태를 취한다. 즉, 배선이 설정된 배선 격자를 따라서만 통과하는 격자 배선과, 배선이 배선 격자를 설정하지 않고 설계 룰에 의해 결정되는 배선 간격에서 이루어지는 격자없는 배선인데, 이들 2가지 형태 어느 것이나 사용될 수 있다. 아래에 설명되는 실시예는 배선 격자가 사용되는 격자 배선에 기초한 것이다.
배선 처리부(3)은 배선 경로 계산부(4)를 사용하여 경로의 각 탐색 단계에서 경로 코스트를 계산하고, 이것을 경로의 총 코스트에 가산한다. 한 단계는 미로법 배선에서 한 격자 만큼 진행하는 것을 의미하고 세그먼트 탐색법에서의 세그먼트의 1 회전 및 발생에 대응한다. 배선 처리부(3)은 경로의 총 코스트가 최소로 되는 단자들을 접속하는 여러개의 배선 경로들 중에서 경로를 탐색한다.
배선 경로의 코스트는 매 층마다 매 방향마다 하나의 격자 진행의 코스트, 관통홀이 설정될 때마다 부가된 코스트, 및 단자 보호 코스트가 설정되는 격자 상의 진행의 코스트를 포함한다.
단자 보호 코스트 설정부(1)은 배선이 아직 접속되지 않는 단자를 찾고, 이들 단자의 부근에 보호 코스트를 설정한다. 여기서, 단자의 부근 및 근방은 규정된 배선층 내의 그리고 규정된 설정값 내의 거리에 있는 단자로부터의 규정된 방향에 있는 배선 격자 점을 의미한다.
단자 보호 코스트의 설정은 격자 점을 단자로부터의 거리에 대응하는 코스트에 할당하는 것을 의미한다. 예를 들어, 제5도에 도시한 바와 같이, 단자(10)이 제1 배선층 내에 위치된 수직 배선 격자 상의 제2 배선 층의 격자들 중에서, 코드 A는 수직 방향으로 하나의 격자 내에 위치한 격자에 할당하고, 유사하게, 코드 B는 수직 방향으로 5개의 격자 내에 위치한 격자에 할당된다.
이들 격자 점 코드는 배선 경로 코스트 계산부(4)에서 조사되는데, 여기서 예를 들어 코스트 100은 배선이 코드 A 격자를 통과하는 경우 부가되고, 코스트 5는 배선이 코드 B 격자를 통과하는 경우 부가된다.
단자에 극도로 인접하여 통과하는 배선에는 단자로부터의 인출이 방해될 가능성이 높기 때문에 큰 코스트가 할당되고, 단자에 다소 인접하여 통과하는 배선에는 방해의 가능성이 낮기 때문에 낮은 코스트가 할당된다. 코스트는 누적되기 때문에, 코드 B 코스트는 3개의 코드 B 격자를 통과하는 배선에 대해 3배 부가된다.
코드 A 네트의 단자의 부근에 있는 보호 코스트가 네트의 배선을 방해하기 때문에, 보호 코스트는 제거되어야 한다. 단자 보호 코스트 삭제부(2)는 네트의 배선이 수행되기 전에 네트의 단자에 관련한 보호 코스트를 제거한다. 미배선 단자가 네트의 배선(코드 A) 이후에 코드 A 네트에 남는다면, 단자 보호 네트는 다시 설정된다.
본 발명에 관련한 자동 배선 방법의 처리가 제4도의 플로우 챠트를 참조하여 다음에 설명된다. 제4도에서, 단계 101, 102, 107 및 109는 제3도의 단자 보호 코스트 설정부(1)에서 수행되고 단계 103은 단자 보호 코스트 삭제부(2)에 수행된다. 단계 104-106 및 108은 배선 처리부(3)에서 수행되나, 단계 104에서의 코스트 계산은 배선 경로 코스트 계산부(4)에서 처리된다.
먼저, 단자 보호 코스트는 모든 네트에서 미배선 단자의 부근에 설정된다(단계 101). 다음에 단계 102 내지 단계 108의 처리는 미배선 네트가 남아있는 한 반복적으로 수행된다. 미배선 네트의 유무는 단계 102에서 판단되고, 미배선 네트가 남아있지 않다면 처리는 종료된다(단계 109).
하나의 네트를 배선하는데 있어서, 배선될 네트 상의 단자에 관련한 단자 보호 코스트는 먼저 제거된다(단계 103). 왜냐하면, 배선 그 자체를 배선하는데 있어서, 단자에 대한 배선 경로의 접근을 차단할 필요가 없기 때문이다.
다음에, 코스트 부가 미로법과 같은 배선 방법을 사용하여 최소 코스트가 구해진다(단계 104). 여기서, 배선이 단자 보호 코스트가 설정된 영역을 통과할 때, 코스트는 그 영역을 지나가는 거리(격자의 수 등)와 보호 코스트 코드의 형태에 따라 부가된다.
단자가 다른 네트의 배선 보호 영역 또는 배선에 의해 둘러싸인 때와 같은 경우에, 배선 경로는 찾아지지 않을 것이고(단계 105). 이러한 경우에, 미배선 처리가 수행된다(단계 108). 이러한 처리는 대상 네트가 다른 네트의 배선을 제거한 후에 배선되는 스트립핑-배선 방법을 포함한다. 스트립핑 배선 방법에서, 배선될(이하 네트 A라고 함) 네트의 배선에 장해를 주는 모든 네트 또는 네트 B의 그룹은 제거되고, 그 이후 네트 A의 배선이 수행된다. 네트 A에 대한 모든 장해물이 제거되어, 네트 A의 배선이 확실하게 이루어질 수 있다. 게다가, 네트 A는 네트 B의 배선에 대해 장해를 주지 않아야 하기 때문에, 규정된 단자 보호 코스트는 네트 A를 배선할 때 네트 B에 설정되고, 네트 B 배선은 네트 A 배선이 완료된 후에 수행된다.
배선 경로가 발견될 때(단계 105). 배선 경로가 기록된다(단계 106).
다음 네트의 배선의 경우, 단자 보호 코스트가 현재의 네트 내의 미배선된 것으로 남은 단자, 즉 미배선 단자에 대해 새롭게 설정된다(단계 107). 2개의 단자를 갖는 네트의 경우, 배선은 단계 102-106의 처리에 의해 완료되고, 단자는 서로 접속된다. 그러나, 3개 이상의 단자를 갖는 네트의 경우, 배선 처리는 단계 102-106의 공정을 여러번 반복함으로써 완료된다. 따라서, 네트의 배선이 단계 106의 공정이 끝난 이후에 완료되지 않으면, 단자 보호 코스트는 네트의 미배선 단자에 대해 설정된다. 이 네트의 배선이 완료될 때, 단자 보호 코스트의 설정이 수행되지 않는다.
다음에, 본 발명의 실시예의 효과가 배선의 구체적인 예를 이용하여 설명된다. 다음의 3가지 방법이 배선 영역에 대해 비교된다: (A) 단자 보호를 설정하지 않고 배선을 수행하는 방법, (B) 단자 보호를 위해 배선 금지를 설정한 후에 배선을 수행하는 방법, 및 (C) 단자 보호를 위해 단자 보호 코스트를 설정한 후에 배선을 수행하는 방법. 방법(C)는 본 발명의 방법에 대응하고, 방법(B)는 일본 특허 출원 번호 274751/91에 개시된 방법에 대응한다.
비교의 결과가 테이블 1에 도시되어 있다. 테이블에 도시한 바와 같이, 단자 보호가 설정되지 않는 배선에서 (A), 다른 네트의 제2층 배선이 제1층의 단자를 지나 통과하기 때문에 3개의 네트가 배선될 수 없었고, 배선 접속이 이루어지지 못했다. 배선 길이의 비교를 가능하게 하기 위해, 미배선 네트는 다른 네트와 중첩 함에도 불구하고 궁극적으로 배선되지 않았다. 단자가 보호된, 방법 B 또는 C에서 미배선 네트가 남지 않았다. 그럼에도 불구하고, 테이블 1에 도시한 바와 같이, 방법 C는 방법B에서 보다 짧은 배선 길이와 적은 관통홀로 되었다.
이러한 비교기 근거가 제2도 및 제6도에 도시한 실제 배선 결과를 이용하여 설명될 수 있다.
제2도는 종래 기술의 방법(B)에 의한 배선의 결과를 도시하고, 제6도는 본 발명의 방법(C)에 의한 배선의 결과를 도시한다. 제2도 및 제6도에서, 두꺼운 실선은 제2 금속층 배선을 나타내고 파선은 제1 금속층 배선을 나타내며, x는 제1 및 제2 금속층을 접속하는 관통홀을 나타내고, 배선(206 및 209)는 이미 완료된 배선을 나타낸다.
종래 기술의 방법은 먼저 제2도를 참조하여 설명된다. 제2도에서, 단자(201)과 단자(202)를 연결하는 네트(이하 네트 N이라고 함)가 주목되어야 한다. 배선은 이 네트를 배선하는 때에 단자(203)에 아직 접속되어 있지 않기 때문에, 배선 금지 영역(204)는 단자를 보호하기 위해 단자(203)의 부근에 설정된다. 배선 금지 영역(204)는 단자(230)의 배선 인출 방향으로(즉, 수직 방향으로) 여러개의 격자의 길이에 대해 설정되고, 결과적으로, 배선 경로(205)가 도면에 도시된 바와 같이 네트 N의 배선 금지 영역(204)를 피하기 때문에, 경로는 가장 짧은 가능한 길이보다 긴 2 격자이다.
유사하게, 제6도에서, 단자 보호 코스트가 미배선 단자(203)으로부터 규정된 범위 내에 놓인 영역(207)(단자 보호 영역이라고도 함)에서 설정된다. 바꾸어 말하면, 제6도에 도시한 본 발명의 배선 방법에서, 단자 보호 코스트는 2개의 격자의 길이에 대한 배선보다 작은 값으로 설정된다. 예를 들어, 하나의 격자의 길이에 대한 배선의 코스트가 4라면, 하나의 격자에 대한 단자 보호 배선 코스트는 5로 설정된다. 크기 5의 코스트가 단자(203)의 위치로부터 수직 방향으로 2개의 격자 내에 놓인 제2 금속층 내의 격자에 대해 설정된다.
따라서, 2 격자가 긴(4 × 2 = 8의 코스트 과잉) 제2도의 배선과 비교할 때, 하나의 격자의 거리에 의한 단자 보호 영역(207) 내로의 총 코스트는 (8 - 5 = 3)만큼 낮고, 따라서, 경로(208)은 네트 N의 경로로서 선택된다. 만약, 예를 들어 배선이 2개의 격자의 거리에 의해 단자 보호 영역으로 들어가기가 허용된다면, 총 코스트는 제2도의 배선 경로(205) 보다 긴 (5 × 2 - 8 = 2)일 것이고 따라서 이 경로는 사용되지 않는다.
제2도의 배선 경로를 제6도의 배선 경로와 비교하면, 양자가 동일한 수의 관통홀을 사용하고 단자(203)의 부근을 피하지만, 제6도의 경로(208)의 배선 길이는 제2도의 배선 경로(206) 보다 2 격자 만큼 짧고, 제6도의 배선이 보다 만족스러운 배선 경로이다.
짧은 배선 경로는 전체 네트의 배선에 의해 소모된 공간을 작게 하기 때문에, 짧은 배선 길이를 갖고 적은 수의 관통홀을 사용하는 배선 경로가 일반적으로 좋은 것으로 고려되어, 적은 영역의 집적 회로를 가능하게 한다.
방법 A가 배선 길이를 가장 짧게 하고 관통홀의 수를 적게 하지만, 다른 네트와 중첩하는 배선이 3개의 나머지 미배선 네트를 포함하기 위해 필요로 되기 때문에, 최종 제품이 제조하는데 있어 실제로 사용 불가능하다.
본 발명에 따른 자동 배선 방법(C)는 단자 보호 코스트를 사용함으로써, 미배선 네트를 남기지 않는 배선을 가능하게 할 뿐만 아니라 종래 기술의 배선 방법(B)에서 나타나는 과도한 배선 길이 및 관통홀의 문제를 없애준다.
본 발명의 상기 설명이 배선 격자를 이용하는 미로법 실시예에 적용되었지만, 본 발명은 이 모드에 제한되지 않고 본 발명의 기본 원리에 따르는 모든 모드를 포함한다. 예를 들어, 위에 설명된 바와 같이, 본 발명은 격자없는 배선 및 세그먼트-탐색법과 같은 다른 배선 방법에도 유사하게 적용될 수 있다.
위에 설명된 바와 같이, 배선 금지 영역이 다른 네트에 의해 발생된 단자에 대한 배선에 장해를 주지 않도록 단자 주위에 설정되는 종래 기술의 배선 방법과 비교할 때, 본 발명의 배선 코스트 결정 방법은 동일한 또는 높은 배선 완료율을 달성하면서 적은 수의 관통홀로 배선을 가능하게 하는 효과를 발휘한다.
또한, 최종의 전체 배선 코스트가 단자로부터의 거리에 좌우되는 코스트 함수에 기초하여 작은 경우에 배선을 단자 보호 영역으로도 들어가도록 배선을 선택함으로써, 본 발명의 자동 배선 방법은 높은 배선 완료율을 보장할 뿐만 아니라 종래 기술의 방법보다 짧은 배선 길이와 게다가 적은 수의 관통홀을 갖는 고품질 배선을 가능하게 한다는 효과를 제공하고 필요한 배선 영역을 감소시킨다. 또한, 상술할 효과 이외에, 청구항 4에서 규정된 본 발명의 자동 배선 방법은 보다 효율적인 배선 처리와 배선 시간의 감소를 도모한다.
그러나, 본 발명의 특성 및 장점이 상기 설명에 기술되었지만, 이 설명은 단자 예시적인 것이고, 첨부된 특허 청구의 범위 내에서 변화가 부품의 배열에서 이루어질 수 있다.

Claims (5)

  1. (a) 모든 네트의 미배선 단자로부터 규정된 범위 내에 단자 보호 코스트를 설정하는 단계, (b)미배선 네트가 존재하는지를 판단하여, 미배선 네트가 존재하지 않을 때 배선을 종료하고, 미배선 네트가 존재하는 한, (c) 배선 대상 네트에서, 상기 네트의 미배선 단자에 설정된 단자 보호 코스트를 해제하는 단계와, (d) 코스트 함수를 최소화시키는 배선 경로를 탐색하는 단계를 실행하고, 최소 코스트 배선 경로의 탐색이 성공한 경우, (e) 네트의 확정된 배선 경로를 기록하는 단계와, (f) 배선된 네트에서, 그 네트의 미배선 단자로부터의 규정된 범위 내에 단자 보호 코스트를 설정하고, 다시 단계(c)로 복귀하는 단계를 실행하고, 또는 최소 코스트 배선 경로에 대한 탐색이 성공하지 않은 경우, (g) 규정된 미배선 처리를 수행한 후에 다시 단계(c)로 복귀하는 단계를 포함하는 것을 특징으로 하는 자동 배선 방법.
  2. 제1항에 있어서, 단계(a)에서의 상기 단자 보호 코스트의 설정은 단자로부터의 거리에 따라 값이 변화하는 코스트를 배선 경로에 할당하는 것으로 이루어지는 것을 특징으로 하는 자동 배선 방법.
  3. 제2항에 있어서, 상기 코스트의 가중은 상기 단자로부터의 거리에 따라 감소하는 것을 특징으로 하는 자동 배선 방법.
  4. 제1항에 있어서, 단계(d)에서의 상기 코스트는 코스트값이 다른 네트의 미배선 단자로부터 규정된 범위 내에서 통과하는 경로에 대해 증가하도록 되는 것을 특징으로 하는 자동 배선 방법.
  5. 제4항에 있어서, 단계(d)에서, 최소 코스트 배선 경로에 대한 탐색이 성공하지 않은 경우에, 규정된 미배선 처리는 그 배선 경로를 차단하는 배선을 제거하고 배선을 재시도하는 것을 특징으로 하는 자동 배선 방법.
KR1019950013401A 1994-05-26 1995-05-26 자동 배선 방법 KR0148299B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-134917 1994-05-26
JP6134917A JP2687879B2 (ja) 1994-05-26 1994-05-26 自動配線方法

Publications (2)

Publication Number Publication Date
KR950034687A KR950034687A (ko) 1995-12-28
KR0148299B1 true KR0148299B1 (ko) 1998-12-01

Family

ID=15139561

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013401A KR0148299B1 (ko) 1994-05-26 1995-05-26 자동 배선 방법

Country Status (3)

Country Link
US (1) US5757089A (ko)
JP (1) JP2687879B2 (ko)
KR (1) KR0148299B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102226910B1 (ko) * 2019-12-24 2021-03-11 아주대학교 산학협력단 Pcb 팬아웃 최적화 장치 및 그 동작 방법

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266802B1 (en) * 1997-10-27 2001-07-24 International Business Machines Corporation Detailed grid point layout using a massively parallel logic including an emulator/simulator paradigm
US6324675B1 (en) * 1998-12-18 2001-11-27 Synopsys, Inc. Efficient iterative, gridless, cost-based fine router for computer controlled integrated circuit design
US7016794B2 (en) * 1999-03-16 2006-03-21 Lsi Logic Corporation Floor plan development electromigration and voltage drop analysis tool
JP3094104B1 (ja) * 1999-08-31 2000-10-03 工業技術院長 超電導磁気浮上輸送システム
JP3389196B2 (ja) * 2000-04-17 2003-03-24 エヌイーシーマイクロシステム株式会社 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
US6889372B1 (en) 2000-07-15 2005-05-03 Cadence Design Systems Inc. Method and apparatus for routing
US6898773B1 (en) 2002-01-22 2005-05-24 Cadence Design Systems, Inc. Method and apparatus for producing multi-layer topological routes
US6516455B1 (en) * 2000-12-06 2003-02-04 Cadence Design Systems, Inc. Partitioning placement method using diagonal cutlines
US6957410B2 (en) * 2000-12-07 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for adaptively selecting the wiring model for a design region
US7003754B2 (en) * 2000-12-07 2006-02-21 Cadence Design Systems, Inc. Routing method and apparatus that use of diagonal routes
US6826737B2 (en) * 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US7055120B2 (en) 2000-12-06 2006-05-30 Cadence Design Systems, Inc. Method and apparatus for placing circuit modules
US7024650B2 (en) * 2000-12-06 2006-04-04 Cadence Design Systems, Inc. Method and apparatus for considering diagonal wiring in placement
JP2004529402A (ja) * 2000-12-06 2004-09-24 シンプレックス ソリューションズ、インコーポレイテッド 配置の際に対角線配線を考慮に入れるための方法および装置
US7080336B2 (en) * 2000-12-06 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for computing placement costs
US7073150B2 (en) * 2000-12-07 2006-07-04 Cadence Design Systems, Inc. Hierarchical routing method and apparatus that use diagonal routes
US6915501B2 (en) * 2001-01-19 2005-07-05 Cadence Design Systems, Inc. LP method and apparatus for identifying routes
US6738960B2 (en) * 2001-01-19 2004-05-18 Cadence Design Systems, Inc. Method and apparatus for producing sub-optimal routes for a net by generating fake configurations
US6877146B1 (en) 2001-06-03 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6957408B1 (en) 2002-01-22 2005-10-18 Cadence Design Systems, Inc. Method and apparatus for routing nets in an integrated circuit layout
US7107564B1 (en) * 2001-06-03 2006-09-12 Cadence Design Systems, Inc. Method and apparatus for routing a set of nets
US6829757B1 (en) 2001-06-03 2004-12-07 Cadence Design Systems, Inc. Method and apparatus for generating multi-layer routes
US7069530B1 (en) 2001-06-03 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for routing groups of paths
US6957411B1 (en) 2001-06-03 2005-10-18 Cadence Design Systems, Inc. Gridless IC layout and method and apparatus for generating such a layout
US6795958B2 (en) 2001-08-23 2004-09-21 Cadence Design Systems, Inc. Method and apparatus for generating routes for groups of related node configurations
US6877149B2 (en) 2001-08-23 2005-04-05 Cadence Design Systems, Inc. Method and apparatus for pre-computing routes
US7143382B2 (en) 2001-08-23 2006-11-28 Cadence Design Systems, Inc. Method and apparatus for storing routes
US6931616B2 (en) * 2001-08-23 2005-08-16 Cadence Design Systems, Inc. Routing method and apparatus
US7058913B1 (en) 2001-09-06 2006-06-06 Cadence Design Systems, Inc. Analytical placement method and apparatus
US6944841B1 (en) 2002-01-22 2005-09-13 Cadence Design Systems, Inc. Method and apparatus for proportionate costing of vias
US7096449B1 (en) 2002-01-22 2006-08-22 Cadence Design Systems, Inc. Layouts with routes with different widths in different directions on the same layer, and method and apparatus for generating such layouts
US7089524B1 (en) 2002-01-22 2006-08-08 Cadence Design Systems, Inc. Topological vias route wherein the topological via does not have a coordinate within the region
US7036105B1 (en) 2002-01-22 2006-04-25 Cadence Design Systems, Inc. Integrated circuits with at least one layer that has more than one preferred interconnect direction, and method for manufacturing such IC's
US7117468B1 (en) 2002-01-22 2006-10-03 Cadence Design Systems, Inc. Layouts with routes with different spacings in different directions on the same layer, and method and apparatus for generating such layouts
US7013451B1 (en) 2002-01-22 2006-03-14 Cadence Design Systems, Inc. Method and apparatus for performing routability checking
US6938234B1 (en) 2002-01-22 2005-08-30 Cadence Design Systems, Inc. Method and apparatus for defining vias
US6892371B1 (en) 2002-01-22 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for performing geometric routing
US7080329B1 (en) 2002-01-22 2006-07-18 Cadence Design Systems, Inc. Method and apparatus for identifying optimized via locations
US7058917B1 (en) 2002-06-04 2006-06-06 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7051298B1 (en) 2002-06-04 2006-05-23 Cadence Design Systems, Inc. Method and apparatus for specifying a distance between an external state and a set of states in space
US7069531B1 (en) 2002-07-15 2006-06-27 Cadence Design Systems, Inc. Method and apparatus for identifying a path between source and target states in a space with more than two dimensions
US7047512B1 (en) 2002-06-04 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for specifying a cost function that represents the estimated distance between an external state and a set of states in a space
US7480885B2 (en) * 2002-11-18 2009-01-20 Cadence Design Systems, Inc. Method and apparatus for routing with independent goals on different layers
US7171635B2 (en) * 2002-11-18 2007-01-30 Cadence Design Systems, Inc. Method and apparatus for routing
US6988257B2 (en) * 2002-11-18 2006-01-17 Cadence Design Systems, Inc. Method and apparatus for routing
US7624367B2 (en) 2002-11-18 2009-11-24 Cadence Design Systems, Inc. Method and system for routing
US6892369B2 (en) * 2002-11-18 2005-05-10 Cadence Design Systems, Inc. Method and apparatus for costing routes of nets
US7003752B2 (en) * 2002-11-18 2006-02-21 Cadence Design Systems, Inc. Method and apparatus for routing
US7080342B2 (en) * 2002-11-18 2006-07-18 Cadence Design Systems, Inc Method and apparatus for computing capacity of a region for non-Manhattan routing
US7010771B2 (en) * 2002-11-18 2006-03-07 Cadence Design Systems, Inc. Method and apparatus for searching for a global path
US6996789B2 (en) * 2002-11-18 2006-02-07 Cadence Design Systems, Inc. Method and apparatus for performing an exponential path search
US7093221B2 (en) * 2002-11-18 2006-08-15 Cadence Design Systems, Inc. Method and apparatus for identifying a group of routes for a set of nets
US7216308B2 (en) * 2002-11-18 2007-05-08 Cadence Design Systems, Inc. Method and apparatus for solving an optimization problem in an integrated circuit layout
US7047513B2 (en) * 2002-11-18 2006-05-16 Cadence Design Systems, Inc. Method and apparatus for searching for a three-dimensional global path
US7506295B1 (en) 2002-12-31 2009-03-17 Cadence Design Systems, Inc. Non manhattan floor plan architecture for integrated circuits
US7013445B1 (en) 2002-12-31 2006-03-14 Cadence Design Systems, Inc. Post processor for optimizing manhattan integrated circuits placements into non manhattan placements
US7089519B1 (en) 2002-12-31 2006-08-08 Cadence Design System, Inc. Method and system for performing placement on non Manhattan semiconductor integrated circuits
US7373628B1 (en) 2004-06-01 2008-05-13 Pulsic Limited Method of automatically routing nets using a Steiner tree
US7131096B1 (en) 2004-06-01 2006-10-31 Pulsic Limited Method of automatically routing nets according to current density rules
US8095903B2 (en) * 2004-06-01 2012-01-10 Pulsic Limited Automatically routing nets with variable spacing
US7784010B1 (en) 2004-06-01 2010-08-24 Pulsic Limited Automatic routing system with variable width interconnect
US7257797B1 (en) 2004-06-07 2007-08-14 Pulsic Limited Method of automatic shape-based routing of interconnects in spines for integrated circuit design
US20060053393A1 (en) * 2004-09-03 2006-03-09 Cowan Christopher R Method of improving routes of nets in circuits
JP4514646B2 (ja) * 2005-04-27 2010-07-28 パナソニック株式会社 電磁波障害解析方法および電磁波障害解析装置およびこれを用いた半導体装置の製造方法
WO2007074402A2 (en) 2005-06-21 2007-07-05 Pulsic Limited High-speed shape-based router
US7603644B2 (en) 2005-06-24 2009-10-13 Pulsic Limited Integrated circuit routing and compaction
US7363607B2 (en) 2005-11-08 2008-04-22 Pulsic Limited Method of automatically routing nets according to parasitic constraint rules
US8161446B2 (en) * 2008-09-23 2012-04-17 Qualcomm Incorporated System and method of connecting a macro cell to a system power supply
US8458636B1 (en) 2009-03-18 2013-06-04 Pulsic Limited Filling vacant areas of an integrated circuit design
JP5418341B2 (ja) * 2010-03-19 2014-02-19 富士通株式会社 設計支援プログラム、設計支援装置および設計支援方法
US8863048B1 (en) * 2013-03-15 2014-10-14 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing multiple-patterning-aware correct-by-construction layout processing for an electronic design
US9286432B1 (en) * 2013-03-15 2016-03-15 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing correct-by-construction physical designs with multiple-patterning-awareness
US9087174B1 (en) 2013-03-15 2015-07-21 Cadence Design Systems, Inc. Methods, systems, and articles of manufacture for implementing multiple-patterning-aware design rule check for electronic designs

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770598B2 (ja) * 1986-03-20 1995-07-31 株式会社東芝 半導体集積回路装置の配線方法
JPS63237436A (ja) * 1987-03-26 1988-10-03 Toshiba Corp 半導体集積回路装置の配線方法
JP2818246B2 (ja) * 1990-03-26 1998-10-30 株式会社東芝 集積回路の自動配線方法
US5361214A (en) * 1990-07-09 1994-11-01 Kabushiki Kaisha Toshiba Method for automatically determining wiring routes
JPH04241677A (ja) * 1991-01-16 1992-08-28 Hokuriku Nippon Denki Software Kk 配線経路探索方式
JPH04256073A (ja) * 1991-02-08 1992-09-10 Hokuriku Nippon Denki Software Kk 配線経路探索方式
JPH05242200A (ja) * 1992-01-31 1993-09-21 Nec Corp 引きはがし再配線処理方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102226910B1 (ko) * 2019-12-24 2021-03-11 아주대학교 산학협력단 Pcb 팬아웃 최적화 장치 및 그 동작 방법

Also Published As

Publication number Publication date
JP2687879B2 (ja) 1997-12-08
US5757089A (en) 1998-05-26
KR950034687A (ko) 1995-12-28
JPH07319951A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
KR0148299B1 (ko) 자동 배선 방법
US5615128A (en) Towards optimal steiner tree routing in the presence of rectilinear obstacles
US7506289B1 (en) Approach for routing an integrated circuit
Tseng et al. Timing and crosstalk driven area routing
Wimer et al. Optimal aspect ratios of building blocks in VLSI
Dees et al. Automated rip-up and reroute techniques
US5598343A (en) Method of segmenting an FPGA channel architecture for maximum routability and performance
GB2376770A (en) Access cells and method for insertion in integrated circuits
CN111553125A (zh) 一种考虑先进技术的超大规模集成电路详细布线方法
JP2002528795A (ja) 集積回路のルーティングに関するアプローチ
Cong et al. Via design rule consideration in multi-layer maze routing algorithms
CN115983190B (zh) 一种满足多重掩膜约束的集成电路版图布线方法、装置及存储介质
Liu et al. Chip-level area routing
US5825659A (en) Method for local rip-up and reroute of signal paths in an IC design
JP2002217300A (ja) セル配置方法
Chen et al. Layer assignment for yield enhancement
Yao et al. Multilevel routing with redundant via insertion
CN116663480B (zh) 一种超大规模集成电路版图的屏蔽线生成方法
JPH0261772A (ja) 自動配線装置
Liu et al. Optimizing the antenna area and separators in layer assignment of multi-layer global routing
JP3050906B2 (ja) 自動配線方法
JP2656840B2 (ja) チャネル配線装置
Sehgal et al. Datapath cell design strategy for channelless routing
Chien et al. Mask-cost-aware ECO routing
JP3097240B2 (ja) 複数線幅の配線方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010324

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee