KR0146042B1 - 제어/감시 신호전송 시스템 - Google Patents

Abstract

내용 없음

Description

제어/감시 신호 전송 시스템

제1도는 본 발명의 실시예에 따른 제어/감시 신호 전송 시스템의 기본 구조를 도시한 블럭도.

제2도는 본 발명의 실시예에 다른 어드레스 할당형 제어/감시 시스템에 사용된 제어(또는 감시)신호 전송기 유닛 및 제어/감시 유닛의 기본 구조의 회로도.

제3도는 본 발명의 다른 실시예에 따른 시작선 형태의 제어/감시 신호 전송 시스템에 사용된 제어(또는 관리) 신호 수신기 유닛 및 제어(또는 감시) 신호 송신기 유닛의 기본회로도.

제4도는 본 발명의 실시예에 다른 송/수신 타이밍 제어 장치의 구성 회로도.

제5a도는 본 발명의 실시예에 따른 어드레스 할당형 제어/감시 신호 전송 시스템의 제어 신호(또는 감시)신호의 구성을 도시한 회로도.

제5b도는 본 발명의 또다른 실시예에 따른 어드레스 할당형 전송 시스템의 제어(또는 감시) 신호 전송기 유닛의 구성 회로도.

제6a도는 본 발명의 실시예에 따른 시작선 형태의 제어/감시 신호 전송 시스템의 제어(또는 감시) 신호 수신기 유닛의 구성 회로도.

제6b도는 본 발명의 다른 실시예에 따른 시작선 형태의 제어(또는 감시) 신호 송신기 유닛의 구성 회로도.

제7도는 전송 시스템에서 사용한 종결 유닛의 구성 회로도.

제8a도 및 8b도는 제어/감시 신호 전송 시스템의 동작을 설명하는 타이밍도.

제9도는 종결 유닛의 동작을 설명하는 타이밍도.

제10도는 공지된 전송 시스템을 도시한 회로도.

*도면의 주요부분에 대한 부호의 설명

10: 제어기 13: 송/수신 타이밍 제어 장치

14: 제어 신호 수신기 유닛 15: 감시 신호 송신기 유닛

16: 한 세트의 장치 17: 센서

[발명의 배경]

[발명의 분야]

본 발명은 일반적으로 제어 신호 및 감시 신호를 전송하기 위한 시스템에 관한 것이다. 특히 본 발명은, 하나의 중앙국과 적어도 하나의 지방국을 포함하는 양방향 제어/감시 신호 전송 시스템에 관한 것으로서, 상기 지방국은 중앙국으로부터 원격 위치에 있으며 공통 데이터 신호 전송라인에 의해 접속되고, 또한 적어도 하나의 제어 및 감시될 기구, 장치, 또는 머신(이하, 피제어 장치로서도 언급됨) 포함하고 있으며, 이 시스템에서는, 중앙국에서 병렬로 발생된 제어 신호는 병렬-직렬 변환을 받아, 지방국에 직렬로 전송되어, 다시 직렬-병렬 변환을 받은 후에 피제어 장치를 병렬로 제어하게 되며, 지방국에서는, 피제어 장치의 여러 동작상태를 나타내는 감시 신호가 발생되어 병렬-직렬 변환을 받은 다음 공통 데이터 신호 전송 라인을 이용하여 중앙국으로 전송되게 된다. 중앙 제어국에 있어서, 직렬 감시 신호가 평가를 위해 병렬 신호로 변환된다.

[종래의 기술]

자동 제어 기술 분야에서는 제어 신호가 시퀀스 제어기, 프로그램 가능 제어기, 컴퓨터 등을 포함하는 제어국으로부터 전송되어, 그 동작을 제어하기 위한 제어국으로부터 멀리 떨어진 위치에 설치된 전기 모터, 솔레노이드, 전자기 밸브, 릴레이, 싸이리스터, 램프등과 같은 다수의 파제어 장치로 전송되도록 되어 있고, 리이드 (reed) 스위치, 마이크로-스위치, 푸쉬-버튼 스위치, 양-상태(온/오프 상태)센서 소자등과 같은 센서 수단에 의해 검출되는 피제어 장치의 상태를 나타내는 감시 신호가 피제어 장치의 동작 상태의 평가를 위해 제어국으로 전송 되도록 되어 있는 신호 전송 시스템이 널리 사용되고 있다.

전술한 형태의 종래 기술의 제어/감시 신호 전송 시스템은, 제어국과 피제어 장치 사이뿐 아니라 제어국과 개별센서 사이에도 접속될, 전력 전송 라인, 제어/감시 신호 전송라인, 클럭 신호 라인, 접지 전위(기준) 라인 및 다른 라인등과 같은 다수의 전송 라인을 필요로 하며, 이것은 필수적으로 전송라인을 배선(wring)하기 위한 많은 양의 하드웨어를 수반하고 비용이 많이 든다. 또한 이 기술의 현재 상황에서는 피제어 장치가 더욱 소형회되어 고밀도로 배치되며 구현되는 경향이 있고, 그 결과로서 이용가능한 공간에서의 제한으로 인해 이들 피제어 장치로의 접근을 하는데 어려움이 따르며 배선을 더욱 복잡하고 곤란하게 한다.

지금까지 알려진 제어/감시 신호 전송 시스템의 한 통상적인 것으로서, 제어국과 피제어 장치가, 데이터 또는 정보 신호가 중복되는 전력을 피제어 장치로 전송 하기에 적합한 전력 전송 라인과 접지 전위 라인에 의해 상호 접속되어 있는 시스템이 언급될 수 있다. 예를들어 일본국 특허공보 제 4239호(1986년)가 참조될 수 있다. 그러나 이와 같은 시스템에는, 제어국과 다수의 피제어 장치 사이의 테이타 또는 전송 신호의 전송 또는 전달에 많은 시간이 걸리고, 전송되는 정보 신호에 복수 비트를 각각 포함하는 어드레스 정보가 포함되어 있기 때문에 어드레스를 검출하기 위한 메타니즘이 필요하다는 문제점이 있다.

전술한 바와 같은 종래 기술의 제어/감시 신호 전송 시스템의 문제점을 해결하기 위한 시도로서, 본원의 발명자중 한 사람은 다른 발명자와의 혈력을 통해, 1988년 8월 26일에 출원된 REMOTE CONTROL SYSTEM OF SERIAL/ PARALLEL CONVERSION TYPE란 제목의 미합중국 특허원 제 237,387호와 1988년 9월 2일에 출원된 SERIAL TRANSMISSION SYSTEM OF PARALLEL SENSOR SIGNAL이란 제목의 미합중국 특허원 제 241,019호에 공개된 바와 같은 개선된 신호 전송 시스템을 개발하였으며, 이들 출원은 본원의 양수인에 양도되었으며 모두 참조에 의해 본원에 병합되어 있다. 이들 시스템에서는, 피제어 장치를 구동 시키기 위한 전력을 전송하도록 교유하게 규정된 단일 전력 전송 라인을 이용하여 클럭 신호와 함께 제어 신호 도는 감시 신호가 전송되며, 그래서 제어국과 피제어 장치 사이뿐만 아니라 제어국과 개별 센서 사이의 배선을 위한 하드웨어의 양이 뚜렷하게 축소될 수 있다.

본 발명을 보다 잘 이해하기 위해, 미합중국 특허원 제 237,387호에 공개된 직렬-병렬 변환 형태의 원격 제어 시스템이 이 출원의 제1도에 거의 대응하는 첨부 도면 제10도를 참조하여 설명하게 된다.

제10도를 참조하면, 참조 번호 95는 중앙국을 나타내고, 참조 번호 96은 일반적으로 시작 비트 유닛(97)과 변환 유닛(98)을 포함하는 지방국을 나타낸다. 중앙국(95)에서, 제어 명령을 나타내는 데이터가 시퀀스 제어기와 같은 제어기(도시 생략)로부터 적당한 입력 유닛(도시 생략)을 통해 병렬데이타 비트의 형태로 병렬-대-직렬(병렬/직렬)변환회로(951)에 외부적으로 입력된다. 상기 병렬/직렬 변환 회로는 클럭 신호 발생기(OSC) (952)에 의해 발생된 클럭 신호에 의해 명령되는 타이밍하에 입력 데이터 비트를 직렬 신호 펄스로 변환 시킨다. 발생된 직렬 신호 펄스는 클럭 펄스와 함께 신호 변환회로(953)에 입력된다. 상기 신호 변환 회로(953)는 그 기능에 있어 DC 전력에 직렬 신호 펄스와 클럭 펄스를 중복시키는 작용을 한다. 직렬 신호 펄스와 클럭 펄스가 중복되어 신호변환 호로(953)로부터 출력된 DC 전력은 다음에, 제 10도의 (A)에 도시된 바와 같은 파형을 가진 직렬 출력 신호 OUT로서 라인으로 보내진다.

부가적으로, 신호 변환 회로(953)는 전술한 바와 같이 전력상에 중복된 펄스열의 시작부와 동기하여 시작 신호 START를 발생하도록 설계되어 있는데, 제10도의 (B)를 참조하면, 시작 신호는 START표시가 된 라인(955)으로 보내진다. 부수적으로, 참조 번호 956은 접지 전위 라인(GND)을 나타낸다.

신호 변환 회로(953)으로부터 출력된 DC전력은 제1도의 (A)에 도시된 바와 같은 파형을 취한다. 특히, 레벨 V_X는 DC전력의 전압 레벨(볼트)을 나타내고, V_X/2는 논리 0레벨의 명령 또는 제어 신호 펄스에 대응하는 전압 레벨을 나타내고, 0(제로)은 논리 1의 명령 또는 제어 신호 펄스에 대응하는 전압 레벨(제로 볼트)을 나타내며, 여기서 논리 1과 0레벨은 클럭 펄스와 개별적으로 동기된다.

라인(954)을 통해 지방국(96)에 의한 펄스-중복된 전력 OUT을 수신하면, 부하 구동 전력 복원 회로(972)는 입력 펄스-중복된 전력으로부터 펄스 성분을 제거함으로써 출력 회로(988,989)에 접속된 피제어 장치 또는 부하를 여자 또는 구동시키기 위해 레벨와 거의 동일한 전압 레벨을 가진 전력을 재생한다. 일력 펄스-중복된 전력은 또한 안정화된 정전압 전력 발생 회로 또는 전압 변환기 (CV)(971,981)에도 공급되며, 그래서 정전압(V_X보다 낮은 전력을 가짐)이 발생되어, 지방국의 여러 구성 회로에 소스 전압으로서 공급되게 되는데, 상기 모든 구성 회로는 저전력 소비 형태의 전자 회로로 이루어진다. 부하 구동 전략 복원 회로(load driving power restoration circuit, 972)의 출력은 제어될 장치 또는 부하 (도시 생략)가 접속되어 있는 출력 회로(988,989)의 전력 입력 단자에 교대로 접속되게 되는 라인(V_d)에 연결된다. 전력라인(V_d)은 또한, 중앙 제어국(95)으로부터 전원이 어떤 이유로 중단되어야할 때 조차도 부하가 작동될 수 있도록 긴급용 DC 전원의 단자(974)에 접속될 수도 있다. 정전압 전원 회로(971)에 의해 에너지 공급되며, 시작 비트 유닛(97)의 일부를 구성하는 시작 신호 검출 회로(973)는 논리 1의 제 1 펄스 t₁(제 10도(A) 참조)과 동기하여 신호 라인(955)을 통해 공급되는 시작 신호 st를 검출한다. 검출된 개시 펄스는 신호 분재 회로(983)에 공급된다. 한편, 전력 라인(954)에 접속된 신호 추출 회로(982)는 펄스 레벨에 대해 구별하여 중복된 데이터 신호 펄스를 검출하여, 검출된 클럭 펄스 ck와 일반적으로 dt로 표시된 논리 레벨 0 및 1의 데이터 신호 펄스를 출력하게 된다.

클럭 펄스 ck는 시작 신호 검출 회로(973)로부터 출력된 시작 신호 st의 논리 1 펄스가 신호 분배 회로(983)에 입력될 수 있도록 하기 위해 신호 분배 회로(983)에 공급되며, 그 결과 신호 분배 회로(983)의 제1단자 출력 단자 Q1 로부터 논리 레벨 1의 펄스가 발생되어, 랫치 회로(984)의 클럭 일력 단자 CP에 공급되게 된다.

그러므로, 클럭 펄스 ck의 타이밍에서, 랫치 회로(984)의 제어 펄스 입력 단자 D에 입력된 논리 1 의 제1데이타 펄스(제10도의 (A)에 도시된 펄스 t₁)가 랫치 회로에 의해 랫치된다. 결과적으로, 랫치 회로(984)의 출력 단자 Q로부터 출력 신호가 발생되어, 스위치로 구성될 수도 있는 출력 회로(988)를 턴온시키게 된다. 그래서, 전력 복원 회로(972)에 의해 발생된 전력은 전기적으로 에너지 공급될 출력 회로(988)에 접속된 장치에 공급 된다. 이와 같은 장치는 비록 도시되진 않았지만, 전자가 밸브의 솔레노이드, 전기 모터, 릴레이 등이 될 수도 있다.

제10도의 (A)에 도시된 펄스열에서 시작점 t₂에서의 라인(954)상의 철스 형상은 논리 0이다. 결과적으로, 펄스 추출 회로(982)는 그 출력으로서 클럭 펄스 ck 및 논리 0의 데이터 신호 펄스 dt를 발생한다. 클럭 펄스 ck는 신호 분배 회로(983)에 인가되며, 그 결과로서 선행 시간점 t₁에서 신호 분배 회로(983)의 제 1단에서 셋트된 논리 1의 데이터가 신호 분배 회로(983)의 제2단으로 시프트되며, 그래서 논리 1의 데이터 신호 펄스가 출력 단자 Q2에서 발생되어 랫치 회로(985)의 클럭 입력 단자 CP에 인가되게 된다. 이 결과로, 펄스 추출 회호(982)로부터 출력된 논리 0의 신호 펄스가 랫치 회로(985)에 의해 랫치되어 보유된다. 이때 랫치 회로(985)의 출력 단자 Q로부터 발생되는 출력 신호는 없다.

신호 분배 회로(983)의 출력 단자 Q₂로부터의 클럭 펄스의 출력과 동시에, 후속단 시작 신호 발생 회로(987)가 신호 분배 회로(983)의 출력 단자

에서 나타나는 신호에 응답하여 구동되며, 그래서 시작 신호가 후속 변환 유닛에 공급되게 된다.

전술한 설명으로부터 알게 되는 바와 같이, 전송 라인(954)을 통해 직렬로 전송된 제어 데이터 펄스열은 지방국의 변화 유닛(98)에서 직렬/병렬 변환을 받으며, 그래서 변환 유닛(98)의 출력측에 접속된 출력 회로(988,989)뿐만 아니라 후속 변환 유닛(제10도에 도시 생략)의 출력 회로는 3개의 출력 회로와 3개의 랫치 회로가 후속 변환 유닛에 제공되고 신호 분재 회로가 3개의 단에 구성된다는 가정아래 제 10도의 (A)에 도시된 제어 데이터 펄스열에 응답하여 각각 ON, OFF, ON, OFF 및 OFF의 상태로 셋트된다. 전술한 상태는 중앙국(95)으로부터 다음의 제어 데이터 펄스열이 발생될때까지 그대로 유지된다.

전술로부터 명백한 바와 같이, 미합중국 특허원 제237,387호의 주제는 중앙국으로부터의 제어 신호를 제어될 원격 위치의 장치에 전송하기 위한 전송 시스템에 관한 것이다. 한편, 위에서 인용된 미합중국 특허원 제 241,019호는 피제어 장치의 동작 상태의 처리 또는 평가를 위해 여러 감시 신호를 중앙국에 전송하기 위한 감시 신호 전송 시스템을 공개하고 있는데, 이 시스템은 제 10도를 참조하여 전술된 것과 비슷한 개념에 근거하고 있다. 요약하명, 미합중국 특허원 제 241,019호에 공개된 시스템에서는, 일련의 클럭 펄스를 포함하는 클럭 신호가 중앙 제어국으로부터, 전력상에 중복에 있어 전력 전송 라인에 의한 방식으로 피제어 장치의 상태를 감시하기 위한 센서를 갖춘 지방국으로 공급된다. 지방국에서, 센서 및 지방국을 구성하는 다른 회로를 구동시키기 위한 전력은 클럭 신호를 추출하는 동안에 복원된다. 클럭 펄스의 타이밍에서 주사된 센서의 상태에 따라, 전송 라인상의 전압 레벨은 전압이 논리 1(관련 피제어 장치의 ON- 상태를 나타냄)과 논리 0의 센서 출력에 따라 제로 볼트 및 V_X/2볼트를 취하도록 클럭 펄스 위치에서 변조된다. 전압 레벨은 평가 또는 감시 목적을 위해 중앙국에서의 클럭 신호와 동기하여 순차적으로 검출된다. 특히, 상기 특허원을 참조해 볼 수 있다.

전술로부터 알게 되는 바와 같이, 상기 전송 시스템이 제어(데이타) 신호와 감지(센서) 신호 모두를 전송하기 위해 단순하게 결합될 때, 한쌍의 개별 전송 라인, 즉, 중앙제어국으로부터의 제어 신호를 지방국에 전송하기 위한 라인과, 지방국으로부터 피제어 장치의 상태를 나타내는 감시 또는 센서 신호를 중앙국으로 전송하기 위한 다른 라인이 필요한데, 이것은 전력에 중복하여 클럭 신호와 시작 신호를 발생하기 위한 대응 메카니즘이 두 시스템에 대해 개별적으로 중앙국에 제공될 필요가 있다는 것을 의미하며, 이것은 중앙제어국과 지방국 또는 센서 사이의 접속에 있어 복잡성뿐만 아니라 하드웨어의 양의 현저한 증가를 수반하여, 불리하게도 고비용을 초래한다.

더욱이, 다수의 지방국이 전술한 시스템에서 중앙국에 접속될 때, 지방국은 시프트를 근거로 하여 작동되는데, 여기서, 선행단으로부터 시작 신호를 수신하면, 제어 신호(전력에 중복되어 있으며 클럭 신호의 타이밍에서 추출된)는 각각의 지방국에서 제어될 장치(또는 센서)중 선도(leading)장치에 인가된다. 이런 방식으로, 개별 피제어 장치(또는 센서)뿐만 아니라 지방국은 각각 클럭 신호의 펄스의 통상적인 수에 대응하는 어드레스를 고정적으로 할당받는다. 예를들어, 제1 지방국이 10개의 제어될 장치를 갖추고 있다고 가정하면, 중앙국으로부터 공급되는 제1 내지 제10 클럭 펄스 신호는 이 순서대로 피제어 장치에 순차적으로 인가되며(제 1클럭 펄스 신호는 시작 신호와 동기화되며, 이 시작 신호를 나타내며, 클럭 펄스 신호는 제어 정보를 전달한다), 제 2 지방국에 접속된 장치는 제 11 클럭 펄스로부터 시작하여 순차적으로 구동 된다. 결과적으로, 제어될 장치(또는 센서)를 추가 또는 제거함으로써 구조적 변형 또는 재구성이 수행되어야 할 때, 피제어 장치에 할당되는 어드레스도 대응하여 필수적으로 변형되어야 하는데, 이것은 중앙국에 병합 또는 접속된 프로그램가능 제어기에서 실행되는 프로그램도 변형되어야 하고, 그래서 시스템 재구성이 쉽게 실현될 수 없다는 문제를 야기하게 된다는 것을 의미한다.

또한, 선출원에 공개된 시스템에서, 중앙구에서 발생된 시작 신호와 동기화된 클럭 펄스 신호는 제 1 지방국에 의해 수신되는데, 여기서, 제 1 지방국에 속한 장치를 제어를 완료하면, 제 1 지방국에서 시자 신호가 발생되어 관련 장치에 대한 순차 제어를 시작하기 위해 제 2 지방국에 공급되게 된다. 이런 방식으로, 시작 신호는 지방국에(클럭 펄스 신호에 의해 전달되는)제어 정보를 순차적으로 공급하기 위해 연속적으로 지방국에 전송되어야 한다. 결과적으로, 시작 신호에 대한 전송 라인이 중앙국에 전송되어야 한다. 결과적으로, 시작 신호에 대한 전송 라인이 중앙국과 제 1 지방국 사이뿐만 아니라 인접 지방국 사이에도 제공될 필요가 있다. 이것은 불리하게도 배선을 위한 하드웨어의 양이 증가된다는 것을 의미한다.

[발명의 개요]

그러므로, 본 발명의 목적은 전술한 종래 기술 시스템의 문제점이 거의 없고, 제어 신호와 감시 신호가 단일 데이터 전송 라인을 통해 전송될 수 잇는 제어/감시 신호 전송 시스템을 제공하는 것이다.

본 발명은 다른 목적은 피제어 장치 및/또는 센서의 추가 또는 제거와 같이 시스템 구성의 재구성 또는 변형이 쉽게 실현될 수 있는 제어/감시 신호 전송 시스템을 제공하는 것이다.

본 발명의 또다른 목적은 종래 기술 시스템에서 필요로 되는 시작 신호 라인이 필요없고, 배선에 수반 되는 하드웨어 뿐만 아니라 노동력도 뚜렷하게 감소될 수 있는 제어/감시 신호 전송 시스템을 제공하는 것이다.

후술하는 바와 같이 명백해질 상기 목적 및 다른 목적의 관점에서, 본 발명의 일반적인 관점에 따라, 제어기로부터 피제어 장치로 제어 신호를 전송하고 피제어 장치를 감시하는 센서로부터 감시 신호를 공통 데이터 신호 라인을 통해 제어기에 전송하기 위한 양방향 제어/감시 신호 전송 시스템이 제공된다. 이 시스템은 타이밍 신호를 발생하기 위한 타이밍 발생기를 포함하는 전송/수신 타이밍 제어 장치와, 소정의 일정 레벨의 전원 공급 전압을 발생하기 위한 전원 공급 회로와, 전원 공급 전압과 다른 전압 레벨을 갖고 타이밍 신호의 제어하에 데이터 신호 라인으로 출력되는 일련의 펄스형 전압 신호로 전원 공급 전원을 변환시키기 위한 전압 변환 회로와, 타이밍 신호의 타이밍하에 제어기로부터 병렬로 공급되는 제어 데이터로 직렬 펄스형 전압 신호의 레벨을 변조시키기 위해 데이터 신호 라인에 접속된 제 1 송신기 유닛과 감시 신호를 제어기에 병렬로 공급하기 위해 데이터 신호로부터 센서에서 양호한 직렬 감시 신호를 추출하기 위해 공통 신호 데이터 라인에 의해 제어기와 전송/수신 타이밍 제어 수단에 접속된 데 1 수신기 유닛을 포함하여 데이터 신호 라인을 이용하여 제어기와 전송/수신 타임이 제어 장치에 접속되어 있는 제 1 유닛 그룹과, 피제어 장치에 공급될 제어 테이타를 추출하기 위해 제 1 송신기 유닛으로 공급되는 직렬 펄스형 전압 신호의 레벨을 복조시키기 위해 피제어 장치 및 데이터 라인에 접속된 제 2 수신기 유닛와 상기 제 1 수신기 유닛로의 전송을 위해 센서로부터 병렬로 공급된 감시 데이터 신호로 직렬 퍼스형 전압 신호의 레벨을 변조시키기 위해 센서와 데이터 신호 라인에 접속된 제 2 송신기 유닛을 포함하며 전송/수신 타이밍 제어 장치에 접속된 제 2 유닛 그룹을 구비하고 있다.

본 발명의 양호한 실시예에 있어서, 각 송신 및 수신 장치는 펄스형 전압 신호로부터 각 장치를 구성하는 부품 회로를 전기적으로 여기시키기 위해서 일정 레벨의 전원 전압을 발생시키 위한 제 1 전력 발생 회로와, 펄스형 전압 신호로부터 제어된 장치 및 센서를 각각 전기적으로 구동하기 위한 전원 전압을 발생시키기 위한 제 2 전력 발생 수단을 가질 수 있다.

또한, 제어된 장치 및 센서는 전력 송신 선로에 의하여 송수신 타이밍 제어 수단의 전원 회로 수단으로부터 직접 전기적으로 구동된다.

본 발명을 실행하는 양호한 방식에서, 제 1 장치 그룹의 제 1 송신 장치와, 제 2 장치 그룹의 제 2 수신 장치는 쌍을 이루는 형태로 m개(m1)가 설치되며, 각 장치 그룹에서 소정 순차로 데이터 신호선에 접속된다. 이와 비슷한 방식으로, 제 1 장치 그룹의 제 1 수신 장치와 제 2 장치 그룹의 제 2 송신 장치는 쌍의 형태로 n개가 설치되며, 각 장치 그루버에서 소정의 순차로 데이터 신호선에 접속된다. 본 경우에 있어서, 관련 송신 및 수신 장치는 제어 데이터 신호 및 감시 신호를 타이밍 신호의 제어로 각 제어된 장치 및 센서와 교류한다.

본 발명의 다른 실시예에 따르면, 송신/수신 타이밍 제어 장치는 제 1 시작 신호 발생기(start signal generator)를 포함하여, 각 송신 장치와 수신 장치는 제 2시작 신호 발생기를 포함한다. 여기서 제 1쌍의 관련 송신 및 수신 장치는 제 1 시작 신호에 응답해서 전송 동작을 트리거하고, 제 1 쌍의 송신 및 수신 장치의 작동 종결에 따라서, 제 2 시작 신호 발생기는 연속쌍의 송신 장치 및 수신 장치의 전송 동작을 트리거하기 위한 제 2 시작 신호를 발생한다. 이러한 동작은 최종쌍의 송신 및 수신 장치가 전송 동작으로 크리거 될 때까지 반복된다.

상기 실시예와 관련하여, 송신 장치 및 수신 장치는 제 2 시작 신호를 운반하는 시작 신호선을 통해서 서로 접속되며, 반면 제 1 시작 신호는 식별가능한 파형으로 데이터 신호선을 통해서 제 1 쌍의 전소 장치 및 수신 장치에 운반된다. 물론 송신/수신 타이밍 제어 장치, 송신 및 수신 장치는 상기의 시작 신호를 운반하기 위해서 시작 신호선을 통해 서로 접속된다.

본 발명의 또다른 실시예에 있어서, 제 1, 제 2장치 그룹에서의 송신 및 수신 장치는 기하학적인 소정의 위치에서 공통 테이타 신호선에 접속된다. 본 경우에, 송신/수신 타이밍 제어 장치는 송신 및 수신 장치에 공급될 시작 신호를 발생하기 위해서 시작 신호 발생기를 포함한다. 달리 말하면, 송신 및 수신 장치는 변조 펄스형 전압 신호로부터 클럭 신호를 인출하기 위한 회로와, 시작 신호에 응답하여 클럭 신호를 계수하기 위한 카운터와, 관련 위치에 할당할 어드레스를 갖는 어드레스 세팅 회로를 포함할 수 있다. 카운터의 계수값이 어드레스를 표시하는 값을 보유할 때, 관련 장치는 송신 또는 수신 동작을 시작한다. 본 경우에서 시작선은 분산될 수 있다. 또한 시스템의 재구성 또는 변형도 용이하다.

본 발명의 또다른 양상에 따르면, 제어/감시 신호 전송 시스템은 제 1, 제 2그룹중의 한 그룹내에서, 소정의 순서로 접속된 장치의 최종단에 연속하여 설치된 판별 장치를 포함한다. 상기 판별 장치는 관련 그룹에 속하는 모든 장치의 동작의 종결에 따라서 소정 파형의 신호를 발생하기 위한 수단이 포함되어 있다. 한편, 송신/수신 타이밍 제어 장치는 상기 신호에 응답하는 데이터 신호선의 선로 상태를 검사하기 위한 검사 회로를 포함하고 있다.

본 발명을 실행하는 그밖의 방식에 있어서, 한 개의 장치 그룹의 복수개 수신 장치는 동일한 어드레스에 할당 되어서, 복수개의 수신 장치는 다른 그룹의 전송 장치의 하나와 동기되어서 작동될 수 있다.

본 발명의 상기 및 그밖의 목적, 그리고 장점등은 첨부 도면을 참조한 실시예의 다음과 같은 상세한 설명을 통하여 명백히 알 수 있을 것이다.

[양호한 실시예의 설명]

제 1도는 본 발명의 실시예에 따른 제어/관리 신호 전송 시스템의 기본 구조의 블럭 다이러그램이다. 본 도면에서 도면번호(10)는 제어기, (11)은 관리 신호 수신 장치, (12)는 제어 신호 전송 장치, (13)은 송신/수신 타이밍 제어 장치, (14)는 제어 신호 수신 장치, (15)는 관리 신호 전송 장치, (16)은 제어된 한 세트의 장치, (17)은 한 세트의 감시 센서, 그리고 (18), (19)는 판별 장치를 표시한다. 또한 도면 부호(D)는 데이터(정보) 신호선, (G)는 접지, (S)는 시작 신호선, 그리고 (P)는 이하에서 서술된 것과 같이 필요에 따라 설치가능한 전원선을 표시한다.

제 1 도에서의 관리 수신 장치(11)를 한개만 표시 하였지만, 관리 수신 장치를 n개 설치할 수도 있다(단 n

1). 이와 비슷하게 제어 신호 전송 장치(12)는 m개 설치할 수도 있다( m

1). 제어 신호 수신 장치(14)는 m개의 관리 신호 전송 장치(15)가 설치되며, 장치(15)는 n개 설치된다. 다음에, 관리 신호 수신 장치(11)와 제어 신호 전송 장치(12)는 설명의 편의상 제 1 장치 그룹으로 칭한다. 이와 비슷하게, 제어 신호 수신 장치(14)와 관리 신호 전송 장치(15)는 제 2 장치 그룹으로 칭한다.

송/수신 타이밍 제어 장치(13)에서 발진기 (OSC, 131), 클럭 펄스 신호 발생용 타이밍 발생 회로, 세팅 회로 및 검사 회로(134)을 포함하고 있다. 본 발명의 실시예에 따른 어드레스 할당형 제어/관리 신호 전송 시스템에서, 수신기 장치 및 송신기 장치의 기본 구조를 도시한 제 2 도에서는, 도면 번호(30)는 제 1 도에서 관리 신호 수신 장치(11) 또는 제어 신호 수신 장치(14)로 표시하였던 수신 장치를 표시한다. 도면 부호(31)는 제 1 도에서 제어 신호 송신 장치(12) 또는 관리 신호 송신 장치(15)로 표시하였던 송신 장치를 표시하고 있다.

한편, 본 발명에 따른 시작 선로형 제어/관리 신호 전송 시스템에서 수신 장치 및 송신 장치의 기본 구조는 제 3도에 도시되어 있으며, 도면 번호(20)는 제 1 도에서 관리 신호 수신 장치(11)나 또는 제어 신호 수신 장치에 해당하는 수신 장치를 도시하고 있다. 도면 번호(21)는 제 1 도에서 제어 신호 송신 장치(12) 또는 관리 신호 송신 장치(15)로 표시하였던 송신 장치를 나타낸다.

본 발명의 기본 개념은, 전송 시스템에 의해서, 센서로부터 제어기로 향하는 관리(센서) 신호의 전송과 마찬가지로, 제어기에서 제어된 장치로 향하는 제어 신호의 전송은, 모든 대응 클럭 펄스 위치에서 제어 신호 및 관리 신호의 논리값 1(온) 및 0(오프)에 따라서, 송신/수신 타이밍 제어 장치로부터 전력을 가함으로써 유도된 클럭 펄스 신호의 레벨을 대응적으로 변조함으로써 행할 수 있다는 것이다. 이러한 목적을 위하여, 전송/수신 타이밍 제어 장치에는 시작 신호 및 접지 전위 신호 발생 수단과 더불어서, 클럭-펄스 중첩 전력 발생 수단을 포함한다. 기본적으로, 관리 신호 수신 장치와 제어 신호 수신 장치는 전송 선로와 제어기 사이에 설치되며, 반면에 관리 전송 장치는 전송 선로와 센서 사이에서, 전송선과 제어된 장치 사이에 설치된 제어 신호 수신 장치와 접속된다.

제 1 도에서는, 송/수신 타이밍 장치(13)의 일부분을 구성하는 클럭 발진기(OSC, 131)의 출력 신호가 타이밍 제어 회로(132)의 입력 단자에 인가되며, 여기서, 소정 주파수의 클럭 신호 CP가 발생되어서, 혼합 회로에 의해 공급 전압 V_X와 중첩되며, 그결과 데이터/전압 신호 D는 듀티비 50%를 갖고, 한주기의 시작 반주기는 V_X레벨, 나머지 반주기의 레벨 V_X/2가 되도록 이루어진다. 상기 데이터/전압 신호는 단자(13a)로부터 데이터 신호선(D)으로 유도된다. 또한 접지 신호는 단자(13b)로부터 접지선으로 출력된다. 또한 시작선 형태의 제어/관리 신호 전송 시스템인 경우에, 시작 신호(S)는 단자(13c 또는 13d)를 통하여 도면에서 가상선으로 표시한 바와 같이 송신/수신 타이밍 제어 장치로부터 시작 신호선으로 유도된다. 한편, 어드레스 할당형 제어 관리 신호 전송 시스템인 경우에, 시작선(S)은 데이터 또는 정보 운반 클럭 펄스 신호의 파형과는 상이한 파형의 신호 형태로 데이터 신호선에 도달된다. 후자의 경우, 시작 신호(S)는 데이터 신호선(D)를 통해서 데이터 또는 정보 신호와 더불어 전송되기 때문에, 시작 신호선이 절약된다. 이러한 이유로 인하여, 시작선을 제 1 도면에서 가상선으로 표시하였다.

또한 제어 신호 수신 장치(14)에 접속된 제어된 장치와 관리 신호 송신 장치(15)에 센서(17)를 구동 하기 위한 전력은 전력 전송된 P를 통해서, 단자(13e)를 통해 송신/수신 타이밍 제어 장치(13)에 공급된다. 상기 전력 전송선은, 제어된 장치와 부하가 상당히 클때에만 감사하는 센서 소자를 구동하기 위한 전압 공급원을 공급한다. 일반적으로 상기 부하는 작은 용량이어서, 이들을 구동하는데에는, 데이터 신호 선로로부터 유도된 전력 만으로도 충분하다. 즉, 전력 전력 전송선 P은 제어된 장치 또는 센서의 형태에 따라 절약할 수가 있다. 따라서 전원선 P은 가성선으로 도시하였다.

데이터 신호선(D)은 제 1, 제 2장치 그룹의 수신 및 전송 장치 각각에 직접 접속된다. 여기서 각 전송 및 수신 장치는, 제 1 도에서 도시하지는 않았지만, 앞서 설명된 관련 장치(제 10도)의 전송 시스템에서와 마찬가지로, 데이터 신호선으로부터 구동 전력을 재생하기 위한 회로, 클럭 신호 유도 횔로 및 데이터 신호 유도 회로를 포함한다.

또한 각 송신 및 수신 장치 각각에는 제 10도에서 도시된 신호 분배 회로(983)에 내장된 것과 대응하고, 논리 상태 1의 신호 펄스를 시작 신호 또는 트리거 신호에 응답해서 연속적으로 이동시키는 시프트 레지스터가 있다. 전송 장치는 시프트 레지스터의 모든 출력 신호에 응답해서, 병렬 데이터 펄스 신호를 하나씩 추출하여, 대응 클럭 펄스의 레벨 V_X/2를, 추출된 데이터 신호의 논리 상태 1 또는 0에 따라서 0 볼트 또는 V_X/2볼트의 전압 수준으로 변환한다. 한편 대응 수신 장치는 상기 언급된 클럭 펄스 레벨의 변조와 마찬가지의 동일 시간내에서 클럭 펄스의 레벨을 식별하기 때문에, 논리 상태 1 또는 0 의 신호를 관련 시프트 레지스터로부터 출력된 논리 1 신호로 표시된 출력 단자에 발생시킨다.

전체 시스템 동작의 개요는 송신/수신 타이밍 제어 장치(13)의 세팅 회로(133)에 있으며, 데이터 번호를 표시하는 수치는 한 전송 주기시에 전송된다. 시작 신호(시작 신호선상의 이산 신호 또는, 데이터 운반 클럭 펄스상에 중첩되어 있고 데이터 신호선(D)을 통해 전송되며 상기 데이터 신호의 파형과는 상이한 신호)가 송신/수신 타이밍 제어 장치(1)로부터의 데이터 신호 출력과 동기하여 발생할때에, 입/출력 포트(102)를 통해서 제어기(10)로부터 병렬 제어 신호가 입력된 제어 신호 전송 장치(12)는 복수개의 입력 신호중 선두 신호를 선택해서, 대응되는 변조 전압 레벨의 형태로 데이터 신호선(D)에 실어 보낸다.

데이터 신호선(D)상의 신호는 시작 신호(S)에 의해 선택되어진 제어 신호 수신 장치(14)에서 추출되며, 여기서 논리 1 또는 0에 해당하는 출력은 제어 신호 수신 장치(14)에서 유지되도록 발생함과 동시에 한 세트의 제어된 장치(16)에 공급되어서, 해당 장치가 출력이 논리 1일 때 구동되고, 논리 0 일 때 동작이 정지하도록 한다. 이와 유사한 동작은 제어 신호 송신기(12)로부터 전송된 그밖의 제어 신호에 응답해서 순차적으로 행해진다. 여기서, 제어 신호는 제어 신호 수신 장치(14)의 그밖의 대응 출력 단자에 인가된다. 제어 신호 송신 장치(12)의 입력 단자는 제어 신호 수신 장치(14)의 출력 단자와 일대일 대응 관계에 있다. 따라서 신호 송신 장치(12)의 입력 단자 갯수는 수신 장치(14)의 출력 단자의 개수와 동일하다.

지금부터는 하나의 신호 수신 장치(14)는 하나의 제어 신호 수신 장치(12)와 결합되어 있는 것으로 가정하자. 상기 방식으로 제어 송신 장치(12)와 제어 신호 수신 장치(14)간의 제어 신호의 전송 종결에 따라서, 관련 센서(17)로부터 병렬적으로 관리 또는 센서 신호가 입력된 관리 신호 송신 장치(15)는 제어 신호 수신 장치(14)로부터 공급되었거나 관리 신호 송신 장치(15)에 내장된 시작 수단의 동작으로 트리거된 시작 신호에 응답하여 구동된다. 반면 이와 동시에 I/O포트(101)를 통해서 관리 신호를 제어기(10)에 전송하는데 기여하는 관리 신호 장치(11)는 전단의 제어 신호 송신 장치(12)로부터 공급되었거나 또는 수신(11) 자체내에 내장된 시작 수단(제 2 도)에 의한 동작으로 트리거된 시작 신호에 응답해서 구동된다. 관리 신호의 응답은 전송 방향에 대한 차이를 갖는 제어 신호의 전송과 결합하여 상기 서술된 방식으로 행해진다. 관리 신호는 I/0포트(101)를 통하여 제어기(10)에 전송된다.

관련 송신기 및 수신기 유닛(12,14;15,11)사이의 제어 신호와 관리 신호가 완전히 전송된 경우, 다수의 클럭 펄스는 타이밍 발생기 회로(132)로부터 검사(check) 회로(134)에 공급된다. 검사 회로(134)는 매 클럭 펄스동안 데이터 신호 라인 D에 신호를 차별적으로 식별하거나 검사한다.

제어 신호 및 관리 신호를 전송한후 종결 유닛(19)은 테이타 신호 라인 D의 클럭 펄스 신호를 검출하기 위해서 제 2 유닛 그룹의 최종단에서 제공된다. 전송 완성의 검출에 따라, 종결 유닛(19)는 그 내부에서 구체화된 검사 회로의 트리거 동작으로 전송/수신 제어 타이밍 유닛(13)에 공급되는 검사 목적용 선정된 출력 신호를 발생시킨다.

비록 종결 유닛(19)가 제 2 유닛 그룹의 측에서 제공되는 것이 상기에서 기술되어 있지만, 종결 유닛은 제 1 도에서 참조 부호(18)로 지적되며, 제 1 유닛 그룹의 측에서 제공될 수 있다. 이경우에 있어서, 종결 유닛(19)이 절약될 것이다.

제 2도는 어드레스 할당형 제어/관리 신호 전송 시스템으로 이용된 제어 또는 관리 신호 송신기 유닛 및 제어 또는 관리 신호 수신기 유닛의 기본 구조를 도시하고 있으며, 시작 신호 라인 S가 절약되며, 개개의 유닛이 그 내부에 구체화된 카운터로 어드레스된다. 유닛은 소정 위치에서 최소 두 라인(예를들면, 데이터 신호 라인 D 및 접지 라인 G)에 접속되며, 시작 신호(S)는 데이터 운반 클럭 펄스와 다른 파형의 데이터 신호 라인 D로 송/수신 타이밍 제어 장치(13)에서부터 전달된다.

제 2 도에 있어서는 제 1 도에서 도시된 제어 신호 수신기 유닛(14)나 관리 신호 수신기 유닛(11)의 표시인 제어 또는 관리 신호 수신기 유닛이 참조 번호(13)로 도시되어 있으며, 제 1 도에서 도시된 제어 신호 송신기 유닛(12)나 관리 신호 송신기 유닛(15)의 표시인 제어 또는 관리 신호 송신기 유닛이 참조 번호(31)로 도시되어 있다.

유닛(30,31)은 구동 전력 표시 회로(307;317) 및 안정된 정전압 재생 회로(301;311)를 각각 포함한다. 각각의 구동 전력 재생 또는 회복 회로는 데이터 신호 라인 D를 통하여 공급되며 제 1 도에서 도시된 파형(D)을 데이터-중복 전력 신호로부터 구동 전력 P_d(거의 V_X의 레벨을 가진 전압)를 재생하기 위해 동작하며, 유도된 구동 전력 P_d는 제어된 장치 및 센서에 공급된다. 게다가, 안정된 일정 전압 재생 회로(V)는 평탄한 전력 P_d로부터 전압 레벨 V_X이하의 일정 전압을 발생하기 위해서 도움이 된다. 그래서, 발생된 일정 전압은 유닛(30;31)의 연속 회로를 자동하기 위해 이용된다. 한편으로, 클럭 신호 ck 및 데이터 신호 dt를 추출할뿐만 아니라 선정된 시간 범위에 걸쳐 일정하게 남아 있는 레벨 V_X를 가질 수 있으며 클럭 펄스 신호와 다른 파형을 가지는 상술된 시작 신호(S)를 검출하여 시작 신호를 발생시킬 수 있을 정도로 수신기 유닛(30)의 신호 추출 회로(302)가 배열된다. 유사하게, 송신기 유닛(31)는 클럭 펄스 ck를 추출할 뿐만 아니라 클럭 신호와 다른 파형을 가진 신호에 의해 시작 신호 st를 발생시키도록 하는 신호 추출 회로(312)를 포함한다.

제 2 도에서 도시된 제어/관리 신호 수신기 유닛(30)의 동작에 있어서, 신호 추출 회로(302)가 데이터 신호 라인 D에서부터 시작 신호 st를 먼저 검출한 경우, 시작 신호 st는 신호 추출 회로(302)에서부터 공급된 클럭 펄스 ck를 계수하기 위해 계수 동작을 시작하여 시작 신호 st에 응답하는 계수기(303)에 공급된다. 계수기(303)의 내용이 세팅회로(304)에서 위치된 계수치를 얻은 경우, 논리 1레벨의 동작 시작 신호 c가 계수기(303)의 출력단자에서부터 발생되며, 논리 1의 신호가 시프트 레지스터(305)에 공급되는 결과를 발생시킨다. 논리 1신호가 제 2 도에서 도시된 우측 방향으로 시프트 레지스터(305)를 통하여 이동되며, 매시간 클럭 펄스 ck가 발생하며, 이것에 의해 AND 회로(306)가 출력에 인에이블 되며 신호 추출 회로(302)로부터 공급된 논리 1 또는 0 의 데이터 신호 dt를 이를 통하여 게이트된다. AND회로(206)의 출력은 유지 회로(308)에서 세트된다.

세팅 회로(304)에서 위치된 값은 제어/관리 신호 수신기 유닛(30)에 할당된 어드레스를 표시하며 세팅 회로(304)가 구체화되어 협력된다는 것을 주지하는 것이 중요하다. 보다 특별하게, 부호치 u가 세팅 회로(304)에 세트되며 유닛(30)이 k 출력 단자로 제공되는 경우에, 이 유닛(30)의 출력 데이터 신호는 u차 출력 펄스에 응답하여 제 2 도에 도시된 평행한 출력 단자의 최좌측 하나인 제 1 단자에서 발생되어, (U+1)차 내지 (U+K-1)차 클럭 펄스에 각각 응답하여 데이터 펄스의 순차출력에 의해 추종된다.

유사하게, 제어/관리 신호 송신기 유닛(31)의 경우에 있어서, 계수기(313)가 클럭 펄스 ck를 계수하기 시작하도록 신호 추출 회로(312)에서부터 공급된 시작 신호에 응답하여 동작된다. 계수기(313)의 내용이 세팅 회로(314)에서 위치된 값을 얻을 경우에, 시프트 레지스터(315)의 동작을 시작을 명령하는 신호 c가 출력되어, 시프트 동작에 의해 추종되며, 이것에 의해 제어 신호 또는 관리 신호가 데이터 신호 라인 D에 보내진다. 세팅 회로(313)에 위치된 부호치는 유닛(31)에 할당된 어드레스를 표시한다. 번호에서 데이터 신호는 평행한 입력의 1이 데이터 신호 D에 보내지는 것에 대응한다.

제 2 도에 참조하여 상술된 것에 있어서, 송신기 유닛 및 수신기 유닛은 일대일 대응으로 제공되는 실시예로 가정된다. 그러나, 어드레스 할당형 제어/관리 신호 전송 시스템의 경우에 있어서, 단일 송신기 유닛에 의해 발생된 제어 신호 또는 관리 신호는 다수의 수신기 유닛에 보내질 것이라는 것을 이해해야 한다. 특별히, 데이터 신호 라인에 접속된 유닛의 임의의 하나가 데이터 신호 라인 D에서부터 유도된 클럭 펄스를 계수토록 시작 신호를 검출할 수 있으며 계수된 다수의 클럭 펄스가 프리세트치로 얻어진 경우에 송신 또는 수신 동작을 시작할 수 있는 어드레스 할당형 제어/관리 신호 전송 시스템에 있어서, 다수의 수신 유닛에 동일 어드레스를 할당하는 것이 가능하다. 그래서, 단일 송신기 유닛은 동시에 다수의 수신기 유닛에 데이터를 출력할 수 있다. 그래서, 상기 다중 방향 블랜치 전송 시스템 1 대 n 대응 관계로 단일 송신기 유닛 및 다수의 수신기 유닛로 실행될 것이다.

시스템 배열에 의해서, 송신기 유닛 및 수신기 유닛 사이에 접속을 변화하거나 수정 가능하며 세팅 회로와 연관된 부호치 프리세트를 수정하여 다수의 이들 유닛을 단순하게 증가하거나 감소시키는 커다란 장점이 존재한다. 게다가, 시작, 신호 라인이 다른 장점으로 절약될 것이다.

제 3 도는 블록도로 제어/관리 신호 전송 시스템에 이용된 수신기 유닛 및 송신기 유닛의 기본 회로 구성을 도시하고 있으며, 제 1 도에서 도시된 바와 같이 이산 시작 신호라인 S가 실제로 이용되는 것으로 이 시스템은 시작 라인형 제어/관리 신호 전송 시스템으로써 참조된다. 따라서, 제 3 도에 있어서, 시작 신호 라인은 실선으로 도시되어 있다. 이 도면에서, 제 1 도에서 도시된 제어 신호 수신기 유닛(14)나 관리 신호 수신기 유닛(11)가 대표적으로 참조 번호(20)로 도시되어 있으며, 제 1 도에서 도시된 제어 신호 송신기 유닛(12)나 관리 신호 송신기 유닛(15)가 대표적으로 참조 부호(21)로 도시되어 있다.

상기 전송 시스템의 경우에 있어서, 개개의 송신기 유닛 및 수신기 유닛이 각각 데이터 신호 라인 D, 시작 신호 라인 S 및 접지 전위 라인 D를 통하여 순차적으로 상호 접속된다. 각각의 제 1 및 제 2유닛 그룹에 있어서, 처음으로 구동되는 유도 송신기 유닛 및 수신기 유닛이 송/수신 타이밍 제어 장치(13)에 접속된다. 전원 장치 라인 P가 제 3 도의 가상선으로 표시된 바와 같은 상황이 요구될 경우에 제공 된다. 이 경우에 있어서, 다수의 라인은 총 네 개이다.

송신기 유닛(21)는 데이터 신호 라인 D를 통하여 공급되며 제 1 도에서 도시된 파형을 가진 데이터 중복 전력 신호에서부터 구동 전력 P_d(거의 V_X의 레벨을 가진 전압)을 재생하기 위해 구동 전력 재생 또는 회복 회로(215)를 포함하여, 유도된 구동 전력 P_d가 제어된 장치(16)에 공급된다. 게다가, 안정한 일정 전압 재생 회로 또는 전압 변환기(CV)(211)는 평탄한 전력 P_d으로부터 전압 레벨 V_X이하의 일정 전압을 발행하기 위해 제공된다. 그래서, 발생된 일정 전압은 송신기 유닛(21)의 구성 회로를 구동하기 위해 이용된다.

제 1 도와 관련하여 상술된 바와 같이, 제어된 장치 구동 전력 P_d이 데이터 신호 라인 D로부터 유도 되는 경우데, 이들이 큰 수로 제공되거나 이들의 전체 용량이 지나치게 높으면 제어된 장치 또는 센서를 구동하기 위해 전력 P_d가 불충분하다는 상황이 발생할 것이다. 신호 라인 D로부터 추출된 클럭 펄스 ck에 응답하여 제 1 단에 세트된다. 그래서, 논리 1 신호가 AND 회로(214)의 한 입력에 공급되도록 시프트 레지스터(213)의 제 1 단에 대해 출력(1)에서 발생된다. 결과적으로, 시작점에서 제어기(제 1 도에서 10)로부터 송신기 유닛(21)에 공급된 제 1 입력 신호에 대응하는 신호 레벨이 AND 회로(214)에서부터 데이터 신호 라인 D로 출력된다. 그래서, 다음 클럭 펄스 ck의 타이밍으로, 논리 1은 시프트 레지스터(213)인 경우에 있어서, 전기력이 개별적으로 제공된 교유의 전력 전송 라인 P를 통하여 제어된 장치 또는 센서에 개별적으로 공급된다. 동시에, 구동 전력 재새 회로(215)가 분리될 것이다.

시작 신호 라인 S을 통하여 제 3 도에서 도시된 바와 같이 송/수신 타이밍 제어 장치(13)(제 1 도 참조)나 우측상에 제공된 선행단의 유닛로부터 제공된 시작 신호 (S)가 시프트 레지스터(213)의 입력 단자에 공급되며 신호 추출 회로(212)를 통하여 데이터를 통하여 이동되며, 이 결과로 논리 1 출력은 최좌측의 하나에서부터 시프트 레지스터의 제 2 단에 대해 출력 단자(2)로부터 발생되며, 이것에 의해 제 2 입력 신호에 대응하는 신호 레벨이 데이터 신호 라인 D에 출력된다. 유사한 과정에 의하여 입력된 평행한 신호가 개개의 클럭 펄스에 의해 가정된 진폭 또는 판단 가능한 레벨의 형태로 데이터 신호 라인 D 으로 출력되도록 신호열로 변환된다. 병렬-직렬 변환의 완성에 따라서, 시작 신호(S)가 인접 수신기 유닛(20)에 공급되도록 시프트 레지스터(213)의 최종단에서부터 발생된다.

제 1 도에 도시된 제어 신호 수신기 유닛(14)이나 관리 신호 수신기 유닛(11)일 수 있는 수신기 유닛(20)이 상술된 송신기 유닛(21)의 경우에서와 같이 구동 전력 재생 회로(206), 안정된 일정 전압 발행 회로 (CV)(201) 및 신호 추출 회로(202)를 포함하며, 신호 추출 회로(202)는 데이터 신호 라인 D로부터 클럭 신호 ck를 추출토록 하며 동시에 다른 송신기 유닛에서부터 공급된 제어 신호 또는 관리 신호의 신호 레벨을 판단하여 논리 1 또는 0의 데이터 신호 dk를 추출한다.

수신기 유닛(20)는 선행단의 송신기 유닛로부터 시작 신호(S)를 시작할 정도록 접속되는 시프트 레지스터(203)를 포함하며, 신호 추출 회로(202)에서부터 출력 논리 1로 클럭 신호 ck를 수신한다.

결과적으로, AND 회로(204)는 신호 추출 회로(202)로부터 유도된 데이터 신호(판단 출력 신호)의 논리 1 및 0에 대응하는 출력 펄스를 이것에 의해 발생토록 시프트 레지스터(203)으로부터 한 입력에 인가된 논리 1의 매 출력 펄스에 응답하여 인에이블된다. AND 회로(204)에서부터 출력 펄스가 그 내부에서 유지되도록 유지 회로(205)에 입력된다. 이 방버에 있어서, 직렬-병렬 변환이 효과적이며, 이 결과로써 다음 사이클때까지 유지 회로(205)에서 유지되는 것을 발생시킨다.

제 4 도 내지 제 9 도에서는 송/수신 타이밍 제어 장치, 어드레스 할당형 전송 시스템의 제어/관리 신호 수신기 및 송신기, 시작 라인형 전송 시스템의 수신기 및 송신기 유닛 및 종결 유닛을 차례대로 서술될 것이며, 제 4 도에서는 본 발명의 실시예에 의한 송/수신 타이밍 제어 장치의 구조를 도시하는 회로도를 도시하고 있으며, 제 5a도는 어드레스 할당형 제어/관리 신호 전송 시스템에 이용된 제어 또는 관리 신호 수신기 유닛의 구성을 도시한 회로도를 도시하고 있으며, 제 5b도는 어드레스 할당형 전송 시스템에 이용된 제어 또는 관리 신호 송신기의 구성을 도시한 회로도를 도시하고 있으며, 제 6a도는 시작 라인형 제어/관리 신호 전송 시스템에 이용된 제어 또는 관리 신호 수신기 유닛의 구성을 도시한 회로도이며, 제 6b도는 시작 라인형 전송 시스템에 이용된 제어 또는 관리 신호 전송기 유닛의 구성을 도시한 회로도를 도시하고 있으며, 제 7도는 종결 유닛의 구조를 도시한 회로도이며, 제 8a도 및 제 8b도는 제어/관리 신호 전송 시스템의 동작을 예증 하기 위한 타이밍도이며, 제 9도는 종결 유닛의 동작을 예증하기 위한 타이밍도를 도시하고 있다.

송/수신 타이밍 제어 장치(제 1 도에서 참조 부호(13)로 도시됨)의 구조 및 동작이 제 8a도 및 제 9b도와 연관하여 제 4도를 참조하여 세부적으로 서술될 것이다.

제 4 도에 있어서는 24 볼트의 외부 전원 장치 라인에 접속되며 전송/수신 타이밍 제어 장치를 구성하는 개개의 전기 회로에 공급되도록 소스 전압을 발생하는 전원 장치 회로가 참조 부호(40)로 도시되어 있다. 데이터 신호 라인 D는 제 1도에서 도시된 V_X에 대응하는 24볼트의 전압으로 이 전원 장치회로에서부터 공급된다.

도면에서 도시된 바와 같이 계수기(43), 시프트 레지스터(45), 플립플롭 회로(46)에 공급되는 클럭 펄스를 발생하기 위해 제 1도에서 (131)로 지시된 발진기가 참조 부호(44)로 도시되어 있다. 계수기(43)는 클럭 펄스를 계수하는 것을 시작하며 시작 신호를 나타내는 펄스로부터 시작한다. 데이터 신호의 전송을 하기 위해 요구된 다수의 클럭 펄스 세팅 회로(41)에 위치된다. 계수기(43)에서 계수치는 세팅 회로(41)에서 세트된 펄스수와 일치할 경우, 동시 회로(42)는 단자 DATA를 통하여 시프트 레지스터(45)에 공급된 논리 1의 출력을 발생시킨다.

스프트 레지스터(45)는 라인 상태(예를들면, 단락된 상태)를 순차적으로 검사하가 위해서 단자(P+1) 내지 (P+4)에서 타이밍 신호를 발생시킨다. 이들 타이밍 신호에 응답하여, 에러 검사 회로(471 내지 474)는 라인 상태를 검사한다. 에러 검사 회로의 기능은 제 7도에서 도시된 종결 회로와 연관하여 더 세부적으로 서술될 것이다. 시프트 레지스터(45)의 최종 출력(P+4)의 타이밍에서, 계수기(43)가 클리어되며, 다음 주기동안 계수가 시작되며 제 8b도에서 (2)로 참조된다.

발진기(44)의 출력은 NOR 회로(486) 및 OR 회로(487)를 통하여 증폭기 회로(484,485)에 공급된다. 증폭기 회로(184)는 다른 입력 단자를 통하여 12 볼트의 전압으로 공급되며 증폭기(485)는 다른 입력 단자를 통하여 24 볼트의 전압으로 공급된다. 구동시에, 이들 증폭기(484,485)는 각각 12 볼트 및 24 볼트의 전압을 각 출력에서 발생시키며, 24 볼트의 전압은 데이터 신호 라인 D로 보내지며 제 8a도(2)에서 예증된 바와 같은 방법으로 클럭 펄스를 중복된다.

어드레스 활당형 전송 시스템에 있어서 클럭 펄스 신호의 주기와 동일한 주기인 1.5배의 선정된 주기동안 24 볼트의 레벨이 일정하게 계속되는 파형을 가진 시작 신호를 발생토록 하는 NOR 회로(486) 및 OR 회로(487)가 제공된다. 시작 신호로써, 시프트 레지스터(45)의 출력 (P+3) 및 (P+4)가 이용된다. 제 8b도에서 P 라인(2)로 참조된다.

제 1 유닛 그룹과 제 2 유닛 그룹(제 1 도 참조)의 둘 또는 하나가 데이터 신호 라인 D, 접지 전위 라인 G 및 시작 신호 라인 S 에 접속된 시작 라인형 송/수니 유닛을 포함하는 경우에 있어서, 시작 신호 라인에 시작 신호를 공급하기 위한 구조가 채택된다. 보다 특별히, 출력(P+4)이 시프트 레지스터(45)의 최종단에서부터 발생된 경우, 플립플롭 회로(46)이 클럭 신호의 한 주기에 걸쳐 논리 1의 신호를 발생시키며, 상기 결과로써, 클럭 신호의 한 주기가 구동기(481,482)에 의해 발생되는 동안에 제로 볼트의 레벨을 가진 시작 신호가 일정하게 남아 있게 된다. 상기 시작 신호의 파형은 제 8a도에서 (1) 및 제 8b도에서 (1)로 S 라인으로 예증되어 있다.

24 볼트의 전압이 송/수신 타이밍 제어 장치로부터 출력된 데이터 신호(D)와 중복되므로, 각각의 유닛이 제어된 장치 및 센서를 구동하기 위해 데이터 신호 라인 D로부터 전기력을 재생할 것이다. 그러나, 부하가 큰 용량으로 구성되는 경우에, 24V의 전력 라인은 경우가 요구된 바와 같이 개개의 송신기 및 수신기 유닛, 제어된 장치 및 센서에 연장될 것이다. 그러나, 24볼트의 전력 라인 P가 요구된다는 것이 중요하다.

다음, 제 5a 및 제 5b도를 참조하여, 어드레스 할당형 수신기 및 송신기 유닛이 서술될 것이다. 상술된 원리에 따라서 이들 유닛이 제 2 도와 관련하여 동작된다.

제 5d도에서 도시된 제어 또는 관리 신호 수신기 유닛은 필요하면 공통 데이터 신호 라인 D, 접지 전위 라인 G 및 전력 라인 P에 접속된 단자 D, G 및 P와 제공되며 데이터 신호 라인 D로부터 24볼트 소스 전압을 재생하기 위한 회로, 송신기 유닛을 구성하는 전기 회로 구동용 안정 전압 V_cc를 재생하기 위한 전압 변환기(CV), 클럭 펄스를 추출하기 위한 회로, 차별적으로 데이터 신호 및 다른 신호를 식별하기 위한 비교기를 포함한다. 어드레스 할당형 전송 시스템의 경우에 있어서, 개개의 수신기 유닛은 유닛이 설치될 수 있으며 어드레스가 유닛에 할당될 수 있는 위치 사이에서 설립 관계가 절대 발생치 않기 때문에 임의적으로 선택된 위치에서 설치될 것이다.

보다 특별히, 어드레스 할다형 수신기 유닛에 있어서, 약 24 볼트의 평탄한 소스 전압이 캐패시터 C₁및 다이오드 d에 의해 구성된 필터 회로를 통하여 데이터 신호 라인 D로부터 재생되며 전력 라인 D에 결합되며 동시에 구동 전압 단자 P_d에 결합된다. 게다가, 안정된 일정 전압 발진기 또는 전압 변환기(CV)(78)는 24 볼트의 전압을 유닛을 구성하는 전기 회로 구동용 안정된 전압 V_cc로 변환시킨다. 그 클럭 펄스는 비교 회로(75)로부터 얻어내는 반면에, 데이터 신호는 비교 회로(76)를 통해 얻어낸다.

데이터 신호 라인(D)으로부터 수신기 유닛의 입력 단자에 인가함에 따라, 24 볼트의 시작(start) 신호는 제 4 도에 도시된 송/수신 타이밍 제어 장치에 의해 발생되어 클럭 펄스의 주기동안 1.5배의 주기로 되고, 한 검출 신호가 16볼트의 기준 전압과 입력 전압의 비교를 통해 비교기(75)에 의해 발생된다. 연속으로, 이 검출 신호는 저항기(R) 및 캐피시터(C₂)로 구성된 시상수 회로에 인가되어, 그 검출 신호의 지속 기간은 그 주기에 대해서 결정된다. 그 검출 신호의 지속 기간이 프리셋 시간을 초과할 때, 슈미트(Schmitt) 회로(74)는 카운터(72)를 클리어 하기 위해 제공된 출력 신호를 발생한다. 따라서, 비교기(75)에 의해 검출된 신호에 따른 클럭 펄스는 카운터(72)에 의해 카운터된다.

이 카운터(72)의 계수 동작은 제 8a도(3)에 설명된다. 반면에, 인스턴트(instant) 수신기 유닛에 배치된 어드레스로 이미 결정된 어드레스는 어드레스 셋팅 회로(70)에 프리셋트된다. 카운터(72)의 계수값은 동시 (coincidence) 회로(71)의 프리셋트 어드레스값과 비교된다. 계수값이 프리셋 어드레스값이 되면, 동시 회로(72)는 그 동시 회로의 단자(OUT)로부터 한 동시 발생 출력을 발생하여, 그 동시 발생 출력 신호는 단자(Si)를 통해 시프트 레지스터(73)로 출력되고, 그 결과로 수신기 유닛의 동작은 시작된다. 특히, 시프트 레지스터(73)에서, 논리 1 신호는 논리 1 신호에 따라 나타나는 클럭 펄스에 응답하여 이동되어, 논리 1 신호는 시프트 레지스터(73)의 출력 단자(Q0,Q₁,Q₂,....Q_n)로부터 연속으로 출력되므로, 비교기(76)를 통해 추출된 데이터 신호의 논리 1 및 0의 데이터는 각각 플립 플롭(77)에 의해 래치 및 홀드된다. 시프트 레지스터(73)의 최종단(Q_n)의 출력에 따라, 제어되도록 하는 장치(제 1 도의 16) 또는 제어기(제 1 도의 10)로 데이터 출력 동작이 실행된다.

어드레스 배치형 수신 유닛에 일치하여, 동일한 어드레스가 다수의 수신기 유닛에 할당되고, 각각의 셋팅회로(70)에 배치될 수 있는 점을 주목한다. 이 경우에, 한 송신기 유닛으로부터 인가되어 데이터 신호 라인에 출현시키는 단일 데이터는 다수의 수신기 유닛에 병렬로 전송될 수 있다. 이러한 방식에 있어서, 단일 제어 신호로 다수의 상이한 위치에 배치된 장치를 제어할 수도 있었다. 이 경우에, 한 송신기 유닛은 어드레스 배치형 또는 시작 라인형중 어느 하나가 될 것이다.

제 5b도를 참조하며, 어드레스 배치형 전송기 유닛은 이미 결정된 파형(다른 송신기 유닛과 동시에 또는 단독으로)을 갖는 시작 신호의 검출에 따라 카운터(82)가 클럭 펄스를 카운터하는 동작을 시작하도록 배열된다. 계수값이 셋팅 회로(80)에 기억된 수치값으로 되어 인스턴트 전송기 유닛에 할당된 어드레스를 표시할 때, 동시 회로(81)는 제 5a도를 참조로 상기 기술된 것처럼, 시프트 레지스터(83)가 논리 1 펄스 이동 동작을 시작하여 응답하는 동시 발생 검출 신호를 발생한다. 그러므로, 제어기(전송기 유닛 제어 신호 전송기 유닛일 때) 또는 센서(전송기 유닛이 감시 신호 전송 유닛일때)로부터 각각의 입력 단자(IN_o내지 IN_n)에 입력된 논리 1 및 0의 데이터 신호는 데이터 신호 라인(D)상에 일치하는 클럭 펄스의 레벨을 일치하도록 변화시키기 위해 검출된다. 이러한 경우에, 제어기에서 시작하는 제어 신호를 나타내는 데이터 신호 또는 모니터 센서에서 시작하는 감시 신호를 나타내는 데이터 신호는 제어되도록 하는 장치 또는 관련된 수신기 유닛을 통한 제어기 각각에 전송된다.

다음, 제 6a도 및 제 6b도를 참조하여 시작 라인 형태로 제어/감시 신호 전송 시스템에 이용된 송신기 유닛 및 수신기 유닛을 설명한다. 첫째로, 이들 유닛은 제 3 도를 참조로 하여 상기 설명된 원리에 따라 동작한다는 점을 상기한다.

제 6a도에 있어서, 수신기 유닛은 송신/수신 타이밍 제어 장치(제 1 도의 13) 또는 시작 신호 라인 (S), 데이터 신호 라인(D), 접지 전위 라인 (G) 및 전력 라인(P)(제어된 장치 또는 센서의 구동을 위한 전원으로 구성된 전력 라인)을 통해 좌측에 제공된 선행단 (도시하지 생략)의 전송 유닛에 접속된다. 약 24 볼트의 평활된 전압은 캐패시터(C) 및 다이오드(d)에 의해 구성된 필터 회로를 통해 데이터 신호 라인(D)으로부터 유도되고, 전력 라인(p)에 인가되면서 동시에, 제어하는 장치 또는 모니터하는 센서를 구동시키기 위해 단자()에 인가 된다. 변환기(CV)(53) 전압 또한 24 볼트의 전압으로 인가되어, 시프트 레지스터와 같은 전자 회로 및 수신기 유닛을 구성하는 다른 회로를 구동시키기 위한 안정화된 전압(V_cc)을 발생한다.

또한, 클럭 펄스(12 볼트 또는 약 0 볼트의 진폭 레벨을 갖는 펄스)는 비교기(15)에 의해 16 볼트의 전압 신호와 비교하여 데이터 신호 라인(D)으로부터 얻는다. 여기서, 얻어진 출력 펄스(CP)는 이동 레지스터(54)의 한 입력 단자(CP)에 인가된다. 반면에, 이 클럭 펄스와 중첩된 데이터 신호는 데이터 신호 라인(D)으로부터 얻어지고, 데이터 신호가 약 0 볼트일 때 논리 1 신호(ON 신호) 및 논리 0신호(OFF 신호)를 발생하는 비교기(52)에 의해 8 볼트의 전압과 비교된다.

시작 신호 라인(S)으로부터 제공된 시작 신호는 증폭기(50)를 통해 시프트 레지스터(54)의 입력 단자(Si)에 인가되어, 논리 1 신호가 시프트 레지스터(54)의 제 1 단으로부터 발생되고, 논리 1의 이동에 의해 이동 레지스터의 연속단으로 이동된다. 상기 언급된 논리 1신호는 관련된 플립-플롭 회로(55)에 입력되어, 비교기(52)에 의해 식별된 데이터 신호의 논리 0 또는 1에 상당하는 신호는 플립-플롭회로(55)에 의해 홀드 된다. 그러한 방식으로, 모든 플립-플롭회로(55)는 데이터 신호 라인(D)에 의해 전송된 데이터 신호와 일치하는 데이터와 함께 로드된다.

그러므로, 제 8a도(4)에 예시된 파형을 갖는 신호의 출현에 따라, 플립-플롭 회로(55)는 제 8a도(5)에 예시된 파형을 갖는 출력 신호(OUT₀내지 OUT_n)를 발생한다. 이들 출력 신호는 장치(56)를 통해 출력 단자 (OUT₀내지 OUT_n)에 각각 접속된 제어 장치를 제어하기 위해 이용되는데, 제 1도에 도시된 제어 신호 수신기 유닛(14)의 경우와 마찬가지로 수신 유닛은 제어 장치에 접속되고, 출력 신호 (OUT₀내지 OUT_n)는 수신기 유닛이 제 1 도에 도시된 감시 신호 수신기 유닛(11)처럼 제공할 때 제어기(제 1 도의 10)에 바로 인가된다.

변환기(57)를 통해 시프트 레지스터(54)의 최종단 (Q_n)으로부터 발생된 신호는 연속 유닛으로 유도하는 시작 신호 라인(S)으로 출력된 시작 신호이다.

제 6b도를 참조하면, 제어 또는 감시 신호 전송기 유닛은 전력 라인(P),시작 신호 라인 (S), 데이터 신호 라인(D) 접지 전위 라인 (G)을 통해 인접 유닛에 접속되는데, 전력 라인(P)은 상기 기술된 이유에 대해 필요로할 때 제공된다. 캐패시터(C) 및 다이오드(d)에 의해 구성된 필터 회로를 통해 데이터 신호 라인(D)으로부터 유도된 전압은 약 24 볼트의 평활된 전압인데, 이 전압은 전력 라인(P)에 인가되는 동시에 인스턴트 전송기 유닛에 접속된 제어 장치 또는 모니터하는 센서를 구동시키기 위해 단자(P_d)에 인가된다. 또한, 유닛을 구성하는 전자 회로를 활성화하는 전압 (V_cc)은 변환기(CV)(63)를 통해 24 볼트의 전압으로 유도된다.

상기 인접 유닛(제 6b도에 도시된 것처럼 좌측에 접속된 유닛)으로부터 인가된 시작 신호는 제 5a도를 참조로 상기 기술된 것같은 방식으로 비교기(61)을 통해 발생된 클럭 펄스에 따라 이동 동작을 수행하도록 구동될 수 있는 시프트 레지스터(64)의 입력 단자(Si)에 인가된다. 시프트 레지스터(64)의 각각의 단자 (Q₁내지 Q_n)로부터의 출력은 각각 관련된 AND 회로(65)의 한 입력에 인가되어, 제어기(제 1 도의 10) 또는 모니터하는 센서(제 1 도의 17)로부터 입력된 논리 1 및 0의 데이터 신호 (IN₀내지 IN_n)는 NOR 회로(66), AND 회로(67) 및 구동기 (62)에 의해 데이터 신호 라인(D)의 외부로 전송 시키기 위해 AND 회로(65)를 통해 게이트된다. 그러므로, 전송기 유닛에 의해 발생되는 것처럼 데이터 신호는 그 유닛이 모니터하는 센서에 접속될 때 감시 신호(상태 검출 신호)를 나타내는동안 그 유닛이 제어기에 접속될 때 제어 신호를 나타낸다.

이와 같은 방식으로 발생된 데이터 신호의 파형의 한 실시예는 제 8a도(4)에 예시되어 있다. 도시한 것처럼, 전송기 유닛의 단자(IN₀내지 IN_n)에 입력된 신호가 제 8a도(4)에 예시된 파형처럼 될 때, 데이터 신호 라인(D) 상의 클럭 펄스는 입력 데이터 신호의 논리 0 및 1에 일치하는 12 볼트 및 0 볼트의 레벨을 가정한다. 다시 말하면, 논리 1의 데이터 신호는 제 8a도(2)에 해칭된 상태로 지시된 것처럼 12 볼트에서 0 볼트까지의 변화에 일치하는 플럭 펄스의 레벨을 발생하는 반면에, 논리 0의 데이터 신호는 12 볼트에서 유지되는 클럭 펄스 레벨을 얻는다.

지금, 제 7 도 및 제 9도를 참조로 하여 종결 유닛에 관해서 설명한다. 제 7 도에 도시된 종결 유닛은 시작 신호 라인(S), 데이터 신호 라인(D) 및 접지 전위 라인 (G)에 접속된 시작 라인 형태의 구조를 실행된다. 종결 유닛이 최종단에 접속되어 있기 때문에, 바로 선행단의 유닛에 의해 발생된 시작 신호는 제 9도 (S)에 도시된 것같은 단자 (S)에 인가된다. 동시에 클럭 펄스가 비교기(91)에 의해 데이터 신호 라인(D)로부터 검출될 때, AND 회로(A1)는 제 9 도(A1)에 예시된 것같은 펄스 출력을 발생하여, 플립-플롭 회로(93)는 셋트되고, 그 결과 논리 1이 플립-플롭 회로(93)의 출력 단자 (Q)로부터 출력되어 AND 회로(A2)에 인가된다. 따라서, 이미 결정된 각각의 주기의 클럭 펄스는 클럭 타이밍에서 AND 회로(A2)에 입력된다.

이미 결정된 주기의 클럭 펄스가 검출되는 동안, AND 회로(A2)는 비교기(91)로부터 출력된 논리 1 의 클럭 펄스에 따라 논리 1를 출력한다. 논리 1 펄스가 저항기(R) 및 캐패시터(C₂)로 구성된 시상수 회로의 시상수(C₂R) 보다 짤븐 기간으로 되기 때문에, 슈미트 회로(94)는 구동될 수 없다. 그러나, 12 볼트의 레벨을 갖는 클럭 펄스가 제 9도(D)에 (P+3)으로 지시된 것처럼, 보통 클럭 펄스 주기보다 2배의 주기를 나타내도록 계속될 때, 슈미트 회로(94)는 제 9도(d₁)에 예시된 것처럼 출력 신호 (d₁)을 발생시키기 위해 턴-온되어, 데이터 신호 라인(D)으로 0 볼트의 출력을 발생시키는 구동기(92)를 활성화 시킨다. 이 시점에서, 플립-플롭 회로(93)는 리셋된다.

데이터 신호 라인(D)에 출력된 0 볼트의 신호(논리 1 를 나타내는 신호)는 제 4도에 도시된 전송/수신 타이밍 제어 장치에 관련된 에러 검사 회로(473)에 의해 검사된다. 이 신호가 검출될 때, 결함 혹은 고장이 발생되는지를 결정한다.

상기 종결 유닛은 간단한 수정안으로 어드레스 배치형 구조로 실행돌 수도 있다. 즉, 신호 전송을 위해 배치된 어드레스와 다른 어드레스가 종결 어드레스로서 배치되는 카운터 및 어드레스 셋팅 회로가 제공되는데, 이 종결 어드레스는 동시 회로에 의해 검출되어 AND 회로(A1)에 인가된 출력 신호를 발생하여 플립-플롭 회로(93)를 셋팅한다.

상기 종결 회로는 데이터 신호 라인 (S), 데이터 신호 라인(D), 접지 전위 라인 (G) 및 전력 라인(P)(보조 전원)을 통해 바로 선행단에 접속된다. 약 24 볼트의 평활된 전압은 캐패시터(C₁) 및 다이오드(d)로 구성된 필터를 통해 데이터 신호 라인(d)으로부터 유도되고, 보다 낮은 소스 전압(V_cc)은 종결 유닛을 구성하는 전자 회로에 전력을 인가하기 위해 전압 변환기(95)에 의해 발생된다.

다음에는 제 4 도에 도시된 송/수신 타이밍 제어 장치에 대해 간단히 언급된 에러 검사 동작에 관해 설명한다.

제 8b도와 조합된 제 4 도를 참조하면, 출력은 제어 장치 또는 센서로부터 데이터 전송을 위해 최종 클럭(P 번째 클럭)으로 즉시 계속되는 시간 지점(P+1)에서 시프트 레지스터(45)의 출력 단자(P+1)로부터 발생되어, 최종 검사는 에러-1 검사 회로(47)에 의해 실행된다. 특히, 이 시점에, 시작 신호는 제어기(제 1 도 참조)와 조합되어 제공되고, 제 4 도에 도시된 장치의 단자(R)에 인가된 제 1 유닛 그룹의 최종 유닛에 연결된 시프트 레지스터의 최종단으로부터 발생된다. 이 시작 신호는 (P+1)의 클릭 타이밍에서 에러-1 검사 회로(471)에 의해 검사된다. 이와 관련하여, 제 1 유닛 그룹의 각각의 유닛이 시작 라인 형태로 구성될 때만 실현될 수 있는 기능을 설명한다. 1 신호가 검출되지 않는다는 의미는 데이터 신호가 모든 유닛에 전송되지 않는다는 것을 의미한다. 이 경우에, 릴레이(X477)는 OR 회로(475) 및 구동기(476)를 통해 구동되어 모니터 램프에 전력을 인가한다. 물론, 이와 같은 장치는 램프의 정상적 라이팅(lighting)이 에러의 발생에 따라 전력을 감소시키는데도 동일하게 이용될 수 있다.

클럭 펄스(P+2)의 응답에 따라, 제 2 에러 검사(에러-2 검사를 기준으로 하여)는 이 시간 지점에서 데이터 신호 라인의 레벨이 12 볼트(논리 0을 나타내는) 인지를 결정하기 위해 실행된다. 특히, 데이터 신호 라인(D)상의 신호 레벨은 비교기(483)에 의해 12 볼트의 기준 전압과 비교된다. 전자가 12 볼트보다 낮을 때, 논리 1이 출력되고, 그와 반대가 될 때, 논리 0이 출력된다. NOT 회로에 의해 상기 언급된 논리 신호의 변환으로부터 얻은 신호는 에러-2 검사 회로(472)에 인가된다. 후자의 출력이 논리 1로 될 때, 즉, 시스템이 정상적으로 동작할 때, 회로(472)의 논리 0입력은 그들로부터 에러 출력이 나타나게 된다.

제 2 에러 검사(에러-2 검사)는 모든 유닛으로 데이터 신호 전송이 완료될 때 실행되기 때문에, 논리 1 신호(0 볼트의 전압)는 데이터 신호 라인(D)에 출현시킨다. 그러나, 논리 1 신호가 여러 이유(예를들면, 데이터 라인과 접지 전계 라인 사이의 단락 회로, 에러 어드레스 셋팅등)로 발생될 때, 에러의 종류가 에러-2 검사 회로(473)에 의해 검출될 수 있다.

다음 클럭(P+3)의 타이밍에서, 데이터 신호 라인(D)상의 신호가 논리 1 또는 논리 0인지를 에러-3 검사 회로(473)에 의해 검사된다. 만일, 논리 0이 될 때, 에러 검출 출력이 발생된다. 이러한 상태에서, 클럭 신호의 24 볼트의 보다 시작의 1/2 레벨은 타이밍 제어 장치(제 4 도)의 시프트 레지스터의 단자(P+3)로부터 출력되지 않지만, 제 8b도(2)에 예시된 것처럼, 12 볼트의 레벨은 계속해서 출력된다. 따라서, 제 7 도에 도시된 종결 유닛은 이미 기술된 동작을 통해 데이터 신호 라인(D)상의 0 볼트 레벨(논리 1)의 신호를 출력한다. 따라서, 이 시점에서 데이터 신호 라인상의 신호는 비교기(483)에 의해 검출되어, 펄스(P+4)의 라이즈-업 엣지에서 에러-3 검사 회로(473)에 의해 검사 된다. 상기 신호가 논리 0이 되면, 전송 케이블이 라인 파괴, 단락 회로 또는 결합등으로 인하여 종결 유닛에 도달하지 못하는 것을 가르킨다.

다음 클럭 타이밍(P+4)에서, 카운터(43)는 이동 레지스터의 단자(P+4)의 출력에 응답하여 리셋트된다. 출력(P+4)의 페일링 엣지에 응답하여, 시작 라인형 유닛에 인가되는 시작 신호는 플립-플롭 회로(46)로부터 발생된다. 버퍼(481 또는 482)로부터 출력된 시작 신호는 AND 회로(480)에 의해 검출되고, 에러-4 검사 회로(474)에 의해 검사된다. 비정상적으로 될 때, 에러 출력 신호는 다른 에러의 발생의 경우처럼 릴레이(X)를 구동시키도록 발생된다.

송신 유닛 및 수신기 유닛이 송/수신 타이밍 제어 장치에 접속되어 있는 본 발명에 따른 제어/감시 신호 전송 시스템의 구조와 함께, 다음 설며으로부터 쉽게 이해할 수 있는데, 전원 전압에 중첩되고, 제어 데이터 또는 감시 정보를 나타내기 위한 레벨로 변조된 클럭 펄스 신호는 공동 데이터 라인에 출력되고, 제어기의 제어 장치 사이 및 제어기와 간단한 구조를 갖는 모니터하는 센서 사이의 양방향성 신호 전송을 실현할 수도 있다.

또한, 어드레스 배치형 전송/수신 유닛, 다수의 접속 라인이 감소될 때, 배선 비용을 줄일 수 있으며, 각각의 유닛 사이의 배선은 매우 유리하게 간략화될 수 있다. 각각의 유닛으로 어드레스의 배치가 임으로 실행될 수 있기 때문에 이 유닛은 부가되거나, 혹은 임으로 제거될 수 있다. 또한, 어드레스 배치형 전송 시스템에 따라, 단일 송신기 유닛에 상당하는 다수의 수신기 유닛을 제공할 수도 있는데, 동일한 데이터가 상이한 위치에 설치된 다수의 수신기 유닛에 동시에 제공될 수도 있다. 반면에, 본 발명의 다른 관점에 따라, 에러 검사는 만약 발생한다면 어떤 에러를 즉시 검출하기 위해 신호 전송중에 일정하게 실행될 수 있다. 그러므로, 전송 시스템의 신뢰도를 매우 크게 높일 수 있다.

Claims (16)

1. 제어기에서 제어된 장치까지의 제어 신호와, 상기 제어된 장치 모니터하는 센서로부터 한 공통 데이터 신호 라인을 통해 상기 제어기까지 감시 신호를 전송하는 제어/감시 신호 전송 시스템에 있어서, 타이밍 신호를 발생하는 타이밍 발생 수단, 소정의 일정 레벨의 전원 전압을 발생하는 전원 수단, 상기 전원 전압의 레벨과 다른 전압 레벨을 가지며 상기 타이밍 제어 수단에 접속되는 제2유닛 그룹으로, 상기 타이밍 신호의 제어하에 상기 데이터 신호 라인에 출력되는 일련의 펄스형 전압 신호로 상기 전원 전압을 변환시키는 전압 변환 수단을 포함하는 송/수신 타이밍 제어 수단과, 상기 제어기와, 최소한 상기 데이터 신호 라인에 의해 상기 송/수신 타이밍 제어 수단 및 상기 제어기에 접속되는 제 1 유닛 그룹으로서, 상기 타이밍 신호의 제어하에 상기 제어기로부터 병렬로 인가된 제어 데이터와 함께 상기 데이터 신호 라인에 상기 직렬 펄스형 전압 신호의 레벨을 변조 하기 위해 상기 데이터 신호 라인에 접속되는 최소한 하나의 제 1 송신기 유닛과, 상기 타이밍 신호의 제어하에 상기 데이터 신호 라인으로부터 상기 센서에서 시작하는 직렬 감시 신호를 추출하기 위해 최소한 상기 신호 데이터 라인을 통해 상기 송/수신 타이밍 제어 수단 및 상기 제어기에 접속되는 최소한 하나의 제 1 수신기 유닛을 포함함으로써, 상기 제어기에 상기 감시 신호를 병렬로 인가하는 제 1 유닛 그룹 및 상기 송/수신 타이밍 제어 수단에 접속되는 제2유닛 그룹으로, 상기 타이밍 신호의 제어하에 제어된 장치에 인가되는 상기 제어 데이터를 추출하기 위해 상기 데이터 신호 라인을 통해 상기 제 1 송신기 유닛으로부터 인가된 상기 직렬 펄스형 전압 신호의 레벨을 복조 하기 위해 상기 데이터 신호 라인 및 상기 제어된 장치에 접속되는 최소한 하나의 제 2 수신기 유닛과, 상기 타이밍 신호의 제어하에 상기 제 1 수신기 유닛에 그들의 전송을 위해 상기 센서로부터 병렬로 인가된 감시 데이터 신호와 함께 상기 데이터 시호 라인에 상기 직렬 펄스형 전압 신호의 레벨을 변조하기 위해 상기 데이터 신호 라인 및 상기 센서에 접속된 최소한 하나의 제 2 송신기 유닛을 포함하는 제 2 유닛 그룹을 구비하는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
2. 청구항 1항에 있어서, 상기 제 1 및 제 2 유닛 그룹의 상기 수신 유닛 및 상기 송신 유닛이 각각 상기 유닛 각각을 구성하는 구성 회로를 전기적으로 활성화시키기 위해 상기 펄스형 전압 신호로부터 일정 레벨의 전원 전압을 발생시키는 제 1 전압 발생 수단을 포함하는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
3. 청구항 제 1항에 있어서, 상기 제 2 유닛 그룹의 각각의 상기 수신 유닛 및 각각의 상기 송신 유닛은 상기 제어된 장치 및 상기 센서 각각을 전기적으로 구동하기 위해 상기 펄스형 전압 신호로부터 전원 전압을 발생시키는 제 2 전압 발생 수단을 포함하는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
4. 제 2항에 있어서, 상기 제 2 유닛 그룹의 각각의 상기 수신 유닛 및 각각의 상기 송신 유닛은 상기 제어된 장치 및 상기 센서 각각을 전기적으로 구동하기 위해 상기 펄스형 전압 신호로부터 전원 전압을 발생시키는 제 2 전압 발생 수단을 포함하는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
5. 제 1 항에 있어서, 상기 제어된 장치 및 상기 센서는 전력 전송 라인을 통해 상기 송/수신 타이밍 제어 수단의 상기 전원 수단으로부터 전기적으로 구동되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
6. 제 1항에 있어서, 상기 제어 데이터 신호 및 상기 감시 신호는 각각 2진 신호인데, 상기 펄스형 전압 신호의 레벨이 상기 2진 신호로 변조되어 두 개의 식별가능한 레벨로 되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
7. 제 1 항에 있어서, 상기 제 1 유닛 그룹의 상기 제 1 송신 유닛 및 상기 제 2 유닛 그룹의 상기 제 2 수신 유닛은 각각 쌍을 이루는 다수 m(m1)으로 제동되고, 일대일 대응으로 합체됨과 아울러 각각의 유닛 그룹에서 소정의 시퀀송스로 상기 데이터-신호 라인에 접속되며, 상기 제 1 유닛 그룹의 상기 제 1 수신 유닛 및 상기 제 2 유닛 그룹의 상기 제 2 송신 유닛은 각각 쌍을 이루는 다수 n(n1)으로 제공되고, 일대일 대응으로 합체됨과 아울러 각각의 유닛 그룹에서 소정의 시퀀스로 상기 데이터 신호 라인에 접속됨으로써, 합체된 전송 유닛 및 수신 유닛이 상기 소정의 시퀀스로 연속 동작되며 이에 따라 상기 타이밍 신호의 제어하에서 각각의 제어 장치 및 센서에 그리고 이곳으로부터 제어 데이터 신호 및 감시 신호를 전송하게 되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
8. 제 7항에 있어서, 상기 소정의 시퀀스에서 연결된 유닛의 최종단에 일련으로 상기 제 1 및 제 2 유닛 그룹중 한 유닛 그룹내에 설치되는 종결 유닛을 추가로 구비하는데, 상기 종결 유닛은 자신이 설치되어 있는 그룹에 속하는 모든 유닛의 동작완료하에서 소정의 파형 신호를 발생시키는 수단을 포함하고, 상기 송/수신 타이밍 제어 수단은 상기 소정의 파형 신호에 응답하여 상기 데이터 신호 라인의 라인 상태를 검사하는 검사 회로 수단을 포함하는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
9. 제 7 항에 있어서, 상기 송/수신 타이밍 제어 수단의 상기 타이밍 발생 수단은 제 1 시작 신호를 발생시키는 데 1 시작 신호 발생 수단을 포함하고, 상기 송신 유닛 및 상기 수신 유닛 각각은 제 2 시작 신호를 발생시키는 제 2 시작 신호 발생 수단을 포함하며, 상기 제 1 및 제 2 유닛 그룹의 상기 시퀀스로 수신 유닛 및 결합된 송신 유닛의 제 1 쌍은 상기 제 1 시작 신호에 응답하여 전송 동작으로 트리거되고, 그리고 상기 송신 및 수신 유닛의 제 1 쌍의 동작 완료하에서, 상기 제 2 시작 신호 발생수단이 상기 제 1 및 제 2 그룹에 있는 일련의 쌍으로된 송신 유닛 및 수신 유닛의 전송 동작을 트리거하는 상기 제 2 시작 신호를 발생시키며, 상기 제 2 시작 신호에 의한 트리거링은 송신 및 수신 유닛의 마지막 쌍이 전송 동작으로 트리거될때까지 반복되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
10. 제 9항에 있어서, 상기 송신 유닛 및 상기 수신 유닛이 상기 제 2 시작 신호를 운반하는 시작 신호 라인을 통해 상호 접속되고, 상기 제 1 시작 신호는 식별가능한 파형으로 상기 데이터 신호 라인을 통해 상기 송신 유닛 및 수신 유닛의 제 1 쌍에 전달되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
11. 제 9 항에 있어서, 상기 송/수신 타이밍 제어 수단, 상기 송신 유닛 및 상기 수신 유닛은 상기 시작 신호를 운반하는 시작 신호 라인을 통해 상호 접속되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
12. 제 1 항에 있어서, 상기 제 1 및 제 2 유닛 그룹에 있는 상기 송신 및 수신 유닛은 임의의 소정 위치에서 상기 공통 데이터 신호 라인에 접속되고, 상기 송/수신 타이밍 제어 수단은 식별가능한 파형으로 상기 데이터 신호 라인을 통해 상기 송신 및 수신 유닛에 각각 공급될 시작 신호를 발생시키는 시작 신호 발생 수단을 포함하며, 상기 송신 및 수신 유닛 각각은 상기 변조된 펄스형 전압 신호로부터 클럭 신호를 추출하는 수단과, 상기 시작 신호에 응답하여 상기 클럭 신호를 카운트하는 수단 및 결합되는 유닛에 할당되는 어드레스를 홀딩하는 어드레스 설정 수단을 포함하고, 상기 카운터 수단의 카운터값이 상기 어드레스를 나타내는 값을 갖게 될 때, 결합되는 유닛은 송신 또는 수신 동작을 시작하게 되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
13. 제 12 항에 있어서, 상기 제 2 유닛 그룹에 속하는 다수의 상기 수신 유닛은 동일한 어드레스로 할당되어, 상기 제 2 유닛 그룹의 상기 다수의 수신 유닛이 상기 제 1 유닛 그룹에 속하는 상기 송신 유닛중의 한 유닛과 동시에 동작하게 되는 것을 특징으로 하는 된 제어/감시 신호 전송 시스템.
14. 제 12 항에 있어서, 상기 제 1 유닛 그룹에 속하는 다수의 상기 수신 유닛은 동일한 어드레스로 할당되어, 상기 제 1 유닛 그룹의 상기 다수의 수신 유닛이 상기 제 2 유닛 그룹에 속하는 상기 송신 유닛중 한 유닛과 동시에 동작하게 되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
15. 제 1 항에 있어서, 상기 제 1 유닛 그룹에 있는 상기 송신 유닛 및 수신 유닛은 소정의 순차적 순서로 상기 공통 데이터 신호 라인에 접속되며, 상기 제 2 유닛 그룹에 있는 상기 송신 유닛 및 수신 유닛은 임의의 순차적으로 순서로 상기 데이터 신호 라인에 접속되고, 상기 송/수신 타이밍 제어 수단은 식별가능한 파형으로 상기 데이터 신호 라인을 통해 상기 제 2 그룹의 상기 송신 및 수신 유닛에 공급됨과 동시에, 상기 순차적 순서에 따라 연속적으로 상기 제 1 그룹의 상기 송신 및 수신 유닛의 동작을 시작하기 위해 시작 신호 라인을 통해 상기 제 1 그룹의 상기 송신 및 수신 유닛에 공급될 시작 신호를 발생 시키는 시작 신호발생 수단을 포함하며, 상기 제 2 그룹의 상기 송신 및 수신 유닛 각각은 상기 변조된 펄스형 전압 신호로부터 클럭 신호를 추출하는 수단과, 상기 시작 신호에 응답하여 상기 클럭 신호를 카운트하는 카운터 수단 및 결합된 유닛에 할당되는 어드레스를 홀딩하는 어드레스 설정 수단을 포함하며, 상기 카운터 수단의 카운트값이 상기 어드레스를 나타내는 값을 갖게 될 때, 결합된 유닛이 송신 또는 수신 동작을 시작하게 되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.
16. 제 1 항에 있어서, 상기 제 2 유닛 그룹에 있는 상기 송신 및 수신 유닛은 소정의 순차적 순서에 따라 상기 공통 데이타 신호를 접속되며, 상기 제 1 그룹에 있는 상기 송신 및 수신 유닛은 임의의 순차적 순서에 따라 상기 신호 라인에 접속되고, 상기 송/수신 타이밍 제어 수단은 식별가능한 파형으로 상기 데이타 신호 라인을 통해 상기 제 1 그룹의 상기 송신 및 수신 유닛에 공급됨과 동시에, 상기 순차적 순서에 따라 연속적으로 상기 제 2 그룹의 상기 송신 및 수신 유닛의 동작을 시작하기 위해 시작 신호 라인을 통해 상기 제 2 그룹의 상기 송신 및 수신 유닛에 공급될 시작 신호를 발생시키는 시작 신호 발생 수단을 포함하며, 상기 제 1 그룹의 상기 송신 및 수신 유닛 각각은 상기 변조된 펄스형 전압 신호로부터 클럭 신호를 추출하는 수단과, 상기 시작 신호에 응답하여 상기 클럭 신호를 카운트하는 카운터 수단 및 결합되는 유닛에 할당되는 어드레스를 홀딩하는 어드레스 설정 수단을 포함하고, 상기 카운터 수단의 카운터값이 상기 어드레스를 나타내는 값을 갖게 될 때, 상기 제 1 그룹의 결합된 유닛이 송신 및 수신 동작을 시작하게 되는 것을 특징으로 하는 제어/감시 신호 전송 시스템.

Images