JPH07264682A - メカトロニクス機器におけるデータ転送回路及びデータ転送制御方法 - Google Patents
メカトロニクス機器におけるデータ転送回路及びデータ転送制御方法Info
- Publication number
- JPH07264682A JPH07264682A JP6073892A JP7389294A JPH07264682A JP H07264682 A JPH07264682 A JP H07264682A JP 6073892 A JP6073892 A JP 6073892A JP 7389294 A JP7389294 A JP 7389294A JP H07264682 A JPH07264682 A JP H07264682A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output
- signal
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 本発明は、制御部筐体と分散したセンサ及び
ソレノイドバルブのような入出力デバイス間のデータ転
送を本数が少なく、一定の本数の信号線で実現すること
を目的としている。 【構成】 クロック信号、データ信号、スタート信号、
リセット信号の制御信号と、電源、グランドを入出力す
る制御部を設け、入出力バッファとケーブル接続してい
る。入出力バッファが複数の場合は、制御部と複数個の
入出力バッファを鎖状にケーブル接続する。入出力バッ
ファは、予めセットしてあるアドレスデータとデータ信
号を通してシリアルに入力するアドレスデータを比較
し、一致したとき、アドレスデータに続いてシリアルに
入力するデータを出力シフトレジスタに取り込み、続い
て、入力シフトレジスタのデータをデータ信号としてシ
リアルに出力する。
ソレノイドバルブのような入出力デバイス間のデータ転
送を本数が少なく、一定の本数の信号線で実現すること
を目的としている。 【構成】 クロック信号、データ信号、スタート信号、
リセット信号の制御信号と、電源、グランドを入出力す
る制御部を設け、入出力バッファとケーブル接続してい
る。入出力バッファが複数の場合は、制御部と複数個の
入出力バッファを鎖状にケーブル接続する。入出力バッ
ファは、予めセットしてあるアドレスデータとデータ信
号を通してシリアルに入力するアドレスデータを比較
し、一致したとき、アドレスデータに続いてシリアルに
入力するデータを出力シフトレジスタに取り込み、続い
て、入力シフトレジスタのデータをデータ信号としてシ
リアルに出力する。
Description
【０００１】
【産業上の利用分野】本発明は、制御部と分散した入出
力デバイス間のデータ転送を、本数が少なく、一定本数
の信号線で実現するメカトロニクス機器におけるデータ
転送回路及びデータ転送制御方法に関するものである。
力デバイス間のデータ転送を、本数が少なく、一定本数
の信号線で実現するメカトロニクス機器におけるデータ
転送回路及びデータ転送制御方法に関するものである。
【０００２】
【従来の技術】図５（ａ）に従来の、制御部と分散した
入出力デバイスである複数のセンサと複数のソレノイド
バルブ間のデータラインの接続を示す。従来の接続は、
制御部筐体１００内に制御部１０１と複数のセンサバル
ブバッファ１０３があり、センサバルブバッファ１０３
は、分散したコネクタボード２０１とケーブルで接続さ
れ、コネクタボード２０１には複数のセンサと複数のソ
レノイドバルブが接続されている。センサから出力され
るデータの読み込み、ソレノイドバルブへ出力するデー
タの書き込みは、各センサ、各ソレノイドバルブに対応
したセンサバルブバッファ１０３に設定されたＩ／Ｏア
ドレスの各ビットに対し読みだし書き込みしており、セ
ンサバルブバッファ１０３のデータと末端のセンサ、ソ
レノイドバルブの関係は、１対１の関係であった。この
ため、センサバルブバッファ１０３と各センサ、及び、
各ソレノイドバルブ間の信号は、図５（ｂ）のようにス
タティックな信号でのデータ転送方式であった。センサ
バルブバッファ１０３とコネクタボード２０１間のケー
ブルは、電源及びグランドと、コネクタボード２０１に
接続されるセンサ及びソレノイドバルブの数に等しい信
号線で構成される。このため、ケーブルの信号線が多
く、コネクタボード２０１に接続されるセンサ及びソレ
ノイドバルブの数が増減すると信号線の数も増減してい
た。
入出力デバイスである複数のセンサと複数のソレノイド
バルブ間のデータラインの接続を示す。従来の接続は、
制御部筐体１００内に制御部１０１と複数のセンサバル
ブバッファ１０３があり、センサバルブバッファ１０３
は、分散したコネクタボード２０１とケーブルで接続さ
れ、コネクタボード２０１には複数のセンサと複数のソ
レノイドバルブが接続されている。センサから出力され
るデータの読み込み、ソレノイドバルブへ出力するデー
タの書き込みは、各センサ、各ソレノイドバルブに対応
したセンサバルブバッファ１０３に設定されたＩ／Ｏア
ドレスの各ビットに対し読みだし書き込みしており、セ
ンサバルブバッファ１０３のデータと末端のセンサ、ソ
レノイドバルブの関係は、１対１の関係であった。この
ため、センサバルブバッファ１０３と各センサ、及び、
各ソレノイドバルブ間の信号は、図５（ｂ）のようにス
タティックな信号でのデータ転送方式であった。センサ
バルブバッファ１０３とコネクタボード２０１間のケー
ブルは、電源及びグランドと、コネクタボード２０１に
接続されるセンサ及びソレノイドバルブの数に等しい信
号線で構成される。このため、ケーブルの信号線が多
く、コネクタボード２０１に接続されるセンサ及びソレ
ノイドバルブの数が増減すると信号線の数も増減してい
た。
【０００３】
【発明が解決しようとする課題】以上説明したように、
従来のデータ転送制御方法は、１対１のスタティックな
方式であり、多数のセンサ及びソレノイドバルブの信号
をやりとりするには、多数の信号線を必要とし、制御部
筐体から分散したコネクタボードまで多数の信号線を配
線する欠点があった。本発明は、制御部筐体と分散した
センサ及びソレノイドバルブのような入出力デバイス間
のデータ転送を本数が少なく、一定の本数の信号線で実
現することを目的としている。
従来のデータ転送制御方法は、１対１のスタティックな
方式であり、多数のセンサ及びソレノイドバルブの信号
をやりとりするには、多数の信号線を必要とし、制御部
筐体から分散したコネクタボードまで多数の信号線を配
線する欠点があった。本発明は、制御部筐体と分散した
センサ及びソレノイドバルブのような入出力デバイス間
のデータ転送を本数が少なく、一定の本数の信号線で実
現することを目的としている。
【０００４】
（請求項１において）上記目的を達成するために、本発
明においては、クロック信号、データ信号、スタート信
号、リセット信号の制御信号と、電源、グランドを入出
力する制御部を設け、入出力バッファとケーブル接続し
ている。入出力バッファが複数の場合は、制御部と複数
個の入出力バッファを鎖状にケーブル接続する。入出力
バッファは、制御信号と電源、グランドを入力し、予め
セットしてあるアドレスデータとデータ信号を通してシ
リアルに入力するアドレスデータを比較し、一致したと
き、アドレスデータに続いてシリアルに入力するデータ
を出力シフトレジスタに取り込み、続いて、入力シフト
レジスタのデータをデータ信号としてシリアルに出力す
る。
明においては、クロック信号、データ信号、スタート信
号、リセット信号の制御信号と、電源、グランドを入出
力する制御部を設け、入出力バッファとケーブル接続し
ている。入出力バッファが複数の場合は、制御部と複数
個の入出力バッファを鎖状にケーブル接続する。入出力
バッファは、制御信号と電源、グランドを入力し、予め
セットしてあるアドレスデータとデータ信号を通してシ
リアルに入力するアドレスデータを比較し、一致したと
き、アドレスデータに続いてシリアルに入力するデータ
を出力シフトレジスタに取り込み、続いて、入力シフト
レジスタのデータをデータ信号としてシリアルに出力す
る。
【０００５】（請求項２において）上記目的を達成する
ために、本発明においては、制御部より一定の周期のク
ロック信号を出力している。また、制御部よりスタート
信号が出力されると、同時に、制御部よりデータ信号と
して、クロックに同期したシリアルのアドレスデータが
転送される。制御部は、アドレスデータに続き出力デー
タを転送する。続いて、信号の衝突を避けるため、制御
部も入出力バッファもデータ信号を駆動しないダミーサ
イクルを設ける。続いて、予めセットしてある自分のア
ドレスと、データ信号として送られたアドレスが一致し
た入出力バッファより、シリアルの入力データをデータ
信号に転送する。その後、スタート信号が発生するま
で、制御部も入出力バッファもデータ信号を駆動しない
ダミーサイクルとする。リセット信号は、制御部より出
力され、データ転送とは無関係に、全ての入出力バッフ
ァをリセットする。
ために、本発明においては、制御部より一定の周期のク
ロック信号を出力している。また、制御部よりスタート
信号が出力されると、同時に、制御部よりデータ信号と
して、クロックに同期したシリアルのアドレスデータが
転送される。制御部は、アドレスデータに続き出力デー
タを転送する。続いて、信号の衝突を避けるため、制御
部も入出力バッファもデータ信号を駆動しないダミーサ
イクルを設ける。続いて、予めセットしてある自分のア
ドレスと、データ信号として送られたアドレスが一致し
た入出力バッファより、シリアルの入力データをデータ
信号に転送する。その後、スタート信号が発生するま
で、制御部も入出力バッファもデータ信号を駆動しない
ダミーサイクルとする。リセット信号は、制御部より出
力され、データ転送とは無関係に、全ての入出力バッフ
ァをリセットする。
【０００６】（請求項３において）上記目的を達成する
ために、本発明において、入出力バッファを次のように
構成する。まず、クロック信号、スタート信号、リセッ
ト信号のレシーバ回路と、データ信号のドライバレシー
バ回路を含むドライバレシーバを設ける。制御回路は、
スタート信号でアドレスシフトレジスタへのデータの取
り込みを開始し、入力したアドレスシフトレジスタのア
ドレスと、各入出力バッファに予めセットした固有のア
ドレスを比較するアドレス比較回路でアドレスが一致す
ると、出力シフトレジスタへのデータ取り込み、入力シ
フトレジスタのデータの出力を制御する。また、アドレ
スデータを入力するアドレスシフトレジスタ、出力デー
タを入力する出力シフトレジスタ、入力データをデータ
信号として出力する入力シフトレジスタを設ける。そし
て、予めセットしたアドレスと、データ信号として転送
されたアドレスシフトレジスタに取り込まれたアドレス
を比較するアドレス比較回路を設ける。
ために、本発明において、入出力バッファを次のように
構成する。まず、クロック信号、スタート信号、リセッ
ト信号のレシーバ回路と、データ信号のドライバレシー
バ回路を含むドライバレシーバを設ける。制御回路は、
スタート信号でアドレスシフトレジスタへのデータの取
り込みを開始し、入力したアドレスシフトレジスタのア
ドレスと、各入出力バッファに予めセットした固有のア
ドレスを比較するアドレス比較回路でアドレスが一致す
ると、出力シフトレジスタへのデータ取り込み、入力シ
フトレジスタのデータの出力を制御する。また、アドレ
スデータを入力するアドレスシフトレジスタ、出力デー
タを入力する出力シフトレジスタ、入力データをデータ
信号として出力する入力シフトレジスタを設ける。そし
て、予めセットしたアドレスと、データ信号として転送
されたアドレスシフトレジスタに取り込まれたアドレス
を比較するアドレス比較回路を設ける。
【０００７】（請求項４において）上記目的を達成する
ために、本発明において、入出力バッファを次のように
構成する。まず、クロック信号、スタート信号、リセッ
ト信号のレシーバ回路と、データ信号のドライバレシー
バ回路を含むドライバレシーバを設ける。制御回路は、
スタート信号でアドレスシフトレジスタへのデータの取
り込みを開始し、入力したアドレスシフトレジスタのア
ドレスと、各入出力バッファに予めセットした固有のア
ドレスを比較するアドレス比較回路でアドレスが一致す
ると、出力シフトレジスタへのデータ取り込み、入力シ
フトレジスタのデータの出力、出力シフトレジスタから
出力レジスタへの書き込み、入力マルチプレクサから入
力シフトレジスタへの書き込みを制御する。また、アド
レスデータを入力するアドレスシフトレジスタ、出力デ
ータを入力する出力シフトレジスタ、入力データをデー
タ信号として出力する入力シフトレジスタ、出力シフト
レジスタの複数のデータを記憶する出力レジスタ、入力
シフトレジスタに複数の入力データを選択入力する入力
マルチプレクサを設ける。そして、予めセットしたアド
レスとデータ信号として転送されたアドレスシフトレジ
スタに取り込まれたアドレスを比較するアドレス比較回
路を設ける。
ために、本発明において、入出力バッファを次のように
構成する。まず、クロック信号、スタート信号、リセッ
ト信号のレシーバ回路と、データ信号のドライバレシー
バ回路を含むドライバレシーバを設ける。制御回路は、
スタート信号でアドレスシフトレジスタへのデータの取
り込みを開始し、入力したアドレスシフトレジスタのア
ドレスと、各入出力バッファに予めセットした固有のア
ドレスを比較するアドレス比較回路でアドレスが一致す
ると、出力シフトレジスタへのデータ取り込み、入力シ
フトレジスタのデータの出力、出力シフトレジスタから
出力レジスタへの書き込み、入力マルチプレクサから入
力シフトレジスタへの書き込みを制御する。また、アド
レスデータを入力するアドレスシフトレジスタ、出力デ
ータを入力する出力シフトレジスタ、入力データをデー
タ信号として出力する入力シフトレジスタ、出力シフト
レジスタの複数のデータを記憶する出力レジスタ、入力
シフトレジスタに複数の入力データを選択入力する入力
マルチプレクサを設ける。そして、予めセットしたアド
レスとデータ信号として転送されたアドレスシフトレジ
スタに取り込まれたアドレスを比較するアドレス比較回
路を設ける。
【０００８】
【実施例】図１に本発明の、制御部筐体１００内の制御
部１０２と分散した入出力デバイスであるセンサとソレ
ノイドバルブ間のデータラインの接続を示す。本発明の
接続は、制御部筐体１００内に制御部１０２があり、制
御部１０２は分散した入出力バッファ２００とケーブル
で接続され、コネクタボード２０１は入出力バッファ２
００の近辺にありケーブル又はコネクタで接続される。
そして、コネクタボード２０１には複数のセンサと複数
のソレノイドバルブが接続されている。入出力バッファ
２００とセンサ及びソレノイドバルブとの間のデータ転
送は１対１であり、コネクタボード２０１を介してスタ
ティックな信号で接続されるが、コネクタボード２０１
とセンサ及びソレノイドバルブ間は位置的に近い場所に
あるため、多数の信号線を長く引き回すことは無い。制
御部１０２と入出力バッファ２００間は、クロック信
号、データ信号、スタート信号、リセット信号の制御信
号と、電源、グランドで接続され、シリアルにデータ転
送される。複数の入出力バッファ２００は鎖状に接続さ
れ、予めそれぞれ別のアドレスが設定される。
部１０２と分散した入出力デバイスであるセンサとソレ
ノイドバルブ間のデータラインの接続を示す。本発明の
接続は、制御部筐体１００内に制御部１０２があり、制
御部１０２は分散した入出力バッファ２００とケーブル
で接続され、コネクタボード２０１は入出力バッファ２
００の近辺にありケーブル又はコネクタで接続される。
そして、コネクタボード２０１には複数のセンサと複数
のソレノイドバルブが接続されている。入出力バッファ
２００とセンサ及びソレノイドバルブとの間のデータ転
送は１対１であり、コネクタボード２０１を介してスタ
ティックな信号で接続されるが、コネクタボード２０１
とセンサ及びソレノイドバルブ間は位置的に近い場所に
あるため、多数の信号線を長く引き回すことは無い。制
御部１０２と入出力バッファ２００間は、クロック信
号、データ信号、スタート信号、リセット信号の制御信
号と、電源、グランドで接続され、シリアルにデータ転
送される。複数の入出力バッファ２００は鎖状に接続さ
れ、予めそれぞれ別のアドレスが設定される。
【０００９】図２にデータ転送のタイミング図を示す。
ここで、クロック信号は制御部１０２より出力されるシ
リアル転送を行う為の同期信号である。また、データ信
号は制御部１０２より出力されるアドレスデータと出力
データ、入出力バッファ２００から出力される入力デー
タを転送する双方向の信号である。そして、スタート信
号はアドレスデータの転送開始を知らせる制御部１０２
から転送する信号である。また、リセット信号は、全て
の入出力バッファ２００をリセットする制御部から転送
する信号である。クロック１でスタート信号が入出力バ
ッファ２００に入力すると、入出力バッファ２００内の
制御回路２２０によりアドレスシフトレジスタ２３０の
シフト動作が開始されＡ７からＡ０のアドレスデータ１
バイトが入力する。クロック９で、予めセットしてある
自分のアドレスとアドレスシフトレジスタ２３０の内容
を比較し、一致しない場合は、それ以後何も制御され
ず、次のスタート信号待ちとなる。自分のアドレスと比
較し、一致した場合は、続いてデータ信号により入力さ
れる出力データを出力シフトレジスタ２４０に入力し、
クロック１７でシフト動作を停止し、出力端子に１バイ
トのパラレルデータを出力する。入力端子からのパラレ
ル１バイトの入力データは、自分のアドレスと一致した
時点で、入力シフトレジスタ２５０に取り込まれ、クロ
ック１８から入力データとしてデータバスに出力され
る。この時、データ信号の転送方向が入出力バッファ２
００から制御部１０２方向になるよう制御回路２２０で
制御する。なお、ダミー（ＤＵＭＭＹ）サイクルでは、
制御部１０２側、入出力バッファ２００側共にデータ信
号を駆動しない。
ここで、クロック信号は制御部１０２より出力されるシ
リアル転送を行う為の同期信号である。また、データ信
号は制御部１０２より出力されるアドレスデータと出力
データ、入出力バッファ２００から出力される入力デー
タを転送する双方向の信号である。そして、スタート信
号はアドレスデータの転送開始を知らせる制御部１０２
から転送する信号である。また、リセット信号は、全て
の入出力バッファ２００をリセットする制御部から転送
する信号である。クロック１でスタート信号が入出力バ
ッファ２００に入力すると、入出力バッファ２００内の
制御回路２２０によりアドレスシフトレジスタ２３０の
シフト動作が開始されＡ７からＡ０のアドレスデータ１
バイトが入力する。クロック９で、予めセットしてある
自分のアドレスとアドレスシフトレジスタ２３０の内容
を比較し、一致しない場合は、それ以後何も制御され
ず、次のスタート信号待ちとなる。自分のアドレスと比
較し、一致した場合は、続いてデータ信号により入力さ
れる出力データを出力シフトレジスタ２４０に入力し、
クロック１７でシフト動作を停止し、出力端子に１バイ
トのパラレルデータを出力する。入力端子からのパラレ
ル１バイトの入力データは、自分のアドレスと一致した
時点で、入力シフトレジスタ２５０に取り込まれ、クロ
ック１８から入力データとしてデータバスに出力され
る。この時、データ信号の転送方向が入出力バッファ２
００から制御部１０２方向になるよう制御回路２２０で
制御する。なお、ダミー（ＤＵＭＭＹ）サイクルでは、
制御部１０２側、入出力バッファ２００側共にデータ信
号を駆動しない。
【００１０】図３に入出力バッファ２００の回路ブロッ
クの一例を示す。ドライバレシーバ２１０は、データ信
号を除いてレシーバのみである。入力シフトレジスタよ
り入力データを出力する時のみ入出力バッファ２００の
データ信号のドライバが動作する。制御回路２２０は、
スタート信号で動作を開始し、アドレスシフトレジスタ
２３０へのデータの入力、アドレス比較回路２３１でア
ドレスが一致した時の出力シフトレジスタ２４０へのデ
ータ入力、入力シフトレジスタ２５０からのデータ出力
を制御する。アドレスシフトレジスタ２３０は、スター
ト信号を起点としてアドレスデータを入力する。アドレ
ス比較回路２３１は、アドレスシフトレジスタ２３０と
予めセットしてある自分のアドレスを比較し制御回路
に、その結果を出力する。出力シフトレジスタ２４０は
データ信号で送られる出力データをパラレルデータに変
換する。入力シフトレジスタ２５０は、パラレルデータ
の入力をシリアルデータに変換してデータ信号へ出力す
る。
クの一例を示す。ドライバレシーバ２１０は、データ信
号を除いてレシーバのみである。入力シフトレジスタよ
り入力データを出力する時のみ入出力バッファ２００の
データ信号のドライバが動作する。制御回路２２０は、
スタート信号で動作を開始し、アドレスシフトレジスタ
２３０へのデータの入力、アドレス比較回路２３１でア
ドレスが一致した時の出力シフトレジスタ２４０へのデ
ータ入力、入力シフトレジスタ２５０からのデータ出力
を制御する。アドレスシフトレジスタ２３０は、スター
ト信号を起点としてアドレスデータを入力する。アドレ
ス比較回路２３１は、アドレスシフトレジスタ２３０と
予めセットしてある自分のアドレスを比較し制御回路
に、その結果を出力する。出力シフトレジスタ２４０は
データ信号で送られる出力データをパラレルデータに変
換する。入力シフトレジスタ２５０は、パラレルデータ
の入力をシリアルデータに変換してデータ信号へ出力す
る。
【００１１】図４に入出力バッファ２０２の別の回路ブ
ロックを示す。図３との違いは、入力、出力のバイト数
を複数にしていることである。出力レジスタ２４１への
記憶は、同じアドレスで入出力バッファ２０２へのデー
タ転送を行った時、１回目の転送では、１バイト目のレ
ジスタへ書き込み、２回目の転送では、２バイト目のレ
ジスタへ書き込み、同じアドレスでの転送バイト数を予
め決めておくことで、複数バイトの出力データを同じボ
ードに転送できる。入力については、マルチプレクサ２
５１を設け、同じアドレスで入出力バッファ２０２への
データ転送を行い、複数バイトの入力データを予め決め
ておいたバイト数だけ次々と入力することができる。
ロックを示す。図３との違いは、入力、出力のバイト数
を複数にしていることである。出力レジスタ２４１への
記憶は、同じアドレスで入出力バッファ２０２へのデー
タ転送を行った時、１回目の転送では、１バイト目のレ
ジスタへ書き込み、２回目の転送では、２バイト目のレ
ジスタへ書き込み、同じアドレスでの転送バイト数を予
め決めておくことで、複数バイトの出力データを同じボ
ードに転送できる。入力については、マルチプレクサ２
５１を設け、同じアドレスで入出力バッファ２０２への
データ転送を行い、複数バイトの入力データを予め決め
ておいたバイト数だけ次々と入力することができる。
【００１２】メカトロニクス機器において、出力データ
はソレノイドバルブの駆動に、入力データはセンサの入
力に使用される場合が多いが、パルスモータのエンコー
ダパルスのカウントデータを入力したり、Ａ／Ｄコンバ
ータからの入力、Ｄ／Ａコンバータへの出力もできる。
はソレノイドバルブの駆動に、入力データはセンサの入
力に使用される場合が多いが、パルスモータのエンコー
ダパルスのカウントデータを入力したり、Ａ／Ｄコンバ
ータからの入力、Ｄ／Ａコンバータへの出力もできる。
【００１３】
【発明の効果】本発明は、以上説明したように構成され
ているので、制御部と分散した入出力バッファ及び入出
力バッファの近辺にあるセンサ、ソレノイドバルブのよ
うな入出力デバイス間のデータ転送に必要とする信号線
の本数が少なくなり、一定の本数の信号線で実現でき
る。このためケーブルの配線が容易になる他、センサや
ソレノイドバルブ以外の入出力データの転送にも使用で
き、有用なデータ転送制御方法である。
ているので、制御部と分散した入出力バッファ及び入出
力バッファの近辺にあるセンサ、ソレノイドバルブのよ
うな入出力デバイス間のデータ転送に必要とする信号線
の本数が少なくなり、一定の本数の信号線で実現でき
る。このためケーブルの配線が容易になる他、センサや
ソレノイドバルブ以外の入出力データの転送にも使用で
き、有用なデータ転送制御方法である。
【図１】本発明のデータラインの接続を示す説明図であ
る。
る。
【図２】本発明のデータ転送のタイミング図である。
【図３】本発明の入出力バッファの一例を示す回路ブロ
ック図である。
ック図である。
【図４】本発明の入出力バッファの別の例を示す回路ブ
ロック図である。
ロック図である。
【図５】従来のデータラインの接続を示す説明図とデー
タ転送のタイミング図である。
タ転送のタイミング図である。
１００ 制御部筐体 １０１、１０２ 制御部 １０３ センサバルブバッファ ２００、２０２ 入出力バッファ ２０１ コネクタボード ２１０ ドライバレシーバ ２２０、２２１ 制御回路 ２３０ アドレスシフトレジスタ ２３１ アドレス比較回路 ２４０ 出力シフトレジスタ ２４１ 出力レジスタ ２５０ 入力シフトレジスタ ２５１ 入力マルチプレクサ
Claims (4)
- 【請求項１】 クロック信号、データ信号、スタート信
号及びリセット信号から成る制御信号を送受信する制御
部（１０２）と、 上記制御信号を入力し、上記データ信号が、予めセット
してあるアドレスデータと一致したとき、上記データ信
号を取り込む出力シフトレジスタ（２４０）と、上記デ
ータ信号を出力する入力レジスタ（２５０）とを有する
入出力バッファ（２００）と、 制御部（１０２）と複数の入出力バッファ（２００）を
連続的に接続する、上記制御信号を含むケーブルと、 以上を具備することを特徴とするメカトロニクス機器に
おけるデータ転送回路。 - 【請求項２】 制御部（１０２）より一定の周期のクロ
ック信号を出力し、 制御部（１０２）より出力するスタート信号により、制
御部（１０２）より出力するデータ信号で、クロック信
号に同期したシリアルのアドレスデータの転送を開始
し、 制御部（１０２）より出力するデータ信号に、クロック
信号に同期したシリアルのアドレスデータと出力データ
を転送し、 続く１サイクルを、制御部（１０２）も入出力バッファ
（２００）も、データ信号を駆動しないダミー（ＤＵＭ
ＭＹ）サイクルとし、 続いて、入出力バッファ（２００）より、シリアルの出
力データを、クロック信号に同期してデータ信号に転送
し、 続く１サイクル以上を、制御部（１０２）も入出力バッ
ファ（２００）も、データ信号を駆動しないダミー（Ｄ
ＵＭＭＹ）サイクルとし、 データ転送とは無関係に、全ての入出力バッファ（２０
０）をリセットする、リセット信号を、制御部（１０
２）より出力できる、 以上を特徴としたメカトロニクス機器におけるデータ転
送制御方法。 - 【請求項３】 入出力バッファ（２００）において、 クロック信号、スタート信号、リセット信号のレシーバ
回路と、データ信号のドライバレシーバ回路を含むドラ
イバレシーバ（２１０）を設け、 スタート信号でアドレスシフトレジスタ（２３０）への
データの取り込みを開始し、入力したアドレスシフトレ
ジスタ（２３０）のアドレスと、各入出力バッファ（２
００）に予めセットした固有のアドレスを比較するアド
レス比較回路（２３１）でアドレスが一致した場合、出
力シフトレジスタ（２４０）へのデータの取り込み、入
力シフトレジスタ（２５０）のデータの出力を制御する
制御回路（２２０）を設け、 アドレスデータを入力するアドレスシフトレジスタ（２
３０）を設け、 出力データを入力する出力シフトレジスタ（２４０）を
設け、 入力データをデータ信号として出力する入力シフトレジ
スタ（２５０）を設け、 予めセットしたアドレスと、データ信号として転送され
たアドレスシフトレジスタ（２３０）に取り込まれたア
ドレスを比較するアドレス比較回路（２３１）を設け、 以上を特徴としたメカトロニクス機器におけるデータ転
送回路。 - 【請求項４】 入出力バッファ（２０２）において、 クロック信号、スタート信号、リセット信号のレシーバ
回路と、データ信号のドライバレシーバ回路を含むドラ
イバレシーバ（２１０）を設け、 スタート信号でアドレスシフトレジスタ（２３０）への
データの取り込みを開始し、入力したアドレスシフトレ
ジスタ（２３０）のアドレスと、各入出力バッファ（２
０２）に予めセットした固有のアドレスを比較するアド
レス比較回路（２３１）でアドレスが一致した場合、出
力シフトレジスタ（２４０）へのデータの取り込み、入
力シフトレジスタ（２５０）のデータの出力、出力シフ
トレジスタ（２４０）から出力レジスタ（２４１）への
書き込み、入力マルチプレクサ（２５１）から入力シフ
トレジスタ（２５０）への書き込みを制御する制御回路
（２２１）を設け、 アドレスデータを入力するアドレスシフトレジスタ（２
３０）を設け、 出力データを入力する出力シフトレジスタ（２４０）を
設け、 入力データをデータ信号として出力する入力シフトレジ
スタ（２５０）を設け、 出力シフトレジスタ（２４０）の複数のデータを記憶す
る出力レジスタ（２４１）を設け、 入力シフトレジスタ（２５０）に複数の入力データを選
択入力する入力マルチプレクサ（２５１）を設け、 予めセットしたアドレスと、データ信号として転送され
たアドレスシフトレジスタ（２３０）に取り込まれたア
ドレスを比較するアドレス比較回路（２３１）を設け、
以上を特徴としたメカトロニクス機器におけるデータ転
送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073892A JPH07264682A (ja) | 1994-03-18 | 1994-03-18 | メカトロニクス機器におけるデータ転送回路及びデータ転送制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073892A JPH07264682A (ja) | 1994-03-18 | 1994-03-18 | メカトロニクス機器におけるデータ転送回路及びデータ転送制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07264682A true JPH07264682A (ja) | 1995-10-13 |
Family
ID=13531319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6073892A Pending JPH07264682A (ja) | 1994-03-18 | 1994-03-18 | メカトロニクス機器におけるデータ転送回路及びデータ転送制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07264682A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1264737A1 (de) * | 2001-06-08 | 2002-12-11 | Valeo Schalter und Sensoren GmbH | System zur Übertragung von Signalen innerhalb eines Fahrzeugs |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658348A (en) * | 1979-10-19 | 1981-05-21 | Nippon Telegr & Teleph Corp <Ntt> | Control device |
| JPS6424596A (en) * | 1987-07-20 | 1989-01-26 | Mitsubishi Electric Corp | Centralized control system |
| JPH01198850A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | 方向制御方式 |
| JPH036997A (ja) * | 1989-06-02 | 1991-01-14 | Kuroda Precision Ind Ltd | 制御・監視信号伝送方式 |
| JPH0498996A (ja) * | 1990-08-16 | 1992-03-31 | Nippondenso Co Ltd | 通信装置 |
| JPH04156099A (ja) * | 1990-10-19 | 1992-05-28 | Yazaki Corp | 宅内機器制御システム |
| JPH05103382A (ja) * | 1991-10-08 | 1993-04-23 | Matsushita Electric Ind Co Ltd | バス型情報伝送装置 |
| JPH05316128A (ja) * | 1992-05-13 | 1993-11-26 | Mitsubishi Electric Corp | 信号転送方法 |
-
1994
- 1994-03-18 JP JP6073892A patent/JPH07264682A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658348A (en) * | 1979-10-19 | 1981-05-21 | Nippon Telegr & Teleph Corp <Ntt> | Control device |
| JPS6424596A (en) * | 1987-07-20 | 1989-01-26 | Mitsubishi Electric Corp | Centralized control system |
| JPH01198850A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | 方向制御方式 |
| JPH036997A (ja) * | 1989-06-02 | 1991-01-14 | Kuroda Precision Ind Ltd | 制御・監視信号伝送方式 |
| JPH0498996A (ja) * | 1990-08-16 | 1992-03-31 | Nippondenso Co Ltd | 通信装置 |
| JPH04156099A (ja) * | 1990-10-19 | 1992-05-28 | Yazaki Corp | 宅内機器制御システム |
| JPH05103382A (ja) * | 1991-10-08 | 1993-04-23 | Matsushita Electric Ind Co Ltd | バス型情報伝送装置 |
| JPH05316128A (ja) * | 1992-05-13 | 1993-11-26 | Mitsubishi Electric Corp | 信号転送方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1264737A1 (de) * | 2001-06-08 | 2002-12-11 | Valeo Schalter und Sensoren GmbH | System zur Übertragung von Signalen innerhalb eines Fahrzeugs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404463A (en) | Method and apparatus for transferring data in portable image processing system | |
| EP0258872B1 (en) | Serial data transfer system | |
| US4506324A (en) | Simulator interface system | |
| US4954983A (en) | Data driver for multiple mode buffered processor-peripheral data transfer with selective return of data to processor | |
| US6331822B1 (en) | Communication control apparatus | |
| JP3068394B2 (ja) | センサシステム | |
| JPH07264682A (ja) | メカトロニクス機器におけるデータ転送回路及びデータ転送制御方法 | |
| US6069926A (en) | Communication control system and apparatus | |
| US5717874A (en) | Apparatus for data transfer between image memory and external I/O device wherein inner registers set the image valid area, direction and moder of transfer | |
| US5823871A (en) | Interface control device for use with TV game equipment | |
| JP2000324896A (ja) | データ伝送システムおよび画像形成装置 | |
| KR0151687B1 (ko) | 8n 비트 데이타 전달 장치 | |
| KR19980069931A (ko) | 시리얼 입출력 회로 및 시리얼 버스 인터페이스 회로 | |
| KR100320563B1 (ko) | 메모리 및 입출력 포트 인터페이스 제어 장치 | |
| KR910002621B1 (ko) | 집단전화 교환기에서 마그네틱 테이프로의 데이타리드/라이트용 인터페이스 회로 | |
| KR0184402B1 (ko) | I₂c 버스의 인터럽트 발생 장치 | |
| JPS6261961B2 (ja) | ||
| JP3488250B2 (ja) | シリアルデータ通信方式 | |
| JPH07212245A (ja) | データ転送回路 | |
| KR0151601B1 (ko) | 신호 서비스장치 내의 프로세서간 통신장치 | |
| JPH08129440A (ja) | 画像形成装置 | |
| KR100791176B1 (ko) | 디지털 데이터 폭 정합을 통한 인터페이스 장치 | |
| KR19990066173A (ko) | 마이크로제어기의 데이터 전송장치 | |
| JPS61276050A (ja) | デ−タ転送方式 | |
| JPH0535670A (ja) | 多軸の制御システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031007 |