KR0144085B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법

Info

Publication number
KR0144085B1
KR0144085B1 KR1019940032859A KR19940032859A KR0144085B1 KR 0144085 B1 KR0144085 B1 KR 0144085B1 KR 1019940032859 A KR1019940032859 A KR 1019940032859A KR 19940032859 A KR19940032859 A KR 19940032859A KR 0144085 B1 KR0144085 B1 KR 0144085B1
Authority
KR
South Korea
Prior art keywords
metal
layer
wiring
metal layer
forming
Prior art date
Application number
KR1019940032859A
Other languages
English (en)
Other versions
KR960023218A (ko
Inventor
최경근
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940032859A priority Critical patent/KR0144085B1/ko
Priority to US08/555,112 priority patent/US5670420A/en
Publication of KR960023218A publication Critical patent/KR960023218A/ko
Application granted granted Critical
Publication of KR0144085B1 publication Critical patent/KR0144085B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/927—Electromigration resistant metallization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 공정 중 상부층과 하부층 사이의 원자 이동을 방지하는 확산방지용 금속층 형성방법에 관한 것으로, 확산방지층으로 형성하고자 하는 금속층을 이온주입법으로 형성함으로써 깊고 좁은 콘택에서 금속원자의 실리콘기판으로의 확산을 막고 산화막 위에서 쉽게 구리를 증착하여 우수한 금속화 공정을 수행할 수 있다.

Description

반도제 소자의 금속배선 형성방법
제 1a 도 내지 제 1d 도는 본 발명의 일실시예에 따른 금속배선 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
1 : 산화층 2,4 : 텅스텐층
3 : 구리층 5 : 감광막패턴
6 : 선택적 증착에 의한 텅스텐층
본 발명은 반도체소자 제조 공정 중 금속배선 방법에 관한 것으로, 특히 이온주입 및 어닐링(annealing)으로 베리어 메탈(barrier metal)을 형성하는 방법에 관한 것이다.
통상적으로, 반도체소자의 금속배선을 형성함에 있어 콘택 플러그(plug) 또는 배선용 금속으로 구리(Cu) 등을 사용하고 있으며, 구리를 증착하기 전에 티타늄나이트라이드(TiN), 탄탈륨(Ta), 크롬(Cr), 티타늄(Ti), 텅스텐(W) 등의 금속을 베리어 메탈로 형성하고 있다. 잘 알려진 바와 같이, 베리어 메탈은 실리콘에 배선용 금속이 큰택될 때 두 물질 간의 원자가 상호 확산되는 것을 방지하고 배선용 금속이 산화막과 접착력이 불량함으로 이의 개선을 위한 접합층으로서의 역할을 수행한다.
한편, 상기 베리어 메탈들은 구리와 함께 금속선이나 콘택플러그로 사용될 때 종래 일반적인 방법인 스퍼터링이나 화학기상증착(CVD)법으로 증착하게 되면 콘택이 깊고 좁은 곳에서 충분한 장벽역할을 못하게 된다. 또한 각 배선용 금속으로서 CVD에 의한 구리가 증착되기 위해서는 베리어 메탈이 필요하게 되기 때문에 금속선 패터닝을 위한 식각 공정시 구리와 베리어 메탈의 식각선택비(selectivity)를 조절하는 등의 어려움이 있다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 스퍼터링이나 CVD에 의한 층덮힘 불량 및 식각 선택비 조정의 어려움을 극복하는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 금속배선 형성방법은, 금속콘택홀이 형성된 기판을 준비하는 단계; 상기 기판 상에 베리어 메탈로 형성하고자 하는 금속의 원자를 이온주입하고 어닐링하여 베리어 메탈을 형성하는 단계; 및 상기 베리어 메탈상에 배선용 금속층을 형성하는 단계를 포함하여 이루어진다.
또한 본 발명의 금속배선 형성 방법은 상기 배선용 금속층을 형성하는 단계 후, 상기 배선용 금속층 상에 상기 배선용 금속층의 물성변화를 방지하고자 하는 금속의 원자를 이온주입하여 상기 배선용 금속층 표면에 물성변화방지용 금속층을 형성하는 단계; 상기 물성변화방지용 금속층, 상기 배선용 금속층 및 상기 베리어 메탈을 차레로 선택식각하여 패터닝하는 단계; 및 대기노출에 따른 상기 배선용 금속층의 산화를 억제하기 위한 산화방지층을 형성하는 단계를 더 포함하여 이루어진다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
제 1a 도 내지 제 1e도는 본 발명의 일실시예에 따른 금속배선 공정 단면도로서, 베리어 메탈로 텅스텐층을 사용한 경우의 단면도로, 먼저 제 1a 도에서와 같이 산화층(1) 상에 텅스텐을 이온주입한 다음, 텅스텐의 잔류물(WFX,X=1 내지 6)을 탈착시키고 주입된 텅스텐을 활성화하기 위해 H2또는N2분위기의 공정튜브에서 어닐링하여 베리어 메탈로서 텅스텐층(2)을 형성한다.
반도체소자를 제조함에 있어 금속배선 공정시 베리어 메탈은 확산방지 및 접합층으로서의 고유의 기능과 주변 조건 등을 감안하여 통상적으로 100Å 내지 500Å 두께로 형성되어야 하는 바, 이 두께를 만족하기 위하여 이온주입 조건 및 어닐링 조건 등을 설정하여야 하는데, 바람직하게 텅스텐 이온주입은 WF6을 소스(source) 기체로 사용해 이온주입장비(implanter)에서 50keV 내지 150keV의 에너지와 1020ions/cm2내지 1022ions/cm2의 도즈(dose)로 실시하고, 어닐링은 H2또는 N2분위기의 약 600℃온도에서 30분 내지 90분 동안 실시한다.
이어서, 제 1B 도에서 상기 이온주입된 텅스텐층(2) 상부에 MOCVD(Metal Organic CVD)방법으로 약 3000Å 두께의 구리층(3)을 형성한다.
다음으로, 상기 구리층(3)의 물성변화를 억제하기 위해 제 1C 도와 같이 구리층(3) 상에 텅스텐을 이온주입하여 텅스텐층(4)을 형성한다. 이어서 금속선이 형성될 부분에 감광막패턴(5)을 형성한다.
끝으로, 제 1d 도에서 상기 감광막패턴(5)을 식각마스크로 상기 텅스텐층(4), 구리층(3), 텅스텐층(2)을 차례로 건식식각함으로써 금속선을 형성한 후, 대기노출에 따른 금속선의 산화를 억제하기 위해 선택적 증착에 의한 텅스텐층(6)을 500Å 내지 1000Å 두께로 형성한다.
상기와 같이 이루어지는 본 발명은 CVD 또는 PECVD 방법 대신 이온주입에 의해 확산방지 및 접합층의 역할을 하는 베리어 메탈층을 형성함으로써 깊고 좁은 콘택에서 우수한 층덮힘을 가지며 산화막 위에서 쉽게 구리를 증착하여 우수한 금속배선 공정을 수행할 수 있다. 또한, 배선을 패터닝할 때 식각선택비 조정의 어려움을 극복할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (8)

  1. 반도체 소자 제조 방법에 있어서, 금속콘택홀이 형성된 기판을 준비하는 단계; 상기 기판 상에 베리어 메탈로 형성하고자 하는 금속의 원자를 이온주입하고 어닐링하여 베리어 메탈을 형성하는 단계; 및 상기 베리어 메탈상에 배선용 금속층을 형성하는 단계를 포함하여 이루어진 반도체 소자의 금속배선 형성방법.
  2. 제 1항에 있어서, 상기 배선용 금속층을 형성하는 단계 후, 상기 배선용 금속층 상에 상기 배선용 금속층의 물성변화를 방지하고자 하는 금속의 원자를 이온주입하여 상기 배선용 금속층 표면에 물성변화방지용 금속층을 형성하는 단계; 상기 물성변화방지용 금속층, 상기 배선용 금속층 및 상기 베리어 메탈을 차례로 선택식각하여 패터닝하는 단계; 및 대기노출에 따른 상기 배선용 금속층의 산화를 억제하기 위한 산화방지층을 형성하는 단계를 더 포함하여 이루어진 반도체 소자의 금속배선 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 베리어 메탈을 100Å 내지 500Å 두께의 텅스텐층인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  4. 제3항에 있어서, 상기 이온주입은 WF6을 소스 기체로 사용하여 50keV 내지 150keV의 에너지와 1020ions/cm2내지 1022ions/cm2의 도즈(dose)로 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  5. 제1항 또는 제2항에 있어서, 상기 배선용 금속층은 구리층인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  6. 제5항에 있어서, 상기 배선용 금속층은 MOCVD(Metal Organic CVD)법으로 증착되는 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  7. 제4항에 있어서, 상기 어닐링은 H2또는 N2분위기의 약 600℃ 온도에서 30분 내지 90분 동안 실시하는 것을 특징으로 하는 반토체 소자의 금속배선 형성 방법.
  8. 제2항에 있어서, 상기 산화방지층은 선택적 증착에 의한 텅스텐층인 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
KR1019940032859A 1994-12-05 1994-12-05 반도체 소자의 금속배선 형성방법 KR0144085B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940032859A KR0144085B1 (ko) 1994-12-05 1994-12-05 반도체 소자의 금속배선 형성방법
US08/555,112 US5670420A (en) 1994-12-05 1995-11-08 Method of forming metal interconnection layer of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032859A KR0144085B1 (ko) 1994-12-05 1994-12-05 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR960023218A KR960023218A (ko) 1996-07-18
KR0144085B1 true KR0144085B1 (ko) 1998-08-17

Family

ID=19400374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032859A KR0144085B1 (ko) 1994-12-05 1994-12-05 반도체 소자의 금속배선 형성방법

Country Status (2)

Country Link
US (1) US5670420A (ko)
KR (1) KR0144085B1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6391754B1 (en) * 1996-09-27 2002-05-21 Texas Instruments Incorporated Method of making an integrated circuit interconnect
KR100414746B1 (ko) * 1996-12-31 2004-03-31 주식회사 하이닉스반도체 반도체소자의금속배선형성방법
US6277728B1 (en) * 1997-06-13 2001-08-21 Micron Technology, Inc. Multilevel interconnect structure with low-k dielectric and method of fabricating the structure
US5981378A (en) * 1997-07-25 1999-11-09 Vlsi Technology, Inc. Reliable interconnect via structures and methods for making the same
US5882399A (en) * 1997-08-23 1999-03-16 Applied Materials, Inc. Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6291876B1 (en) 1998-08-20 2001-09-18 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with composite atomic barrier film and process for making same
US6734558B2 (en) 1998-08-20 2004-05-11 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with barium barrier film and process for making same
US6351036B1 (en) * 1998-08-20 2002-02-26 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with a barrier film and process for making same
US6077775A (en) * 1998-08-20 2000-06-20 The United States Of America As Represented By The Secretary Of The Navy Process for making a semiconductor device with barrier film formation using a metal halide and products thereof
US6720654B2 (en) 1998-08-20 2004-04-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with cesium barrier film and process for making same
WO2000011721A1 (en) * 1998-08-20 2000-03-02 The Government Of The United States Of America, Represented By The Secretary Of The Navy Electronic devices with barrier film and process for making same
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6144050A (en) * 1998-08-20 2000-11-07 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with strontium barrier film and process for making same
KR100546173B1 (ko) * 1998-09-21 2006-04-14 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
DE19911433B4 (de) 1999-03-04 2006-06-08 Infineon Technologies Ag Optische Sendeanordnung
US6341848B1 (en) 1999-12-13 2002-01-29 Hewlett-Packard Company Fluid-jet printer having printhead with integrated heat-sink
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US6376370B1 (en) * 2000-01-18 2002-04-23 Micron Technology, Inc. Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6465887B1 (en) 2000-05-03 2002-10-15 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with diffusion barrier and process for making same
US6423629B1 (en) 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6674167B1 (en) 2000-05-31 2004-01-06 Micron Technology, Inc. Multilevel copper interconnect with double passivation
US6506668B1 (en) 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability
US20030008243A1 (en) * 2001-07-09 2003-01-09 Micron Technology, Inc. Copper electroless deposition technology for ULSI metalization
US7521366B2 (en) 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
KR100615437B1 (ko) * 2001-12-12 2006-08-25 엘지.필립스 엘시디 주식회사 배리어층을 가지는 구리 배선의 식각 방법
US7220665B2 (en) 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
US7872838B2 (en) * 2007-02-09 2011-01-18 Headway Technologies, Inc. Uniformity in CCP magnetic read head devices
CN107104092B (zh) * 2011-12-29 2020-02-21 英特尔公司 具有罩层的气隙互连以及形成的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742014A (en) * 1985-05-10 1988-05-03 Texas Instruments Incorporated Method of making metal contacts and interconnections for VLSI devices with copper as a primary conductor
US5071518A (en) * 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
US5130274A (en) * 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
JPH05101734A (ja) * 1991-10-05 1993-04-23 Omron Corp 異種組合せ接点
US5312774A (en) * 1991-12-05 1994-05-17 Sharp Kabushiki Kaisha Method for manufacturing a semiconductor device comprising titanium
JPH0778869A (ja) * 1993-06-30 1995-03-20 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH0778815A (ja) * 1993-06-30 1995-03-20 Kawasaki Steel Corp 半導体装置及びその製造方法
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure

Also Published As

Publication number Publication date
KR960023218A (ko) 1996-07-18
US5670420A (en) 1997-09-23

Similar Documents

Publication Publication Date Title
KR0144085B1 (ko) 반도체 소자의 금속배선 형성방법
KR100243286B1 (ko) 반도체 장치의 제조방법
TW541659B (en) Method of fabricating contact plug
US5851912A (en) Modified tungsten-plug contact process
EP0769808A2 (en) Wet etching process with high selectivity between Cu and Cu3Ge
US6406998B1 (en) Formation of silicided contact by ion implantation
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
US6096645A (en) Method of making IC devices having stable CVD titanium nitride films
US5350711A (en) Method of fabricating high temperature refractory metal nitride contact and interconnect structure
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR100373364B1 (ko) 금속배선 형성방법
KR100252843B1 (ko) 반도체 소자의 확산방지막 및 그 형성방법
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
KR100204009B1 (ko) 반도체소자 제조방법
KR920008842B1 (ko) 반도체장치의 금속배선막 도포방법
KR930004111B1 (ko) 금속배선 형성방법
KR100628217B1 (ko) 반도체 소자의 금속배선 형성방법
KR100379522B1 (ko) 반도체소자의 비트라인 형성방법
KR0140640B1 (ko) 반도체장치의 배선형성방법
KR0157876B1 (ko) 반도체 소자의 배선 제조방법
KR20000042854A (ko) 반도체 소자의 금속배선 형성방법
KR100369352B1 (ko) 반도체 장치 및 그 제조방법
KR100444610B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR100260817B1 (ko) 반도체장치의플러그형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee