KR0139055B1 - 반도체 칩 패키지용 정전 방전 보호장치 - Google Patents

반도체 칩 패키지용 정전 방전 보호장치

Info

Publication number
KR0139055B1
KR0139055B1 KR1019920006568A KR920006568A KR0139055B1 KR 0139055 B1 KR0139055 B1 KR 0139055B1 KR 1019920006568 A KR1019920006568 A KR 1019920006568A KR 920006568 A KR920006568 A KR 920006568A KR 0139055 B1 KR0139055 B1 KR 0139055B1
Authority
KR
South Korea
Prior art keywords
protection device
base portion
connector pins
semiconductor chip
chip package
Prior art date
Application number
KR1019920006568A
Other languages
English (en)
Inventor
브이. 크로닌 데이비드
Original Assignee
로버트 엠. 포드
폴라로이드 코오포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/687,044 external-priority patent/US5108299A/en
Application filed by 로버트 엠. 포드, 폴라로이드 코오포레이션 filed Critical 로버트 엠. 포드
Application granted granted Critical
Publication of KR0139055B1 publication Critical patent/KR0139055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F3/00—Carrying-off electrostatic charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/658—High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
    • H01R13/6581—Shield structure
    • H01R13/6582—Shield structure with resilient means for engaging mating connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/658—High frequency shielding arrangements, e.g. against EMI [Electro-Magnetic Interference] or EMP [Electro-Magnetic Pulse]
    • H01R13/6591—Specific features or arrangements of connection of shield to conductive members
    • H01R13/6594—Specific features or arrangements of connection of shield to conductive members the shield being mounted on a PCB and connected to conductive members
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05F—STATIC ELECTRICITY; NATURALLY-OCCURRING ELECTRICITY
    • H05F1/00—Preventing the formation of electrostatic charges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0067—Devices for protecting against damage from electrostatic discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

복수의 정전 방전(이후 ESD라고 언급함)보호장치가 반도체 칩 패키징(이후SCP라고 언급함)를 갖고 사용되도록 개시하였다.정전 보호장치는 SCP로부터 선택된 핀을단락하도록 제조되는 동안 SCP에 제거가능하게 접속되어진 전기적 도전성 숏팅 장치를 포함한다. 핸들링 및 쉽핑(shipping)의 모든 위상시의 ESD보호를 위해서 존재하는 ESD보호장치는 SCP가 그의 단부에 설치되는 마지막 공정시에 상호 제거되거나 또는 자동적으로 단락되지 않게 된다.

Description

반도체 칩 패키지용 정전 방전 보호장치
제 1A도는 SCP아래도 배치된 본 발명의 ESD보호장치의 분해 투시도.
제 1B도는 제1A도에 도시된 SCP의 바닥면에 일치된 ESD보호장치의 투시도
제 1C도는 인쇄회로기판에 일치된 제1B도에 도시된 ESD보호장치- SCP서브-조립체의 투시도
제 2A도는 SCP위에 배치된 본 발명의 다른 ESD 보호장치의 분해 투시도,
제 2B도는 제2A도에 도시된 SCP의 정상면에 일치된 ESD보호장치의 투시도.
제 2C도는 인쇄회로기판에 일치된 제 2B도에 도시된 ESD보호장치- SCP서브-조립체의 투시도
제 3A도는 SCP위에 배치된 본 발명의 다른 ESD 보호장치의 분해 투시도,
제 3B도는 제3A도에 도시된 SCP의 정상면에 일치된 ESD보호장치의 투시도.
제 4A도는 SCP위에 배치된 본 발명의 다른 ESD 보호장치의 분해 투시도,
제 4B도는 제4A도에 도시된 SCP의 정상면에 일치된 ESD보호장치의 투시도.
제 4C도는 인쇄회로기판에 일치된 제4B도에 도시된 ESD보호장치- SCP서브-조립체의 투시도
제 4D도는 SCP의 정상면에 일치된 ESD보호장치의 제4D도의 4D-4D선을 따라 도시한 측면도.
제 4E도는 인쇄회로기판에 일치된 제 2B도에 도시된 ESD보호장치- SCP서브-조립체의 제4C도의 4E-4E선을 따라 도시한 측면도.
제 5A도는 SCP위에 배치된 본 발명의 다른 ESD보호장치의 분해 투시도.
제 5B도는 제5A도에 도시된 SCP의 정상면에 일치된 ESD보호장치의 투시도.
제 5C도는 인쇄회로기판에 일치된 제5B도에 도시된 ESD보호장치- SCP서브-조립체의 투시도
제 6A도는 SCP위에 배치된 본 발명의 다른 ESD보호장치의 분해 투시도.
제 6B도는 제6A도에 도시된 SCP의 정상면에 일치된 ESD보호장치의 투시도.
제 7A도는 SCP위에 배치된 본 발명의 다른 ESD보호장치의 분해 투시도.
제 7B도는 제7A도에 도시된 SCP의 정상면에 일치된 ESD보호장치의 투시도.
제 8A도는 SCP위에 배치된 본 발명의 다른 ESD보호장치의 분해 투시도.
제 8B도는 제8A도에 도시된 SCP의 정상면에 일치된 ESD보호장치의 투시도.
* 도면의 주요부분에 대한 부호의 설명 *
10 : SCP-ESD 보호장치, 12 : SCP,
14 : 상부면, 16 : 저부면,
18,20 : 한쌍의 인터페이스면, 22,24 : 커넥터 핀,
26 : 제1부분, 28 : 제2부분,
30 : 만곡부, 32 : 제3부분,
34 : 말단부, 36 : 인터페이스부,
38 : 커넥터, 42 : 평면,
44 : 리셉터클, 46,64 : ESD보호장치,
48,66 : 베이스부,
50,68 : 복수의 일체식 숏팅암(integral shorting arm),
52,72 : 말반부, 54,74 : 제1부분,
56 : 무릎부분, 58 : 중간부,
60,62 : 클립, 76 : 가로모서리부
본 발명은 (a)계속적으로 단락된 다음,상보 리셉터클로의 커넥터 핀의 삽입에 따라 자동적으로 단락되지 않거나,또는 (b)SCP(semiconductor chip package)로부터 ESD(electrostatic discharge)보호장치가 실제로 제거될때까지 계속적으로 단락되는 복수의 커넥터 핀을 갖는 형태의 다양한 반도체 칩 패키지(SCP)용 정전방전(ESD)보호장치에 관한 것이다.
SCP의 다수의 커넥터핀이 커넥터,전형적으로는 인쇄회로기판내의 대응하는 복수의 리셉터클과 일치하기 위해서는 ESD로부터 반도체의 회로소자를 보호하기 위하여 복수의 커넥터핀이 커넥터내의 상보 리셉터클로 삽입될때까지는 SCP의 커넥터 핀이 함께 단락될 필요가 가끔씩 있다. 현재의 ESD보호장치는 주로 전기적 도전성 스트립 내 SCP의 ESD패킹과 펠릿, 박스 및 유저가 커넥터 내 상보 리셉터클로 SCP의 커넥터핀을 삽입할때까지 효과적인 ESD보호를 제공하는 플라스틱 튜빙으로 이루어진다. 그러나, 상기 커넥터핀을 상기 리셉터클에 삽입 및 위치시키기 위하여 유저가 SCP로부터 상기 ESD패키징을 제거해야만 하는데, 이때 SCP가 ESD로부터 상처를 받게 된다.따라서 유저가 SCP의 커넥터핀을 리셉터클에 삽입하면서, 상기 SCP내에 내장된 반도체 다이가 ESD에의해 파괴되므로, 이는 다른 것으로 대체되어져야만 했다. 더우기 SCP의 전형적인 타입인 EPROM,UVPROM 및 DRAM은 되풀이해서 리셉터클로 삽입된 후 제거되는 커넥터핀을 갖는 프러그-인(plug-in)장치이다. SCP의 상기 타입은 리셉터클로 되풀이해서 삽입되고 제거되는 동안 ESD보호가 요구된다.
특히, 상기 SCP의 커넥터 핀은 그들의 커넥터핀이 리셉터클안에 다시 삽입될 때까지 리셉터클로부터 제거되도록 하는 순간에 ESD보호가 요구된다. 따라서, ESD패키징보다는 오히려 SCP의 커넥터핀이 커넥터의 리셉터클로 삽입될 때 까지 ESD로부터 반도체 다이를 효과적으로 보호하고, 커넥터핀이 그들의 각 리셉터클로부터 제거될 때 다시 ESD 로부터 반도체 다이를 보호하는 정확한 ESD보호장치의 필요성이 반도체 칩 패키징 산업에 여전히 존재하게 된다.
전술한 바와 같이, 본 발명의 제 1목적은 SCP가 커넥터로부터 분리되어 있는 동안 복수의 커넥터 핀과 함께 자동적으로 단락되도록 하는 효과적인 수단으로, 간단하고 경제적으로 작동하는 SCP상의 ESD보호장치를 제공하는 것이다. 본 발명의 실시예는 SCP의 접속에 따른 복수의 커넥터 핀간의 단락을 개방을 효과적으로 하기 위하여 특별히 채택한 것이 없는 커넥터에서 자동적으로 개방시키도록 작동하는 SCP상의 ESD보호장치를 제공하는 것이다. 본 발명의 다른 실시예는 ESD보호장치가 SCP로부터 물리적으로 제거될 때까지 복수의 커넥터핀을 자동적으로 단란시키도록 작동하는 SCP상의 ESD보호장치를 제공하는 것이다.
본발명에 따르면, SCP의 상부면 또는 저부면위에 배치되어진, 여러가지의 다른 ESD보호장치가 있는데, 각각에 대해서는 이하에서 기술된다. SCP는 상부면, 저부면, 그리고 상부 및 저부면사이에 배치된, 거의 나란히 균일한 간격으로 이격되어 있는 복수의 커넥터 핀을 각기 갖는 복수의 인터페이스면으로 되어 있다. 각 커넥터핀은 인터페이스면으로부터 외부로 향하여 신장하는 제 1부분과, 하류방향으로 신장하는 거의 제1부분과 동일한 나비를 갖는 제 2부분, 제1 및 제2부분을 상호연결하는 만곡부, 말단부로 하류방향으로 신장하는 제3 부분,그리고 제2 및 제3부분을 연결하는 인터페이스부를 포함한다.
제1실시예에 있어서, ESD보호장치는 SCP의 저부면에 고정된 베이스부와 복수의 일체식 숏팅암(integral shorting arm)을 포함한다. 복수의 숏팅암은 서로 간격을 두고 이격되어 있고, 커넥터 핀에 대하여 가로로 배치되어진 복수의 말단부로 된 베이스부로부터 외부방향으로 신장한다. 각 솟팅암은 저부면으로부터 외부로 향하여 신장하고, 베이스부에 단단히 고정된 제 1부분과, 숏팅 암내의 만곡을 한정하기 위한 커넥터 핀 중 각기 하나의 인터페이스부 아래 및 제 1부분부터 신장하는 무릎부분, 그리고 말단부가 각 커넥터 핀의 제 1부분 너머로 신장하도록 각기 하나의 커넥터핀쪽으로의 만곡부로부터 신장하는 중간부를 포함한다. 또한 각 숏팅암은 복수의 커넥터 핀이 복수의 상보리셉터클로 삽입되지 않을 때, 각기 하나의 커넥터 핀의 제1 부분에 대항하는 말단부를 자극시켜서, 그들 사이의 전기적 접속을 야기시키기 위하여 숏팅암을 효율적으로 바이어싱 하는 수단을 포함한다. 커넥터 핀이 상보리셉터클로 삽입될 때, 각 무릎부분은 각각의 커넥터 핀의 제1부분으로부터 그의 말단부를 분리시켜서 그들 사이의 전기적 접속을 중단시키기 위하여 효율좋은 바이어스에 대하여 SCP의 저부면쪽으로 이동한다. 결국, 베이스부상에 배치된 접착부 또는 베이스부의 단부상에 배치된 한쌍의 클립은 SCP에 고정부착된 상기 ESD보호장치를 제공한다.
제2실시예에 있어서, ESD보호장치는 SCP의 상부면에 고정되는 베이스부와 베이스부에 모두 일체로된 파지 부재 및 복수의 숏팅암을 포함한다. 복수의 숏팅암은 서로 간격을 두고 이격되며, 그리고 복수의 커넥터 핀에 대하여 간격을 두고 배열되게 베이스부로부터 외부를 향하여 신장한다. 각 숏팅암은 베이스부에 일체되고 가로 모서리부를 한정하는 베이스부로부터 외부 및 하류 방향으로 신장하는 제 1부분을 갖는다. 각각의 가로 모서리부는 숏팅암과 커넥터핀을 전기적으로 접속하기 위하여 각각의 커넥터핀의 제 1부분에 계합한다. 유사하게,복수의 파지부재는 측면운동에 대하여 고정 및 유지되는 베이스부를 제공하기 위하여 복수의 숏팅암에 대해 깍지끼듯 간격을 두고 이격된 채로 일체 접속된 베이스부로부터 신장한다. 각각의 파지부재는 인터페이스면에서 SCP를 단단히 파지하는 일체식 제 2부분과 SCP의 정상면을 따라 신장하는 제 1부분을 갖는다. 따라서, 베이스부상에 배치된 접착제 또는 베이스부의 단부상에 배치된 한쌍의 클립은 SCP에 단단히 부착된 상기 ESD보호장치를 제공한다.
제3실시예에 있어서, ESD보호장치는 SCP의 상부면에 고정된 베이스부와 베이스부에 모두 일체된 복수의 숏팅암 및 파지부재를 포함한다. 복수의 숏팅암은 서로 간격을 두고 이격되며 복수의 커넥터 핀에 대해 간격을 두고 이격된 체로 배열된 말단부를 가지며 베이스부로부터 외부로 향하여 신장한다. 각각의 숏팅암은 베이스부에 일체되고 말단부의 각각에 일체식으로 접속된 베이스부로부터 외부로 향하여 신장하는 제 1부분을 갖는다.
더욱이, 각 제 1부분은 가로모서리부를 한정하기 위하여 그의 말단부보다 더 넓게된다. 유사하게, 복수의 파지부재는 측면 운동에 대하여 안정 및 유지된 베이스부를 제공하기 위해 복수의 숏팅암에 대하여 깍지끼듯 간격을 두고 배치된 일체식으로 접속된 베이스부로부터 신장한다. 각 파지부재는 SCP의 상부면을 따라 신장하는 제 1부분과 인터페이스면에 SCP를 단단히 파지하는 일체식 제 2부분을 갖는다. 각 숏팅암은 또한 복수의 커넥터 핀이 복수의 상보리셉터클로 삽입되지 않을 때, 커넥터 핀의 각각의 제 1 부분에 대하여 그의 가로모서리부를 자극시켜서 그들 사이에 전기적 접속을 야기시키기 위하여 숏팅암을 효율좋게 바이어싱하는 수단을 포함한다. 커넥터 핀이 상보리셉터클로 삽입될 때, 숏팅암의 각 말단부는 각각의 커넥터핀로부터 가로 모서리부를 분리시켜서 그들 사이의 전기적 접속을 차단시키기 위하여 효율좋은 바이어스에 대하여 SCP의 저부면쪽으로 이동한다. 결국, 베이스부상에 배치된 접착제 또는 베이스부의 단부상에 배치된 한쌍의 클립은 SCP에 단단히 부착되어진 상기 ESD보호장치를 제공한다.
제4실시예에 있어서, ESD보호장치는 각각의 인터페이스면으로부터 신장하는 복수의 커넥터핀에 대하여 위에 가로 놓이도록 각기 배치된 복수의 전기적 도전성바와, 커넥터핀에 대해 복수의 도전성바를 자극시키기 위하여 SCP의 상부면에 장착된 스프링구조를 포함한다. 스프링구조는 SCP의 상부면에 접착제로 단단하게 장착된 중심패드와, 전기적 도전성 바의 수에 대응하는 중심패드에 일체된 복수의 스프링부재를 갖는다. 각각의 스프링부재는 상부면 너머 외부로 향하여 신장하고 중심패드의 일단부에 단단히 고정된 일체식 켄틸레버부와, 저부면 너머로 각각의 복수커넥터 핀의 양측상에 하류로 향하여 신장하는 한쌍의 일체식 간격을 둔 레그부를 갖는다. 각각의 대응하는 전기적 도전성 바는 인터페이스면상의 복수의 커넥터핀의 각각에 선택적으로 계합되도록 캔틸레버부와 쌍으로된 레그부간의 인터페이스에 인접한 대응하는 켄틸레버부에 접착제로 단단히 정착된다.
또한 각각의 스프링 부재는 SCP가 커넥터면에 대항하여 위치되지 않을 때, 각각의 커넥터 핀에 대하여 조합된 전기적 도전성바를 자극시켜 그들간의 전기적 접속을 야기시키기 위하여 SCP의 상부면쪽 캔틸레버부에 스프링 부재를 바이어싱하는 수단을 포함한다. SCP가 커넥터의 면에 대항하여 위치될 때, 각각의 캔틸레버부는 인터페이스면상의 각각의 복수 커넥터핀으로부터 전기적으로 도전성바를 분리시켜서 그들간의 전기적 접속을 차단하기 위하여 효율좋은 바어어스에 대하여 SCP이 상부면으로부터 떨어진다.
제5실시예에 있어서, ESD보호장치는 SCP의 상부면에 고정하고 그 위에 가로놓여진 베이스부와, 베이스부에 일체된 복수의 숏팅암을 포함한다. 복수의 숏팅암은 ESD보호장치가 SCP에 고정될때, 서로 간격을 두고 이격되며 복수의 커넥터 핀에 대해 간격을 두고 떨어져 배열된 관계의 말단부를 갖는 베이스부로부터 외부로 향하여 신장한다. 각각의 숏팅암은 베이스부에 일체되고 말단부의 각각에 일체로 접속된 베이스부로부터 외부로 향하여 신장하는 제 1부분을 갖는다. 더욱이, 제1부분은 적어도 하나의 각 커넥터 핀의 제 1 부분과 계합되어 가동되는 적어도 하나의 가로 모서리부를 한정하기 위하여 그의 말단부보다 더 넓게 된다. 또한 각각의 숏팅암은 복수의 커넥터핀이 복수의 상보 리셉터클로 삽입되지 않을 때, 커넥터핀의 각각 하나의 제 1부분에 대향하는 인접하는 쌍으로 된 숏팅암의 가로모서리부를 자극하여 그들사이의 전기적 접속을 야기시키기 위하여 각각의 숏팅암을 효율좋게 바이어싱하는 수단을 포함한다. 커넥터 핀이 상보 리셉터클로 삽입될 때, 숏팅암의 각 말단부는 그의 각 커넥터 핀으로부터 그의 가로모서리부를 분리시켜서 그들간의 전기적 접속을 차단시키기 위하여 효율좋은 바이어스에 대하여 각각의 커넥터로부터 떨어진다. 베이스부의 단부상에 배치되니 한 쌍의 클립 또는 접착제는 SCP에 단단히 부착된 상기 ESD보호장치를 제공한다. 결국, 베이스부 내에 일체식으로 배치된 강성 리브(stiffening rib)는 베이스부에 강성을 제공하는 반면에, 강성 리브의 단부상에 배치된 플탭(pull tab)은 SCP로 부터 상기 ESD보호장치를 신속하고 용이하게 이동시키기 위하여 제공된다.
제6 및 제 7 실시예에 있어서, ESD보호장치는 SCP의 상부면에 고정되고 그위에 가로놓여진 베이스부와 베이스부에 일체된 복수의 숏팅암을 포함한다. 복수의 숏팅암은 ESD보호장치가 SCP에 고정될 때 서로 간격을 두고 이격되며 복수의 커넥터 핀에 대하여 간격을 두고 떨어져 배열된 관계의 베이스부로부터 외부로 향하여 신장한다. 각각의 숏팅암은 베이스부에 일체되고 적어도 하나의 각 커넥터 핀의 제 1부분과 계합되어 가동되는 적어도 하나의 가로 모서리부를 한정하기 위하여 베이스부로부터 외부 및 하류방향으로 신장하는 제 1부분을 갖는다. 각각의 숏팅 암은 또한 커넥터 핀의 각각의 제 1부분에 대향한 인접하는 쌍으로된 숏팅암의 가로 모서리부를 자극시켜 그들 사이에 전기적 접속을 야기시키기 위하여 각 숏팅암을 효율좋게 바이어싱하는 수단을 포함한다. 제7실시예에 있어서는, 슬롯이 제 6실시예에서 접속된 인접하는 가로 모서리부를 물리적으로 분리시키고, 이들 슬롯이 그들의 각 커넥터 핀의 제 1 부분에 독립적으로 계합하기 위해 다른 것에 독립적으로 이동하는 능력을 가진 각기 인접한 가로 모서리부를 제공하는 두갈래로 나뉜 숏팅암이 도시되었다. 베이스부의 단부상에 배치된 한쌍의 클립 또는 접착제는 SCP에 단단히 부착된 상기 ESD보호장치를 제공한다. 베이스부내에 일체로 배치된 강성 리브는 베이스부에 강성을 제공하는 반면에 강성 리브의 단부상에 배치된 플 탭은 SCP로부터 ESD보호장치를 신속하고 용이하게 제거를 하기 위해 제공된다.
제8 및 마지막 실시예에 있어서,ESD보호장치는 SCP의 상부면에 고정되고 그 위에 가로놓여진 베이스부와 베이스부에 일체된 복수의 숏팅암을 포함한다. 복수의 숏팅암은 서로 간격을 두고 이격되며 복수의 커넉터 핀의 대응하는 것에 대하여 간격을 두고 떨어진 관계로 그위에 가로 놓여진 베이스부로부터 외부로 향하여 신장한다. 각각의 숏팅암은 베이스부에 일체되고 적어도 하나의 커넥터 핀의 제 2부분에 계합하는 그의 말단부에 일체된 돌출부를 한정하기 위하여 베이스부로부터 외부 및 하류방향으로 신장하는 제 1부분을 갖는다. 베이스부의 단부상에 배치된 한쌍의 클립 또는 접착제는 SCP에 단단히 부착된 상기 ESD보호장치를 제공하는 반면에,베이스부의 단부상에 배치된 풀탭은 SCP로부터 ESD보호장치를 신속하고 용이하게 제거하기 위해 제공된다.
제1A도 내지 1C도를 참조하면, 본 발명의 ESD보호장치(46),SCP(12) 및 상보커넥터(38)를 포함하는 SCP-ESD보호장치(10)가 도시되었다. 일실시예의 SCP(12)는 상부면(14), 저부면(16) 및 상부 및 저부면 사이에 한쌍의 인터페이스면(18,20)을 포함한다. 복수의 커넥터 핀(22,24)은 각기 서로 간격을 두고 떨어져서 거의 나란하게 각 인터페이스면(18,20)상에 배치된다. 또한 각각의 복수의 커넥터핀(22,24)은 대응하는 인터페이스면(18,20)으로부터 외부로 신장하는 제 1부분(26)과, 하류방향으로 신장하는 제 1부분(26)과 거의 동일한 너비의 제2 부분(28), 제 1부분(26) 및 제 2 부분(28)을 서로 접속하는 만곡부(30), 말단부(34)로 하류로 신장하고 제 1 부분(26) 보다 더 좁은 제 3 부분 (32), 그리고 제 2부분(28)과 제 3부분(32)을 서로 접속하는 인터페이스부(36)를 포함한다.
SCP(12)가 LSI,VLSI 또는 MSI 반도체 다이 또는 다이들을 내장함을 쉽게 이해될 것이다.
복수의 커넥터 핀(22,24)은 커넥터(38)에,즉 커넥터의 선택된 일측상에 거의 평면(42)을 갖는 전형적으로 인쇄회로기판에 물리적 및 전기적으로 접속이 적합하게 된다. 복수의 늘어난 리셉터클를 (44)은 각각의 리셀터클(44)에 커넥터 핀(22,24)의 제 3부분(32)이 신속하게 삽입되도록 하기 위하여 커넥터 핀(22,24)에 대해 상보관계로 그리고 거의 나란히 간격을 두고 절연된 관계로 상기 평면(42)으로부터 안쪽으로 신장한다. 커넥터 핀(22,24)이 상보 리셉터클(44)내에 고정될때까지 단락되도록 하기 위해, ESD 보호장치 (46) 가 제공되어진다. 상기 ESD보호장치(46)는 SCP(12)의 저부면(16)에 고정된 베이스부(48)와 복수의 일체식 숏팅 암(50)을 포함한다.
복수의 숏팅암(50)은 서로에 대해 이격되고, 각기 커넥터 핀(22,24)에 대해 가로로 배치된 관계의 말단부(52)를 갖는 베이스부(48)로부터 외부로 신장한다. 각 숏팅 암(50)은 저부면(16)으로부터 외부로 신장하고 베이스부(48)에 단단히 고정된 제1부분(54)과 복수의 커넥터핀(22,24)중 각 하나의 인터페이스부(36)아래의숏팅 암내 한정하기 위해 제1부분(54)으로부터 신장하는 무릎부분(56) 그리고 말단부 (52)가 복수의 커넥터 핀(22, 24) 중 각 하나의 제1 부분(26) 너머로 신장하도록 복수의 커넥터 핀(22, 24)중 각기 하나로의 만곡부로부터 신장하는 중간부 (58)를 포함한다. 베이스부 (48) 상에 배치된 접착제 (도시안됨) 또는 베이스부의 단부상의 배치된 한쌍의 클립 (60, 62) 은 SCP (12) 에 단단히 부착된 ESD 보호장치 (46) 를 제공한다.
복수의 숏팅 암 (50) 은 복수의 커넥터 핀 (22, 24) 중 각 하나의 제 1 부분 (26) 에 대향하는 그들의 각 말단부 (52) 를 자극시키는 탄성 스프링 바이어스와 같은 공지된 기술 수단에 의해 효율좋게 바이어스가 됨으로써 복수의 커넥터 핀 (22, 24) 과 복수의 숏팅 암 (50) 간에 전기적으로 상호 접속된다. 따라서, 제 1A 내지 IC 도로부터 명백해지는 바와 같이, 복수의 커넥터 핀 (22, 24) 이 대응하는 복수의 리셉터클 (44) 로 삽입되지 않을 때, 숏팅 암 (50) 은 복수의 커넥터 핀 (22, 24) 의 각각의 제1부분 (26) 과 각각 전기적으로 접속되어 그들의 각 말단부(52)를 자극한다. 이러한 방법으로 복수의 커넥터 핀(22,24)의 전부 또는 일부의 단락(Shorting)은 반도체 다이내의 전기회로 소자를 손상시키면서 동작하는 ESD로부터 SCP(12)내의 반도체 다이(도시안됨)를 효과적으로 보호하기 위해 이루어진다.
커넥터(38)내 상보 리셉터클(44)로 커넥터 핀(22,24)의 삽입으로 그들의 효율좋은 바이어스에 대하여 숏팅 암(50)의 무릎부분(56) 상방으로 빗나가게 이동되도록 동작되어, 이에 의해 각각의 커넥터 핀(22, 24)의 제1부분(26)과의 물리적, 전기적 접속부로부터 외부로 말단부(52)를 이동시킨다.
제1A도 내지 1C도에서 명백해진 바와 같이, 모든 커넥터 핀(22, 24)을 포함할 필요없이 상기ESD보호장치(46)에 의해 함꼐 단락되어지는 각각의 인터페이스면 (18, 20)상의 커넥터 핀(22, 24)의 수는 또한 모든 도전성 핀의 소정의 서브셋(subset)으로 한정된다. 더우기, 하나의 인터페이스면(18, 20)상의 모든 커넥터 핀(22, 24)의 서브셋만 상기ESD보호장치(46)에 의해 단락되고, 반면에 나머지의 모든 다른 커넥터 핀 (22, 24)은 단락되지 않고 남아 있는다. 앞서 기술된 소자의 참조번호와 유사한 번호가 붙여진 제2A도 내지2C도에는 커넥터(38')와 SCP(12′)용 ESD보호장치(64)의 제 2실시예가 도시된다. ESD보호장치(46)의 제 1실시예와는 대조적으로 상기ESD보호장치(64)는 SCP(12′) 의 상부면 (14′)상에 배치된다. 상기 한 개의ESD보호장치(64)는 SCP(12′)의 상부면(14′)에 고정된 베이스부(66)와 복수의 숏팅암(68) 및 파지부재(70)를 포함한다. 복수의 숏팅 암(68)상호 이격되고 복수의 커넥터 핀 (22′, 24′)에 대해 간격을 두고 떨어진 관계로 배열된 말단부(72)를 갖는 베이스부(66)로부터 외부로 향하여 신장한다. 각각의 복수의 숏팅 암(68)은 베이스부(66)에 일체되고, 일체로 접속된 베이스부(66)에서 각각의 말단부(72)로 외부로 향하여 신장하는 제1부분(74)을 갖는다. 더우기, 각 제1부분(74)은 가로 모서리부(76)를 한정하기 위하여 그의 말단부(72)보다 더 넓게 된다. 유사하게, 복수의 파지부재(70)는 측면 이동에 대해 안정 및 유지된 베이스부(66)를 제공하기 위하여 복수의 숏팅 암(68)에 대해 깍지끼듯 이격되게 일체된 접속부로부터 베이스부(66)로 신장한다. 각각의 파지부재(70)는 SCP(12′)의 상부면(14′)을 따라 신장하는 제1부분(78)과 인터페이스면(18′, 20′)중 하나에 SCP(12′)를 단단히 파지하는 일체식 제 2부분(80)을갖는다. 또한, 베이스부(66)상에 배치된 접착제(도시안됨)또는 베이스부(66)의 단부상에 배치된 한쌍의 클립(82, 84)은 SCP(12)에 단단히 부착된 ESD보호장치(64)를제공한다. 숏팅 암(68)은 각각 복수의 커넥터 핀(22′,24′)의 제 1부분(26)에 대향하여 그들의 각 가로모서리부 (76)를자극하기 위한 탄성스프링 바이어스와 같은 공지된 기술 수단에 의해 효율좋게 바이어스됨으로써 복수의 커넥터 핀(22′,24′)과 복수의 숏팅 암 (68)간에 전기적으로 상호접속이 된다. 따라서, 제2A도 내지 2C도에 명백해진 바와 같이, 복수의 커넥터 핀(22′,24′) 이 대응하는 복수의 리셉터클(44)에 삽입되지 않을 때, 숏팅암(68)은 복수의 커넥터 핀(22, 24)각각의 제1부분(26)을 갖는 각 전기적 접속부에 대향하여 그들의 각 가로모서리부(76)을 자극한다. 상기 방법으로 복수의 커넥터핀(22, 24)의 전부 또는 일부의 단락은 반도체 다이내 전기회로 소자를 손상시키며 동작하는 ESD로부터 SCP(12)내의 반도체 다이(도시안됨)를 효과적으로 보호하기 위해 이루어진다. 상보 리셉터클(44)로의 커넥터 핀(22′,24′)의 삽입으로 그들의 효율좋은 바이어스에 대하여 숏팅 암(68)의 말단부(72)상방으로 비껴나게 이동 동작되고, 이에 의해 커넥터 핀(22′,24′)의 제1부분(26)으로된 각기 물리적, 전기적 접속부로부터 외부로 가로 모서리부 (76)가 이동한다. 제2A도 내지2C도에서 명백한 바와 같이 모든 커넥터 핀(22′,24′)을 포함할 필요가 없는 상기ESD보호장치(64)에 의해 함께 단락되는 각각의 인터페이스면(18′,20′)상의 커넥터 핀(22′,24′)의 수는 또한 모든 도전성 핀의 소정 서브셋에 한정된다. 더욱이, 단지 하나의 인터페이스면 (18′,20′)상의 모든 커넥터 핀 (22′,24′)의 서브셋은 상기ESD보호장치(64)에 의해 함꼐 단락되는 반면에, 나머지의 커넥터 핀(22′,24′)은 단락되지 않은 상태로 남아 있는다.
앞서 기술한 소자의 참고번호와 유사한 번호가 붙여진 제3A도 내지 3B도에는, SCP(12)와 커넥터(38′)용 ESD보호장치 (88)의 제3실시예가 도시되었다. ESD보호장치(88)의 상기 제 3실시예는 상술된 제2 ESD보호장치 실시예((64)와 거의 유사하다. 제2실시예와 대조적으로 제2실시예의 클럽은 파지부재(70′)와 협동하는 베이스부(94)상의 접착제(도시안됨)만이 SCP(12′)의 상부면(14′)에 상기 ESD보호장치(88)가 고정이 되도록 풀탭(90,92)과 대체되어진다. 제2실시예와 같이, 상기ESD보호장치(88)는 SCP(12′)의 상부면 (14′)에 고정된 베이스부(94)와 베이스부(94)에 모두 일체된 복수의 숏팅 암(96) 및 파지부재(70′)를 포함한다. 제 2 ESD 보호장치 실시예에서와 같이, 복수의 피지부재 (70′)는 측면이동에 대하여 안정 및 유지된 베이스부(94)를 제공하기 위해 복수의 숏팅암(96)에 대해 깍지끼듯 간격을 두고 떨어진 관계로 신장한다. 또한 제 2실시예에 있어서 각각의 복수의 파지부재(70′)는 SCP(12′)의 상부면 (14′)을 따라 신장하는 제1부분(78′)과 인터페이스면(18′,20′)에 SCP(12′)를 단단히 파지하는 일체식 제2부분(80)을 포함한다.
제2실시예와 같이, 복수의 숏팅 암(96)은 서로 간격을 두고 이격되며, 복수의 커넥터 핀(22′, 24′)에 대해 간격을 두고 이격되어 배열된 베이스부(94)로부터 외부로 향하여 신장한다. 그러나 제2실시예에서와는 달리, 각각의 복수의 숏팅 암(96)은 커넥터 핀(22′,24′)의 각기 하나의 제1부분(26′)에 계합하는 가로 모서리부(100)를 한정하기 위하여 베이스부(94)로부터 외부 및 하류 방향으로 신장하는 일체식 제1부분 (98)만을 갖는다. 가로모서리부(100)는 커넥터 핀(22′,24′)이 커넥터의 상보 리셉터클(도시되지 않음)에 삽입여부에 관계없이 숏팅 암(96)을 각기 복수의 커넥터 핀(22′,24′)에 항상 전기적으로 상호 접속시키는데 이것은 상기 실시예가 그들의 대응하는 제1부분(26′)으로부터 떨어진 가로모서리부(100)를 자극하는 수단을 필요로 하기 때문이다. 따라서, 풀탭(90, 92)을 파지 및 폴팅(pulling)함으로써 SCP(12′)의 상부면(14)으로부터 상기 ESD보호장치 (88)의 물리적 제거만이 커넥터 핀(22′,24′)으로부터 숏팅 암(96)을 전기적으로 분리하게 된다.
제2ESD보호장치 실시예(64)의 경우에 있어서, 제3A 도 내지 3B도에 도시된 바와 같이, 모든 커넥터 핀(22′,24′)을 포함할 필요가 없는 상기 제3ESD보호장치 (88)실시예에 의해 함께 단락되는 각각의 인터페이스면(18′,20′)상의 커넥터 핀(22′,24′)의 수는 또한 모든 도전성 핀의 소정 서브셋에 한정되어진다. 더우이, 하나의 인터페이스 (18′, 20′) 상의 모든 커넥터 핀 (22′, 24′) 의 서브셋만이 상기 ESD보호장치 (88)에 의해 함께 단락되고, 반면에 그외의 모든 다른 커넥터 핀들은 단락되지 않은 상태로 남아 있는다.
제 4A도 내지 4E 도는 일반적으로 제4ESD보호장치 실시예와, SCP(104) 및 상보 커넥터 (124)를 포함하는 본 발명의 다른 PCB-ESD보호장치 결합(102)를 도시한다. 일실시예에서 SCP(104)는 상부면(106)과 저부면(도시 안됨)그리고 상부면 및 저부면간의 복수의 인터페이스면(108,110,112,124)을 포함한다. 복수의 커넥터 핀(116,118,120,122)은 서로 거의 나란히 간격을 두고 떨어진 각 인터페이스면(108,110,112,114)상에 배치된다. 쉽게 이해할 수 있는 바와 같이,SCP(104)는 VISI,LSI,또는 MSI반도체 다이 또는 다이들을 내장한다.
복수의 커넥터 핀(116,118,120,122)은 커넥터(124), 즉 그의 선택된 일측상에 거의 평면(126)을 갖는 전형적으로 인쇄회로기판에 물리적, 전기적으로 적합하게 접속되어진다. 복수의 표면패드(128)는각 표면 패드(128)에 커넥터 핀(116,118,120,122)의 신속한 땜질을 하기 위해 커넥터 핀(116,118,120,112)에 대해 상보관계로 평면(126)상에 존재한다.
커넥터 핀(116,118,120,122)이 상보 표면 패드(128)에 땜질될때까지 단락되도록 하기 위해 ESD보호장치 (130)가 제공되어진다. 상기ESD보호장치(130)는 각기 복수의 커넥터 핀(116,118,120,112)에 대해 그위에 가로 놓이게 배치된 전기적 도전성 바(132,134,136,138)와 각 도전성 핀 (116,118,120,122)에 대향하여 복수의 도전성 바(132,134,146,138) 를 자극하기 위해 SCP(104)이 상부면(106)에 장착된 스프링구조(140)를 포함한다.
스프링 구조(140)는 SCP(104)의 상부면(106)에 접착제(도시안됨)로 단단히 장착된 중심패드(142)와 전기적 도전성 바(132,134,136,138)의 수에 대응하는 수로 중심패드(142)에 일체된 복수의 스프링 부재(144,146,148,150)를 갖는다. 각 스프링 부재(144,146,148,150)는 상부면 너머 외부로 향하여 신장하는 중심패드(142)의 일단에 단단히 고정된 일체식 캔틸레버부(cantilevered portion)(152)와 복수의 커넥터 핀(116,118,120,122)의 각 양측상에서 하류로 신장하고 저부면(도시안됨)너머로 신장하는 한쌍의 일체식 간격을 두고 떨어진 레그부(154,156)를 갖는다. 각각의 대응하는 전기적 도전성 바(132,134,136,138)는 복수의 커넥터핀(116,118,120,122)중 각 하나에 선택적으로 계합되기 위해 쌍으로 된 레그부(154,156)와 캔틸레버부(152)사이의 인터페이스에 인접하는 대응하는 캔틸레버부(152)에 접착제 (도시안됨)로 단단히 장착되어진다. 복수의 스프링부재(144,146,148,150)는각기 커넥터 (116,118,120,122)대향하여 그들의 각 전기적 도전성 바(132,134,136,138)와 정상면(106)쪽으로 그들의 각 캔틸레버부(152)를 자극시키기 위한 탄성 스프링 바이어스와 같은 공지된 기술수단에 의해 효율좋게 바이어스됨으로써 그들사이에 전기적으로 상호 접속된다. 따라서 제 4A도 내지 4E도에서 명백해진 바와 같이, 복수의 커넥터 핀 (116, 118, 120, 122)이 상보 표면 패드(128) 에 땜납되지 않을 때, 스프링 부재 (144, 146, 148, 150) 는 그들의 각 커넥터 핀 (116,118,120,122)을 가진 전기적 접속부에 대향하여 그들의 각 전기적 도전성 바(132,134,136,138)를 자극한다. 상기 수단으로 커넷터 핀 (116,118,120,122)의 모든 단락은 반도체 다이내의 전기적 회로 소자를 손상시키며 동작하는 ESD로부터 SCP(104)내의 반도체 다이(도시안됨)를 효과적으로 보호하기 위해 이루어진다. 신속하게 땜질할 커넥터(124)내의 상보 표면 패드(128)너머로 위치하는 커넥터핀 (116,118,120,122)은 그들의 효율좋은 바이어스에 대하여 모든 스프링 부재(144,146,148,150)의 레그부(154,156)상방으로 비껴 이동되도록 동작되는데, 이에 의해 전기적 도전성 바(132,134,136,138)가 커넥션 핀 (116,118,120,122)을 갖는 물리적, 전기적 접속부로부터 외부로 모두 이동한다.
이와같이 모든 인터페이스면 (108,110,112,124)상의 커넥터 핀 (116,118,120,122)이 상기 ESD보호장치(104)에 의해 함께 단락될 필요가 없지만 모든 인터페이스면의 소정의 선택 서브셋에서 발견된 커넥터 핀으로 한정된다.
앞서 기술된 소자와 유사한 참고부호가 붙여진 제 5A도 내지 5C도에 서는 SCP(12′)와 커넥터 (38′)용 ESD보호장치(158)의 제5실시예가 도시된다. 상기 하나의 ESD보호장치(158)는 SCP(12′)의 상부면(14′)에고정되고, 그위에 덮어 씌우는 베이스부(160)와 복수의 숏팅 암(162)을 포함한다. 복수의 숏팅 암 (162) 은 서로 간격을 두고 이격되며, 복수의 커넥터 핀(22′,24′)에 대해 간격을 두고 이격되게 배열된 말단부(168)를 갖는 베이스부(160)로부터 외부 방향으로 신장한다. 복수의 각 숏팅 암(162)은 베이스부(160)에 일치되고, 말단부(168)의 각각에 일체된 접속부로 베이스부(160)로부터 외부로 향하여 신장하는 제 1부분(166)을 갖는다. 더우이 각 제1부분(166)은 또한 가로모서리부(170)을 한정하기 위하여 그의 말단부(168)보다 더 넓게 된다.
한쌍의 클립(172,174)은 SCP(12)의 상부면(14′)과 저부면(16′)을 파지하고 SCP(12′)의 상부면 (14′)에 ESD보호장치(158)의 베이스부(160)를 고정시키는 것으로서 ESD보호장치 (158)의 베이스부(160)의 단부상에 배치된다. 대안으로 SCP(12′)의 상부면(14′)또는 배이스부(160)중 어느 한 쪽상에 배치된 접착제(도시안됨)가 또한 SCP(12′)에 단단히 부착된 ESD보호장치(158)를 제공한다. 숏팅 암(162)의 말단부(168)을 그들의 각 커넥터 핀(22′)으로부터 분리시킬 때, 베이스부 (160)내에서 측면이동이 발생하지 않도록 하기 위하여 베이스부(160)에 강성을 제공하는 강성리브(176)가 베이스부((160)내에 일체식으로 배치되어진다.
강성 리즈(176)의 캔틸레버단부는 베이스부(160)의 대응하는 단부 너머로 신장하고 SCP(12′)로부터 ESD보호장치(158)을 신속하고 용이하게 제거할 수 있는 한쌍의 풀탭(178,180)을 한정한다.
숏팅 암(162)은 커넥터 핀(22′,24′)의 각각의 제 1부분(26′)에 대하여 인접하는 쌍으로된 숏팅암(162)의 가로모서리 부분(170)을 자극하도록 탄성스프링 바이어스와 같은 공지된 기술수단에 의해 효율좋게 바이어스됨으로써 복수의 커넥터 핀(22′,24′)과 복수의 숏팅암(162)사이는 전기적으로 상호 접속된다. 따라서, 제5A도 내지 5C도에서 명백해진 바와 같이, 복수의 커넥터 핀(22′,24′)이 대응하는복수의 리셉터클(44′)로 삽입되지 않을 때, 숏팅 암(162)은 각 커넥터 핀(22′,24′)의 제 1부분(26′)과의 전기적 접속부에 대향하는 그들의 각 가로모서리부(170)를 자극한다. 상기 수단으로 복수의 커넥터 핀(22′,24′)의 모든 단락은 반도체 다이내의 전기적 회로 소자를 손상시키며 동작하는 ESD로부터 SCP(12′)내의 반도체 다이(도시안됨)를 효과적으로 보호할 수 있다. 상보 리셉터클(44′)로 커넥터 핀(22′,24′)을 삽입시킨 후에는 그들의 효율좋은 바이어스에 대하여 숏팅 암 (162)의 말단부(168)상방으로 비껴나게 이동시킴으로써 커넥터 핀(22′,24′)의 제 1부분 (26′)과의 물리적, 전기적 접속부로부터 외부로 가로모서리부(170)라 이동된다.
제5A도 내지 5C에 도시된 바와 같이, 베이스부(160)단부에서의 숏팅 암(162)은 단지 하나의 가로 모서리부(170)을 한전하고 반면에 각 중간 숏팅 암(162)은 인접하는 커넥터 핀(22′,24′)을 계합하는 두 개의 가로모서리부를 한정한다. 상기 수단으로 각 커넥터 핀(22′,24′)을 두개의 인접하는 숏팅 암(162)으로부터 두 개의 가로에지부(170)에 의해 계합됨으로써 단락된다. 상기 나머지부분은 ESD보호장치(158)의 신뢰성을 개선시키기 위해 동작한다.
제5A도 내지 5C도에서 명백해진 바와 같이 상기 ESD보호장치(158)에의해 함께 단락되는 커넥터 핀(22′,24′)의 수는 커넥터 핀(22′,24′)을 모두 포함할 필요는없으나, 또한 모든 도전성 핀의 소정 서브셋에 한정될 것이다. 더우이 단지 하나의 인터페이스면(18′,20′)상의 모든 커넥터 핀(22′,24′)의 서브셋은 상기 ESD보호장치(158)에 의해 함께 단락되어지고, 반면에 모든 다른 커넥터 핀(22′,24′)은 단락되지 않고 남아 있는다.
앞서 기술된 소자와 유사한 참조부호가 붙여진 제6A도 내지 6B 도와 제7A도 내지 7B도는 SCP(12′)용 ESD보호장치 (182)의 제6 및 제7실시예를 도시하였다. 제 6 및 제7실시예간의 구별되는 특성은 제6A 및 도 내지 6B도에는 없고 제7A도 내지 7B도에는 도시된 ESD보호장치에서 발견할 수 있는 이하에 설명되어진 슬롯(202)이다 .제6도와 7도에서 ESD보호장치(182)는 SCP(12′)의 상부면(14′)에 고정된 베이스부(184)와 베이스부(184)에 일체된 복수의 숏팅암(186)을 포함한다. 제5A도내지 5C도의 ESD보호장치 실시예에서와 같이 한쌍의 클립(188,190)은 SCP(12′)의 상부면(14′)과 저부면(16′)을 파지하고 SCP(12′)의 상부면(14′)에 ESD보호장치(182)의 베이스부(184)를 고정하기 위하여 ESD보호장치(182)의 베이스부(184)를고정하기 위하여 ESD보호장치(182)의 베이스부(184)의 단부상에 배치된다. 대안으로 SCP(12′)의 상부면(14′) 또는 베이스부(184)중 어느 한쪽상에 배치된 접착제(도시안됨)는 또한 SCP(12′)에 단단히 부착된 ESD보호장치(182)를 제공한다. 강성리브(192)는 또한 베이스부(184)내에 일체식으로 배치되고, 베이스부(184)내에 측면 이동이 발생하지 않도록 하기 위하여 베이스부(184)에 강성을 제공한다 강성 리브(192)의 캔틸레버 단부는 또한 SCP(12′)로부터 ESD보호장치(182)의 신속하고 용이하게 제거하기 위해 제공되는 한쌍의 풀탭(194,196)을 한정하고 베이스부(184)의 대응하는 단부너머로 신장한다.
제5A도 내지5C도의 실시예와 같이, 복수의 숏팅 암(186)은서로 간격을 두고 이격되며, 복수의 커넥터핀(22′)에 대해 간격을 두고 이격되어 배열된 베이스부(184)로부터 외부로 향하여 신장한다. 그러나 제5A도 내지 5C도의 실시예와는 달리 복수의, 각 숏팅 암(186)은 적어도 하나의 각 캐넥터 핀(22′)의 제 1부분(26′)과 계합되도록 가동하는 적어도 하나의 가로모서리부(200)를 한정하기 위해 베이스부(184)로부터 외부 및 하류방향으로 신장하는 제1부분(198)을 갖는다. 제6A도내지6B도 밀 제7A도 내지7B도에서 알 수 있는 바와 같이, 베이스부(184)단부에서의 숏팅 암(186)은 단지 하나의 가로 모러시부(200)를 한정하고 반면에, 중간 숏딩암(186)은 인접하는 커넥터 핀(22′,24′)에 계합하는 두 개의 가로 모서리부(200)를 한정한다. 상기 수단으로 각 케넥터 핀(22′,24′)은 두 개의 인접하는 숏팅 암(186)으로부터 두 개의 가로모서리부(200)에 의해 계합됨으로써 단락된다. 상기 나머지부분은 ESD보호장치 (182)의 신뢰도를 개선시키기 위해 동작된다.
제7A도 내지7B도에는 제6A도내지 6B도의실시예에서 접속되어진 인접하는 가로모서리부(200)를 슬롯 (202) 이 실제적으로 분리하는 두갈래로 나뉜 숏팅암 (186) 을 도시하였다. 이들 슬롯(202)은 그들의 각 커넥터 핀(22′,24′)의 제1부분(26)을 독립적으로 계합하기위하여 다른것과 독립적으로 가동하는 각각의 인접하는 가로모서리부(200)를 제공한다. 제6도및제 7도에 있어서, 가로모서리부(200)는 상기 실시예가 그들의 각 제1부분(26′)으로부터 떨어져 가로모서리부(200)를 자극하는 수단을 필요로 하기 때문에, 커넥터 핀(22′,24′)이 커넥터 (도시안됨)의 상보 기셉터클(도시안됨)로의 삽입여부에 무관하게 항상 상기 숏팅암(186)을 복수의 커넥터 핀(22′,24′)에 전기적으로 상호 접속시킨다. 따라서 폴 탭(194,196)을 파지 및 풀링(pulling)함으로써 SCP(12) 상부면 (14′)으로부터 상기 ESD보호장치를 물리적으로 제거되어, 커넥터 핀(22′,24′)으로부터 숏(186)을 전기적으로 분리시킨다.
제5A도 내지 5C도의 ESD보호장치(158)실시예의 경우와 같이 제6A도 내지 6B도와 제 7A도 내지 7B도의 ESD보호장치(182)실시예의 의해 함께 단락하기 위하여 표면(18′,20′)중 어느 하나상의 커넥터 핀(22′,24′)의 수는 모든 커넥터 핀(22′,24′)을 포함할 필요가 없으나, 모든 커넥터 핀의 소정 서브셋으로 한정된다. 더우이 단 하나의 인터페이스면(18′,20′)상의 모든 커넥터 핀(22′,24′)의 서브셋만이 상기 ESD보호장치 (182)에 의해 함께 단락되며, 반면에 다른 모든 커넥터 핀(22′,24′)은 단락되지 않은 상태로 유지한다.
앞서 기술된 소자와 유사한 참조부호가 붙여진 제8A도 내지 8B도에는 SCP(12′)용 ESD보호장치(204)의 제8 및 마지막 실시예가 도시되어 있다. 상기 ESD보호장치 (204)는 SCP(12′) 의 상부면 (14′)에 고정된 배이스부(206)와 베이스부(206)에 일체된 복수의 숏팅 암(208)을 포함한다. 한쌍의 클립(210,212)은 ESD보호장치(204)의 베이스부(206)의 단부상에 배치되어, SCP(12′)의 상부면 (14′)에 ESD보호장치(204)의 베이스부(206)를 고정시키기 위해 SCP(12′)의 상부면(14′)과 저부면(16′)을 파지한다 대안으로 SCP(12′)의 상부면(14′)또는 베이스부(206)중 어느 한쪽상에 배치된 접착제(도시안됨)는 또한 SCP(12′)에 단단히 부착된 ESD보호장치(204)를제공한다.
복수의 숏팅 암(208)은 서로 간격을 두고 이격되며, 대응하는 복수의 커넥터 핀(22′,24′)중 하나에 간격을 두고 이격된체 그위를 덮어 쒸우는베이스부(206)로부터 외부 방향으로 신장한다. 각각의 솟팅암(208)은 베이스부와 일체된 제1부분을 가지며 그의 말단부(218)에서 일체식 돌출부(216)를 한정하기 위해 베이스부로부터 외부 및 하류방향으로 신장한다. 각각의 제1부분(214)은 그의 말단부(218)에서 의 돌출부(216)가 대응하는 커넥터 핀(22′,24′)중 하나의 제2부분(28′)과 계합하고 전기적으로 단락되도록 탄성적으로 바이어스된다. ESD보호장치(204)는또한 풀랩(220,222)을 파지 및 폴링함으로써 상술된 방법에서 처럼SCP(12′)로부터 제거된다. 더우이 ESD보호장치(204)에서 개개의 숏팅암(206)의 너비는 수반하는 돌출부가 주어진 인터페이스면(18′,20′)상에서 동시에 커넥터 핀(22′,24′)의 소정 서브셋과 함께 단락되도록 다양화 될 수 있다.

Claims (19)

  1. 상부면(14′)과 마주보는 저부면(16′) 그리고 상부면과 저부면 사이에 배치된 한쌍의 인터페이스면(18′: 20′)을 갖는 형태의 반도체 칩 패키지(12′)와, 서로 간격을 두고 이격된 관계로 거의 나란히 배치된 복수의 커넥터 핀(22′)을 갖는 각각의 인터페이스면과, 저부면 너머로 신장하도록 그의 밑단에서 하류방향으로 그리고 인터페이스면으로부터 외부로 향하여 신장하는 부분을 갖는 각각의 커넥터 핀에 사용되는 정전 방전 보호장치(88 ; 182)에 있어서, (a) 반도체 칩 패키지의 상부면에 고정되고 그 위에 덮어 씌워진 평면을 갖는 베이스부(94 ; 184)와, 그리고 (b) 서로 간격을 두고 이격된 관계와 복수의 커넥터 핀에 대해 간격을 두고 이격되어 배열된 베이스로부터 외부로 향하여 신장하고 베이스부에 일체된 복수의 숏팅암(96 ; 186)을 포함하고, 각각의 숏팅암이 베이스부에 일체되고 적어도 하나의 커넥터 핀에 대해 계합되어 가동되는 적어도 하나의 가로 모서리부(100 ; 200)를 그의 말단부에 한정하기 위해 외부 및 하류방향으로 신장하는 적어도 하나의 제1부분(98 ; 198)을 갖는 것을 특징으로 하는 정전 방전 보호장치.
  2. 제1항에 있어서, 복수의 숏팅 암은 또한 서로 간격을 두고 이격된 관계와 복수의 커넥션 핀에 대해 간격을 두고 이격되어 배열된 말단부(72 : 168)를 가지고 제 1 부분으로부터 외부로 신장하고 각기 제 1 부분에 일체된 제 2 부분을 포함하고, 각 제 1 부분을 그들사이의 적어도 하나의 가로모서리부 (76 : 170)를 한정하기 위해 각각의 제 2 부분보다 더 넓게되고, 각각의 숏팅암은 또한 커넥터 핀중 적어도 하나에 대향하여 그의 가로모서리부를 자극하여 그들사이에 전기적 접속을 야기시키기 위하여 각 숏팅암을 효율 좋게 바이어싱 하는 수단을 포함함을 특징으로 하는 정전방전 보호장치.
  3. 제 1 항 또는 2 항에 있어서, 복수의 간격을 두고 이격되어 신장된 파지부재(70)가 복수의 숏팅암에 대해 깍지끼듯 간격을 두고 이격된 관계로 일체로 접속된 베이스부로부터 신장하고, 각 파지부재는 상부면을 따라 신장하는 제 1 부분(78 : 78′)과 인터페이스면에서 SCP를 간단히 파지하는 일체식 제 2 부분(80:80′)을 가짐을 특징으로 하는 정전방전 보호장치.
  4. 제 1 항에 있어서, 슬롯(202)이 다른것으로부터 각 선택숏팅암 내의 한쌍의 측면 에지부를 분리시키기 위해 선택숏팅암을 두갈래로 나눔을 특징으로 하는 정전방전 보호장치.
  5. 제 1 항 또는 2 항에 있어서, 베이스부가 또한 베이스내에 일체식으로 배치된 강성 리브를 포함하고, 상기 강성 리브(176 : 192)는 베이스부의 마주보는 단부 너머로 신장하는 단부를 구비하고, 강성 리브의 각 단부는 정전 방전 보호장치가 상부면으로부터 용이하게 제거되도록 파지되어지는 탭(178, 180 : 194, 196)을 한정함을 특징으로 하는 정전방전 보호장치.
  6. 상부면 (14′)과 마주보는 저부면(16′) 그리고 상부면과 저부면에 접속된 적어도 한쌍의 인터페이스면 (18′, 20′)을 갖는 형태의 반도체 칩 패키지(12′)와, 서로 간격을 두고 이격된 관계로 거의 나란히 배치된 복수의 커넥터 핀 (22′, 24′)을 갖는 각각의 인터페이스면과, 저부면 너머로 신장하도록 그의 말단에서 하류 방향으로 그리고 인터페이스면으로부터 외부로 향하여 신장하는 부분을 갖는 각각의 커넥터핀에 사용되는 정전 방전 보호장치 (204)에 있어서, (a) 반도체 칩 패키지의 상부면에 고정되고 그위에 덮어 씌워진 평면을 갖는 베이스부 (206)와, 그리고 (b) 서로 간격을 두고 이격된 관계와 복수의 커넥터 핀의 대응하는 것에 대하여 간격을 두고이격되어 덮어씌워지는 관계로 베이스부로부터 외부로 신장하고 베이스부에 일체된 복수의 숏팅 암(208) 을 포함하고, 각 숏팅암은 베이스부에 일체되고 적어도 하나의 커넥터 핀에 계합하는 그의 말단부에서 돌출부 (216)를 한정하기 위해 베이스부로부터 외부 및 하류방향으로 신장하는 제 1 부분 (214)을 갖는 것을 특징으로 하는 정전 방전 보호장치.
  7. 제 6 항에 있어서, 베이스부는 마주보는 단부를 갖고, 각 단부는 단부 너머로 신장하고 정전 방전 보호장치가 상부면으로부터 용이하게 제거될 수 있도록 파지되는 풀 탭 (221, 222)을 한정함을 특징으로 하는 정전방전 보호장치.
  8. 상부면 (14)과 마주보는 저부면 (16) 그리고 상부면과 저부면 사이에 배치된 한쌍의 인터페이스면 (18, 20)을 갖는 반도체 칩 패키지(12)와, 서로 간격을 두고 이격된 관계로 거의 나란히 배치된 복수의 커넥터 핀(22, 24)을 갖는 각 인터페이스면과, 저부면 너머로 신장하도록 그의 말단부에서 하류방향으로 그리고 인터페이스면으로부터 외부로 신장하는 부분을 갖는 각 커넥터핀에 사용되는 정전 방전 보호장치 (46)에 있어서, (a) 반도체 칩 패키지의 저부면에 고정된 베이스부 (48)와, 그리고 (b) 서로 간격을 두고 이격된 관계와 복수의 커넥터 핀에 대하여 가로로 배치된 관계의 말단부 (52)를 가지며 베이스부로부터 외부로 신장하고 베이스부에 일체된 복수의 숏팅암 (50)을 포함하고, 각 숏팅암은 저부면으로부터 외부로 향하여 신장하고 베이스부에 단단히 고정된 제 1 부분(54)과, 숏팅 암내의 만곡부를 한정하기 위해 제 1 부분으로부터 신장하는 무릎부분(56)과, 그리고 말단부가 커넥터핀의 각각의 위로 신장하도록 적어도 하나의 커넥터 핀쪽으로 만곡부로부터 신장하는 중간부 (58)를 포함하고, 각 숏팅암은 또한 커넥터핀의 각각에 대향하여 그의 말단부를 자극하여 그들 사이에 전기적 접속을 야기시키시 위하여 각 쇼팅 암을 효율좋게 바이어싱 하는 수단을 포함함을 특징으로 하는 정전 방전 보호장치.
  9. 제 1 항 또는 제 2 항에 있어서, 접착제로 반도체 칩 패키지에 베이스부를 단단히 장착시킴을 특징으로 하는 정전방전 보호장치.
  10. 제 1 항 또는 제 2 항에 있어서, 단부가 베이스부의 마주보는 단부로부터 신장하여 일체되고, 각 단부는 베이스부가 반도체 칩 패키지에 단단히 장착되도록 반도체 칩 패키지의 상부면과 저부면 주위에 제거가능하게 고정되는 클립 (60, 62 : 82, 84 : 172, 174 : 188, 190 : 210, 212)을 한정함을 특징으로 하는 정전방전 보호장치.
  11. 상부면 (106)과 마주보는 저부면 그리고 상부면과 저부면 사이에 배치된 복수의 인터패이스면 (108, 110, 112, 114)을 갖는 형태의 반도체 칩 패키지 (104)와, 서로 간격을 두고 이격된 관계로 거의 평행하게 배치된 외부로 향하여 신장하는 복수의 커넥터 핀 (116, 118, 120, 122)을 갖는 각 인터페이스면에 사용되는 정전 방전 보호장치(130)에 있어서, (a) 각 인터페이스면으로부터 신장하는 복수의 커넥터 핀에 대해 그위에 가로놓이도록 각기 배치된 복수의 전기적 도전성 바 (132, 134, 136, 138)와 그리고, (b) 커넥터 핀에 대향하여 복수의 전기적 도전성 바를 자극하기 위해반도체 칩 패키지의 상부면에 장착된 스프링구조 (140)를 포함하고, 상기 스프링 구조는 ⅰ) 반도체 칩 패키지의 상부면에 단단히 장착된 중심패드(142)와, 그리고 ⅱ) 중심 패드에 일체되고 전기적 도전성 바의 수에 대응하는 복수의 스프링 부재 (144, 146, 148,150)를 포함하고, 각 스프링 부재는 상기 중심패드의 일단부에 단단히 고정되고 상기 SCP의 상부면의 모서리를 넘어서 상기 중심패드로부터 외부로 향하여 신장하는 캔틸레버부와, 상기 캔틸레버부에 일체되고, 상기 저부면을 넘어서 그리고 복수의 커넥터 핀중 각기 하나의 양측상에서 하류방행으로 신장하는 두 개의 간격을 두고 이격된 레그부 (154, 156)를 구비하여, 상기 캔틸레버와 각 스프링 부재의 레그부는고정되게 배치된 복수의 전기적 도전성 바중 각 하나에 인접하는 그들 사이에 인터페이스를 한정하고, 각 스프링 부재는 또한 복수의 커넥터핀 중 각 하나에 대향하여 조합된 전기적 도전성바를 자극시켜, 그들사이에 전기적 상호접속을 야기시키기 위하여 반도체 칩 패키지의 상부면쪽으로 그의 캔틸레버부를 이동시키도록 스프링부재를 효율좋게 바이어싱 하는 수단을 포함함을 특징으로 하는 정전 방전 보호 장치.
  12. 제 11 항에 있어서, 접착제로 상기 상부면에 중심패드를 단단히 장착시킴을 특징으로 하는 정전방전 보호장치.
  13. 제 11 항에 있어서, 상기 전기적 도전성 바가 탄성있는 전기적 도전성 포말, 플라스틱, 섬유 및 포일을 포함하는 일군으로부터 선택됨을 특징으로 하는 정전방전 보호장치.
  14. 제 11 항에 있어서, 상기 캔틸레버부가 또한 반도체 칩 패키지의 상부면 넘어서 중심패드로부터 외부로 향하여 신장하고, 그들사이에 배치된 간극을 갖는 중심패드의 일단에 단단히 고정된 얇은 판을 포함함을 특징으로 하는 정전방전 보호장치.
  15. 제 11 항에 있어서, 접착제로 상기 캔틸레버부와 상기 페그부 사이의 인터페이스에 인접한 캔틸레버부에 각각의 전기적 도전성 바를 고정되게 장착시킴을 특징으로 하는 정전방전 보호장치.
  16. 제 6 항에 있어서, 접착제로 반도체 칩 패키지에 베이스부를 단단히 장착시킴을 특징으로 하는 정전방전 보호장치.
  17. 제 8 항에 있어서, 접착제로 반도체 칩 패키지에 베이스부를 단단히 장착시킴을 특징으로 하는 정전방전 보호장치.
  18. 제 6 항에 있어서, 단부가 베이스부의 마주보는 단부로부터 신장하여 일체되고, 각 단부는 베이스부가 반도체 칩 패키지에 단단히 장착되도록 반도체 칩 패키지의 상부면과 저부면 주위에 제거가능하게 고정되는 클립(60, 62 : 82, 84 : 172, 174 : 188, 190 : 210, 212)을 한정함을 특징으로하는 정전방전 보호장치.
  19. 제 8 항에 있어서, 단부가 베이스부의 마주보는 단부로부터 신장하여 일체되고, 각 단부는 베이스부가 반도체 칩 패키지에 단단히 장착되도록 반도체 칩 패키지의 상부면과 저부면 주위에 제거가능하게 고정되는 클립(60, 62 : 82, 84 : 172, 174 : 188, 190 : 210, 212)을 한정함을 특징으로 하는 정전방전 보호장치.
KR1019920006568A 1991-04-18 1992-04-18 반도체 칩 패키지용 정전 방전 보호장치 KR0139055B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/687,044 US5108299A (en) 1991-04-18 1991-04-18 Electrostatic discharge protection devices for semiconductor chip packages
US07/687.044 1991-04-18
US07/800,612 US5163850A (en) 1991-04-18 1991-11-27 Electrostatic discharge protection devices for semiconductor chip packages
US07/800.612 1991-11-27

Publications (1)

Publication Number Publication Date
KR0139055B1 true KR0139055B1 (ko) 1998-04-27

Family

ID=27103924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920006568A KR0139055B1 (ko) 1991-04-18 1992-04-18 반도체 칩 패키지용 정전 방전 보호장치

Country Status (6)

Country Link
US (1) US5163850A (ko)
EP (4) EP0653792B1 (ko)
JP (1) JP2500172B2 (ko)
KR (1) KR0139055B1 (ko)
CA (1) CA2062248A1 (ko)
DE (4) DE69226789T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200447260Y1 (ko) * 2009-07-16 2010-01-12 주식회사 다윈전자 게이트 전극 구조용 파워 디바이스의 정전기 방지장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5490033A (en) * 1994-04-28 1996-02-06 Polaroid Corporation Electrostatic discharge protection device
US5562489A (en) * 1994-07-20 1996-10-08 Polaroid Corporation Electrostatic discharge protection device
US5599205A (en) * 1994-07-20 1997-02-04 Polaroid Corporation Electrostatic discharge protection device
US5583733A (en) * 1994-12-21 1996-12-10 Polaroid Corporation Electrostatic discharge protection device
EP0782867B1 (en) 1995-07-25 2005-01-26 Teijin Limited Powdery medicine dosing device
DE19532183C2 (de) * 1995-08-31 1997-07-03 Siemens Ag Gehäuse für integrierte Schaltungen mit Schutzeinrichtung gegen elektrostatische Aufladungen
US5847914A (en) * 1995-12-21 1998-12-08 Polaroid Corporation Electrostatic discharge protection device
US5697501A (en) * 1995-12-21 1997-12-16 Polaroid Corporation Electrostatic discharge protection device
US5812357A (en) * 1996-10-11 1998-09-22 Polaroid Corporation Electrostatic discharge protection device
US5877933A (en) * 1997-04-16 1999-03-02 Johansen; Arnold W. Electrostatic discharge protection device for magnetoresistive head
US5963415A (en) * 1997-07-05 1999-10-05 Polaroid Corporation Electrostatic discharge protection device
US6140581A (en) * 1997-12-03 2000-10-31 Mitsubishi Electronics America, Inc. Grounded packaged semiconductor structure and manufacturing method therefor
US6068130A (en) * 1999-02-05 2000-05-30 Lucent Technologies Inc. Device and method for protecting electronic component
US6424505B1 (en) 1999-05-06 2002-07-23 Read-Rite Corporation Method and system for providing electrostatic discharge protection for flex-on suspension, trace-suspension assembly, or cable-on suspension
ATE447827T1 (de) 2000-05-02 2009-11-15 Kawasaki Heavy Ind Ltd Bilddatenerzeugungseinrichtung und bildanzeige
JP3991941B2 (ja) * 2003-07-17 2007-10-17 船井電機株式会社 多素子保持構造
US7481402B2 (en) * 2006-04-28 2009-01-27 Candice Woodward Electrostatic dissipative ergonomic forearm support
US8087953B2 (en) * 2008-04-01 2012-01-03 Sony Corporation Surface mount device jumper and surface mount device jumper assembly
EP2157671A1 (en) * 2008-08-19 2010-02-24 Fluke Corporation Apparatus and method of zeroing a test instrument
US7686645B2 (en) 2008-08-19 2010-03-30 Fluke Corporation Apparatus and method of zeroing a test instrument
CN101686595B (zh) * 2008-09-25 2014-11-05 鸿富锦精密工业（深圳）有限公司 电子装置及其导电片
CN103208217A (zh) * 2012-01-13 2013-07-17 昌硕科技(上海)有限公司 盲文读写装置
CN103884951B (zh) * 2012-12-21 2016-08-10 纬创资通股份有限公司 静电防护装置监控电路及静电防护装置监控系统
TWI594666B (zh) * 2015-08-10 2017-08-01 緯創資通股份有限公司 靜電放電防護結構與電子裝置
CN116469839B (zh) * 2023-06-05 2023-10-27 深圳市京泰荣电子有限公司 一种电子元器件防静电保护结构

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382575A (en) * 1965-06-02 1968-05-14 Sylvania Electric Prod Method of making electrical contacts from strip stock
US3774075A (en) * 1970-09-23 1973-11-20 Motorola Inc Package including electrical equipment lead shorting element
US3653498A (en) * 1970-12-24 1972-04-04 Rca Corp Static charge protective packages for electron devices
DE2348630B2 (de) * 1973-09-27 1979-02-08 Siemens Ag, 1000 Berlin Und 8000 Muenchen Einrichtung zum Schütze von MOS-Bausteinen gegen Beschädigung durch elektrostatische Aufladungen
US3908153A (en) * 1974-08-22 1975-09-23 Ascon Corp Ground clip for semi-conductor package
US4019094A (en) * 1975-12-19 1977-04-19 General Electric Company Static control shorting clip for semiconductor package
DE3130324A1 (de) * 1981-07-31 1983-02-17 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
US4471408A (en) * 1982-01-04 1984-09-11 Mcgraw-Edison Company Piggyback code switch device
JPS5913353A (ja) * 1982-07-13 1984-01-24 Toshiba Corp 半導体装置
US4521828A (en) * 1982-12-23 1985-06-04 At&T Technologies, Inc. Component module for piggyback mounting on a circuit package having dual-in-line leads
JPS61148852A (ja) * 1984-12-24 1986-07-07 Hitachi Ltd 半導体装置
JPH0698865B2 (ja) * 1986-02-21 1994-12-07 株式会社東芝 メモリカード
JPS62276855A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd 電子装置保護具、および電子装置保護具を用いた電子装置の実装方法
US4725918A (en) * 1986-08-22 1988-02-16 General Patent Counsel/Amp Incorporated Protective insert for chip carriers
US4706161A (en) * 1986-11-17 1987-11-10 Minnesota Mining And Manufacturing Company Device protective apparatus
US5038248A (en) * 1989-12-08 1991-08-06 Harris Corporation Automatic ESD protection device for semiconductor packages
US4971568A (en) * 1989-12-11 1990-11-20 Polaroid Corporation Electrical connector with attachment for automatically shorting select conductors upon disconnection of connector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200447260Y1 (ko) * 2009-07-16 2010-01-12 주식회사 다윈전자 게이트 전극 구조용 파워 디바이스의 정전기 방지장치

Also Published As

Publication number Publication date
JPH05114660A (ja) 1993-05-07
DE69226789T2 (de) 1999-01-14
EP0654823A2 (en) 1995-05-24
DE69226790D1 (de) 1998-10-01
EP0509634A1 (en) 1992-10-21
EP0653792A3 (en) 1995-12-27
US5163850A (en) 1992-11-17
EP0654823B1 (en) 1998-08-26
DE69226790T2 (de) 1999-01-14
DE69226788T2 (de) 1999-01-14
EP0653792A2 (en) 1995-05-17
EP0654824A3 (en) 1995-12-27
EP0653792B1 (en) 1998-08-26
DE69207467D1 (de) 1996-02-22
EP0509634B1 (en) 1996-01-10
DE69226789D1 (de) 1998-10-01
CA2062248A1 (en) 1992-10-19
EP0654824B1 (en) 1998-08-26
EP0654823A3 (en) 1995-12-27
DE69207467T2 (de) 1996-05-23
JP2500172B2 (ja) 1996-05-29
DE69226788D1 (de) 1998-10-01
EP0654824A2 (en) 1995-05-24

Similar Documents

Publication Publication Date Title
KR0139055B1 (ko) 반도체 칩 패키지용 정전 방전 보호장치
US5108299A (en) Electrostatic discharge protection devices for semiconductor chip packages
EP0501749B1 (en) Electrostatic discharge protection device
US5746621A (en) Electrostatic discharge protection device
US5031076A (en) Multifunctional card having a static protection
US5562489A (en) Electrostatic discharge protection device
JP2736749B2 (ja) 電荷除去手段を備えたメモリカード用電気コネクタ
ES2251131T3 (es) Conectador electrico para circuiteria plana flexible.
KR960044000A (ko) 카드 변부 커넥터와 함께 사용되는 인쇄회로기판 및 그 제조법
US4639058A (en) Low profile test clip and handle therefor
JPH09501262A (ja) プリント配線板等メンバを電気的に相互接続するためのコネクタ・デバイス
US20190148090A1 (en) Active cover plates
ES2200798T3 (es) Componente electrico con cable plano flexible de conductores de conexion.
ES2232045T3 (es) Conectador electrico.
US4676571A (en) Leaded chip carrier connector
CN2256116Y (zh) 存储插件接插装置的导向保护外壳
KR200493526Y1 (ko) 정전방전 방지 기판 대 기판 플로팅 커넥터
WO1996038888A1 (en) Electrostatic discharge protection device
JPS636755A (ja) 導線の接続具
ES2223724T3 (es) Conector para cable plano flexible.
TWI239628B (en) ESD protection design on connector/interface against charge-device model ESD events
US12021335B2 (en) Active cover plates
CN107946792A (zh) 一种二次设备电压试验连接端子
KR200408650Y1 (ko) 만능커넥터
US7027596B1 (en) Apparatus for releasing teledapt cables from deeply recessed RJ connectors

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee