KR0130048B1

KR0130048B1 - 반도체 롬

Info

Publication number: KR0130048B1
Application number: KR1019930000578A
Authority: KR
Inventors: 야수히로 홋타
Original assignee: 쓰지 하루오; 샤프 가부시끼가이샤
Priority date: 1992-01-21
Filing date: 1993-01-19
Publication date: 1998-04-07
Also published as: US5295092A; JPH05198775A; JP2851962B2; KR930017189A; TW218416B

Abstract

본 발명은 반도체 ROM(semiconductor read only memory)에 관한 것으로, 더 구체적으로는 메모리셀(memory cell)들을 구성하는 MOSFET들이 병렬로 연결되는 반도체 ROM에 관한 것으로, 병렬로 배열되는 복수의 워드선을 포함하는 반도체 ROM에 있어서, ROM은 복수의 단위구조를 갖고, 이 복수의 단위구조 각각은 복수의 워드선과 교차되는 제1비트선과, 이 제1비트선과 병렬로 배치되고 각각은 제1종단 및 제2종단을 갖는 복수의 제1가상접지선과, 복수의 제1가상접지선에 대응되고 각각은 제1종단 및 제2종단을 갖는 복수의 제2가상접지선과, 이 복수의 제2가상접지선 중 인접한 두개의 접지선 사이에 각각 구성되고 각각은 제1종단 및 제2종단을 갖는 제2비트선과, 복수의 메모리 셀에 의해 구성되고 이 메모리셀들은 자신과 인접한 상기 제2가상접지선들 중 하나와 상기 제2비트선들 중 하나 사이에 각각 구성되는 복수의 메모리셀열(memory cell column) 및, 상기 복수의 메모리셀열 중 하나를 선택하기 위한 복수의 뱅크선택 절환수단을 포함하는 것이 특징이다.

Description

반도체 롬

제1도는 본 발명의 일실시예에 따른 ROM(Read Only Memory)의 일부분을 나타낸 회로도.

제2도는 본 발명에 따른 확산 비트선을 갖는 실시예의 배치도.

제3도는 본 발명에 따른 실시예에서 메모리셀로부터 정보가 읽혀질 때 전류가 흐르는 경로를 개략적으로 나타낸 회로도.

제4도는 종래의 ROM을 나타낸 회로도.

제5도는 계층적 비트 라인 구조(hierachical bit line system)을 갖는 종래의 ROM을 나타낸 회로도.

제6도는 제5도의 ROM에서 메모리셀로부터 정보가 읽혀질 때 전류가 흐르는 경로를 개략적으로 나타낸 회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 워드선 2 : 비트선

본 발명은 반도체 ROM(semiconductor read only memory)에 관한 것으로, 더 구체적으로는 메모리셀(memory cell)들을 구성하는 MOSFET들이 병렬로 연결되는 반도체 ROM에 관한 것이다. 제4도는 통상적으로 사용되는 반도체 ROM의 등가 회로를 나타낸 것으로, 이 ROM은 MOSFET의 메모리셀(3)들이 워드선(1)과 교차되는 복수의 비트선(2)이 각각과 병렬로 연결되는 구조의 수평 ROM(lateral read only memory)이다. 종래에는, 비트선(2)을 금속으로 형성하거나(이하, 이 비트선을 금속비트선이라 한다), 확산층(diffused layer)으로 형성하였다(이하, 이 비트선을 확산비트선이라 한다). 메모리셀을 좀더 조밀하게 배치하기 위해 제5도에 도시된 바와 같은 계층구조(이하, 계층 비트선 구조라 한다)가 제안되었다(일본국 특허출원번호 소화 63-75300). 이런 구조에서는 주 비트선(main bit line)(Mb₁, Mb_1-1, …)과 부비트선(sub-bit line)(Sbm₂₁, Sbm_21-1, …)등이 계층적으로 구성된다. 이 계층적 비트선 구조에서 각각의 메모리셀(Mm₂₁.n)은 인접한 두 개의 부 비트선(Sbm₂₁, Sbm_21-1)사이에 연결된다. 각 행(row)에 있는 복수의 메모리셀(Mm₂₁.k)(1≤k≤n)은 공통 워드선 (WL_k)과 연결된다. 상기 메모리셀(Mm₂₁.n)들은 Bbm_21-1과 같은 기수 뱅크군(group of odd-numbered banks)과 Bbm₂₁과 같은 우수 뱅크군(group of even-numbered banks)으로 교대로 할당된다. 이들 뱅크의 선택을 위해 뱅크선택 MOSFET(QOm.₂₁, QEm_.21, …, 등)들이 부 비트선들의 양단에 각각 설치된다. 이들 뱅크선택 MOSFET들에는 뱅크 선택선 BO_m및 BE_m이 각각 연결된다. 주비트선(Mb₁, Mb_1-1, …)들은 SA1과 같은 센스증폭기(sense amplifier)들에 연결되거나 Q_1-1과 같은 MOSFET들을 통하여 접지(GBD)와 연결된다. 계층적 비트선 구조를 갖는 ROM에서, 주 비트선들의 배선피치(the witred pitch of the main bit lines)는 제4도에 도시된 종래의 수평 ROM과 비교할 때 2배에 달한다.

상기 계층적 비트선구조를 갖는 ROM은 비트선의 기생용량(parasitic capacitance)를 줄일 수 있는 장점이 있으며, 특히 확산 비트선이 사용될 때에는 비트선의 배선저항(wiring resistance)이 상당히 줄어드는 장점을 갖고 있다. 그러나, 제5도에 도시된 바와 같은 계층적 비트선 구조에 확산 비트선들이 사용되는 경우 하나의 뱅크에서 메모리 셀이 어디에 위치하느냐에 따라 확산저항의 변화가 매우 심하게 되므로 메모리셀의 위치에 따라서 정보를 읽어내기 위한 방전전류의 값이 대단히 심하게 변동하게 되는 문제가 있었다. 이와 같은 구조에서 발생되는 다른 문제는 확산 저항값이 크고, 방전전류값은 작기 때문에 고속 읽어내기 동작(high-speed read operation)용 ROM으로는 적합하지 않다는 것이다. 예컨대, 뱅크 선택선(BOm)은 하이(High)로, 다른 뱅크선택선 BE_m은 로우(Low)로, 그리고 워드선(WL₁)은 하이로 설정하므으로서 메모리셀(M_{m 21-1}.1)로부터 정보가 읽혀지는 경우에 대하여 생각해보자. 이 경우에는 주 비트선(Mb₁)에 연결된 트랜지스터(Q₁)(도시되지 않음)을 제어하기 위한 제어신호(VG)가 로우상태로 된다. 인접한 주 비트선(Mb_1-1)은 접속된 트랜지스터 (Q_1-1)용 제어신호(VG)는 하이상태로 된다. 그 결과, 주 비트선(Mb_1-1)은 접지(GND)와 연결된다. 이상에서 설명된 바와 같은 상태의 회록 제6도에 도시되어 있다. 방전전류는 주 비트선(Mb₁), 뱅크 선택 MOSFET(QOm._21-1), 부비트선(Sbm_21-1), 메모리셀(Mm_21-1.₁), 부비트선(Sbm_21-2), 뱅크선택 MOSFET(QOm._21-2) 및 주 비트선(Mb_1-1) 순으로 형성되는 경로를 따라 흐르게 된다. 이와 같은 경로에서 부 비트선(Sbm_21-1) 및 (Sbm_21-2)의 전체 확산 저항값은 2r이다. 여기서 r은 각각 두개의 메모리셀 사이에 존재하는 확산 저항을 나타낸다. 상기 전체 확산 저항값은 선택된 메모리셀의 위치에 따라서 다양하게 변하게 되며, 그 값의 최대치는 2nr이다. 이상에서 설명된 바와 같이, 제5도에 도시된 ROM에서 확산 저항값은 정보가 읽혀지는 메모리셀의 위치에 따라 매우 다양하게 변화한다. 더욱이, 3개의 트랜지스터를 통하여 방전저류가 흐르기 때문에 제5도에 도시된 ROM은 뱅크선택 MOSFET를 갖지 않는 구조(이런 구조에서는 하나의 트랜지스터만을 통해 방전전류가 흐름)와 비교할 때 방전 능력이 떨어진다.

[발명의 요약]

본 발명의 반도체 ROM은 병렬로 배치된 복수의 워드선을 포함한다. 상기 반도체 ROM은 복수의 유니트를 포함한다. 본 발명에 따른 반도체 롬은 병렬로 배열된 복수의 워드선을 포함하는 반도체 ROM에 있어서, 상기 ROM은 복수의 유니트를 가지며, 상기 복수의 유니트의 각각은 상기 복수의 워드선과 교차하는 제1비트선과, 상기 제1비트선과 병렬로 배치되고 각각 제1종단과 제2종단을 가지는 복수의 제1가상 접지선과, 상기 복수의 제1가상 접지선에 대응하며 각각 제1종단과 제2종단을 가지는 복수의 제2가상 접지선과, 상기 복수의 제2가상 접지선 중 인접한 두개의 접지선 사이에 각각 설치되며 제1종단과 제2종단을 가지는 제2비트선과, 상기 제2가상 접지선 중 하나의 상기 제2가상 접지선에 인접한 상기 제2비트선 중 하나 사이에 병렬로 접속된 복수의 메모리로 구성되는 메모리셀 열, 및 상기 복수의 메모리셀 열 중 하나를 선택하는 뱅크 선택 스위칭 소자를 포함하며, 상기 복수의 제1가상 접지선의 상기 제2종단은 상기 제2가상 접지선의 상기 제2종단들과 각각 접속되고, 상기 제2비트선의 상기 제1종단은 상기 복수의 뱅크 선택 스위칭소자에 각각 접속되는 것을 특징으로 한다. 본 발명의 실시예에서 상기 뱅크 선택 스위칭 수단은 MOSFET에 의해 구성된다. 본 발명의 다른 실시예에서 메모리셀은 MOSFET에 의해 구성된다. 이하, 고속으로 읽기가 가능하며 고집적도로 메모리셀이 설치된 ROM이 제공하는 장점에 대하여 기술한다. 본 발명의 다른 장점은 첨부한 도면을 참조한 본원 발명의 상세한 설명으로부터 당업자에게는 명백할 것이다. 제1도는 본 발명의 일실시예에 따른 ROM의 일부를 나타낸 것이고, 제2도는 본 실시예에 따라 반도체기판의 표면에 형성되는 패턴(pattern)을 나타낸 것이다. 본 발명의 실시예의 ROM은 기본적으로 계층적 비트선 구조를 채용한다. 비트선은 부 비트선(SB₁, SB₂, …, 등)과 주 비트선(MB₁, MB₂, …, 등)으로 이루어지는데, 실리콘 기판내에 형성되는 불순물 확산층(이하, 확산층이라 한다)이 상기 부 비트선의 기능을 수행한다. 상기 실리콘 기판상에 형성되는 중간 절연막(interlevel insulaing film : 도시되지 않음)사에 배치되는 금속(알루미늄)배선이 상기 주 비트선의 기능을 수행한다. 상기 부 비트선(SB₁, SB₂, …) 각각의 저항과 비교할 때 주 비트선(MB₁, MB₂, …) 각각의 저항은 거의 무시할 정도이다. 상기 주 비트선(MB₁, MB₂, …)들은(도시되지 않음) 센스 증폭기들에 각각 접속된다. 상기 주 비트선들 각각(예를 들면, MB₁)에는 4개의 부 비트선(예를 들면, SB₁, SB₂, SB₃및 SB₄)이 다음에 설명되는 스위칭 수단을 통하여 상기 주 비트선들의 종단들 중 하나에 접속된다. 확산층의 가상 부 접지선(virtual sub-ground line)(SG₁, SG₂, …, 등)들은 상기 부 비트선(SB₁, SB₂, …, 등)들과 교대로 배열된다. 금속(알루미늄) 배선으로 이루어지는 가상 주 접지선(MB₁, MB₂, …, 등)들은 상기 중간 절연막(도시되지 않음)상에 형성된다. 가상 주 접지선(SB₁, SB₂, …, 등)들은 상기 중간 절연막에 형성된 콘택홀 CG(제2도 참조)를 통하여 각각 상기 가상 주 접지선(MG₁, MG₂, …, 등)들과 직접 접속된다. 제2도에 도시된 바와 같이, 본 실시예에서 메모리셀은 MOSFET(메모리셀 트랜지스터)에 의해 구성된다. 부 비트선(SB1, SB2, …, 등)들과 가상 부 접지선(SG₁, SG₂, …, 등)들로서 작용하는 상기 확산층의 일부는 또한 상기 메모리셀 트랜지스터들의 소오스/드레인 영역들로서 작용한다. 특히 부 비트선(SB₁, SB₂,…,등)들의 일부 메모리 트랜지스터들의 드레인 영역으로 각각 작용한다. 상기 부 접지선(SG1, SG2,…,등)들 또한 상기 메모리셀 트랜지스터들의 소오스 영역으로서 작용한다. 상기 부 비트선(SB₁, SB₂, …, 등)들과 상기 가상 부 접지선(SG₁, SG₂, …, 등)들을 가로지르는 워드선(WLi₁∼WLi_n)들은 상기 메모리 트랜지스터들의 게이트 전극으로 각각 이용된다. 예를 들면, 임의의 행(row) k(1≤k≤n)에 속하는 복수의 메모리셀의 각 게이트 전극은 공통 워드선(WLik)의 일부이다. 부 비트선(SB₁, SB₂, SB₃및 SB₄)의 일측에는 뱅크선택 MOSFET(BOS₁, BOS₂, BOS₃및 BOS₄)가 각각 접속된다. 특히 제2도에 도시된 바와 같이, 상기 뱅크선택 MOSFET(BOS₁, BOS₂, BOS₃및 BOS₄)의 각각에서는 상기 부 비트선(SB₁, SB₂, SB₃및 SB₄)의 일종단에 대응하는 종단은 뱅크선택 MOSFET의 소오스 및 드레인의 종단으로서 작용한다. 그리고, 상기 주비트선(MB₁)에 부 비트선(SB₁, SB₂, SB₃및 SB₄)이 연결되는 확산층(DB₁)은 뱅크선택 MOSFET의 소오스 및 드레인의 다른 종단으로서 작용한다. 뱅크 선택선(BSELi₁, BSELi₂₃, BSELi₄₅및 BSELi₆₇) 또한 상기 뱅크선택 MOSFET(BOS₁, BOS₂, BOS₃및 BOS₄)의 게이트 전극으로서 각각 작용한다. 상기 부 비트선(SB₁, SB₂, SB₃및 SB₄)의 다른 측에는 아무런 수단도 설치되지 않는다. 상술한 바와 같은 구조를 갖는 ROM에서, 워드선(WLik), 부 비트선(SB₂) 및 가상 부 접지선(SG₂)에 연결되는 메모리셀(mM₂.K)(1≤k≤n)로부터 정보가 읽혀지는 경우에 대해 고려해 보자. 이 경우, 상기 뱅크 선택선(BSELi₂₃)은 하이로 설정되고 상기 다른 뱅크 선택선(BSELi₁, BSELi₄₅, 및 BSELi₆₇)은 로우로 설정된다. 선택되는 상기 메모리셀(Mm₂.k)에 연결된 상기 워드선(WLik)은 하이로 설정되고, 상기 메모리셀(Mm₂.k)의 상기 MOSFET의 소오스 영역에 연결된 가상 부 접지선(SG₂)은 상기 접지와 연결된다. 이와 같은 경우에 있어서 방전전류는 제3도에 도시된 바와 같은 경로로 흐르게 된다. 즉, 상기 방전전류는 주비트선(MB₁), 뱅크선택선 MOSFET(BOS₂), 부 비트선(SB₂), 메모리셀(Mm₂.k), 가상 부 접지선(SG₂) 및 가상 주 접지선(MG₂) 순으로 이루어지는 경로로 통하여 흐르게 되어 최종적으로 방전 전류(i)는 접지에 도달하게 된다. 부 비트선(SB₂) 및 가상 부 접지선(SG₂)의 확산저항을 각각 R₁및 R₂라 하면, 이 경우의 전체 저항값은 R₁+R₂가 된다. 상기 확산저항 R₁및 R₂는 kr 및 (n·k)r로 나타낼 수 있게 되는데, 여기서, r은 메모리셀들 사이의 확산저항을 나타낸다. 따라서, 전체 확산저항 nr의 상수이고, 선택된 메모리셀의 위치와는 무관하다. 상술한 바와 같이, 방전전류가 흐르게 되는 부 비트선들 및 가상 부 접지선들의 전체 확산저항은 정보가 읽혀지는 메모리셀의 위치와는 상관없이 항상 일정하게 된다. 다라서, 선택된 메모리셀의 위치가 변하더라도 방전전류의 (i)의 값은 항상 일정하다. 안정된 읽기동작을 고속으로 수행하기 위해서는 선택된 메모리셀의 두가지 2진상태(two binary states) 사이의 방전전류 값의 차가 보다 크게 되어야 한다. 구체적으로는, 0 상태에서 선택된 메모리셀은 온(on) 상태로 되고, 1 상태에서 상기 선택된 메모리셀은 오프(off) 상태로 되므로 0 상태에서 방전전류값을 증가시키면 고속으로 안정되게 동작시키는 것이 가능하게 된다. 제6도에 도시된 계층적 비트선 구조를 갖는 종래의 ROM에서는 선택된 메모리셀의 전도성 저항(conductive resistance)(즉, 두개의 뱅크선택 MOSFET(QOm_21-2및 Sbm_21-1)의 전도성 저항)과 부 비트선(Sbm_21-1및 Sbm_21-2)의 확산저항에 의해 상기 방전 전류값이 결정된다(앞서 설명된 바와 같이, 각 부 비트선의 최대 확산 저항값이 nr이므로 부 비트선의 전체 확산저항 2nr이 된다). 반면, 본 실시예의 ROM에서는 선택된 메모리셀의 전도성 저항(즉, 뱅크선택 MOSFET(BOS₂) 하나만의 전도성 저항)과 부 비트선(SB₂) 및 가상 부 접지선(SG₂)의 확산저항에 의해 상기 방전 전류값이 결정된다(전체 확산 저항(R₁+R₂)은 nr이 해당함). 부 비트선(SB₂) 및 가상 부 접지선(SG₂)의 전체 확산저항은 계층적 비트선 구조를 갖는 종래의 ROM에서의 전체 확산저항의 최대값 2nr의 절반인 nr이 될 수 있다. 그 결과, 방전전류 (i)의 값은 보다 커질 수 있다. 방전전류(i)는 두개의 트랜지스터(즉, 뱅크선택 MOSFET 및 메모리셀)만을 통하여 흐르기 대문에 계층적 비트선 구조를 갖는 종래의 ROM과 비교할 때 전체 전도성저항은 하나의 뱅크선택 MOSFET의 전도성 저항 정도로 감소될 수 있다. 따라서, 방전 전류값이 훨씬 커질 수 있으며, 고속읽기가 실현될 수 있다. 또한, 방전전류가 더 커지고 S/N비가 증대됨에 따라 동작 마진(operation margin)이 보다 확대됨으로서 안정된 동작을 유지할 수 있게 된다. 이상과 같은 본 실시예에서는 마스크 ROM(mask read only memory)의 경우에 대해서만 설명하였지만, 본 발명은 EPROM 또는 E²PROM과 같이 복수의 메모리셀이 행렬로 배열되는 어떤 형태의 반도체 ROM에도 적용될 수 있다. 본 발명의 범위와 사상을 벗어나지 않는 범위내에서 다양한 변형이 가능함은 당업자에게는 명백하다. 따라서, 본 명세서 뒤에 첨부되는 청구범위는 본 명세서에 개시된 설명에만 국한되는 것이 아니라 넓게 해석된다.

Claims

병렬로 배열된 복수의 워드선을 포함하는 반도체 ROM에 있어서, 상기 ROM은 복수의 유니트를 가지며, 상기 복수의 유니트의 각각은 상기 복수의 워드선과 교차되는 제1비트선과, 상기 제1비트선과 병렬로 배치되고 각각은 제1종단과 제2종단을 갖는 복수의 제1가상접지선과, 상기 복수의 제1가상접지선에 대응하며 각각 제1종단과 제2종단을 가지는 복수의 제2가상 접지선과, 상기 복수의 제2가상 접지선 중 인접한 두개의 접지선 사이에 각각 설치되며 제1종단과 제2종단을 가지는 제2비트선과, 상기 제2가상 접지선 중 하나의 상기 제2가상 접지선에 인접한 상기 제2비트선 중 하나 사이에 병렬로 접속된 복수의 메모리로 구성되는 메모리셀 열, 및 상기 복수의 메모리셀 열 중 하나를 선택하는 뱅크 선택 스위칭 소자를 포함하며, 상기 복수의 제1가상 접지선의 상기 제2종단은 상기 제2가상 접지선의 상기 제2종단들과 각각 접속되고, 상기 제2비트선의 상기 제1종단은 상기 복수의 뱅크 선택 스위칭소자에 각각 접속되는 것을 특징으로 하는 반도체 롬.
제1항에 있어서, 상기 복수의 뱅크 선택 스위칭 소자는 복수의 MOSFET로 구성되는 것을 특징으로 하는 반도체 롬.
제1항에 있어서, 상기 복수의 메모리셀은 복수의 MOSFET로 구성되는 것을 특징으로 하는 반도체 롬.