KR0127212Y1 - 메모리 어드레스 디코딩회로 - Google Patents

메모리 어드레스 디코딩회로

Info

Publication number
KR0127212Y1
KR0127212Y1 KR2019930016638U KR930016638U KR0127212Y1 KR 0127212 Y1 KR0127212 Y1 KR 0127212Y1 KR 2019930016638 U KR2019930016638 U KR 2019930016638U KR 930016638 U KR930016638 U KR 930016638U KR 0127212 Y1 KR0127212 Y1 KR 0127212Y1
Authority
KR
South Korea
Prior art keywords
address
address signal
error information
decoding circuit
signal
Prior art date
Application number
KR2019930016638U
Other languages
English (en)
Other versions
KR950007068U (ko
Inventor
김선래
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019930016638U priority Critical patent/KR0127212Y1/ko
Publication of KR950007068U publication Critical patent/KR950007068U/ko
Application granted granted Critical
Publication of KR0127212Y1 publication Critical patent/KR0127212Y1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1016—Error in accessing a memory location, i.e. addressing error
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

본 고안은 기록재생 디스크 플레이어에 있어서 메모리 어드레스 디코딩회로에 관한 것으로, 특히 에러 데이타(Error Data)에 대한 어드레스를 디코딩하기 위한 메모리 어드레스 디코딩회로에 관한 것이다.
이를 위하여 어드레스발생부와 어드레스차를 구하기 위한 감산기와 버퍼와 제산연산을 하는 쉬프터를 포함한다.
따라서 감산기 한 개만 사용하고서도 에러정보에 대한 기록 어드레스와 독출어드레스를 손쉽게 생성할 수 있는 효과가 있다.

Description

메모리 어드레스 디코딩회로
제1도는 본 고안을 설명하기 위한 메모리 맵.
제2도는 에러정보에 대한 타이밍도.
제3도는 본 고안에 따른 메모리 어드레스 디코딩회로도.
제4도는 제3도에 따른 타이밍도.
본 고안은 기록재생 디스크 플레이어에 있어서 메모리 어드레스 디코딩회로에 관한 것으로, 특히 에러 데이타(Error Data)에 대한 어드레스를 디코딩하기 위한 메모리 어드레스 디코딩회로에 관한 것이다.
일반적으로 마그네틱 디스크(Magnetic Disk, MD)와 같은 기록재생 디스크 플레이어는 데이타의 내용과 데이타의 정확여부를 가리는 에러정보를 함께 메모리에 저장한다. 그리고 메모리에 데이타 또는 에러정보를 저장할 때 소정의 단위로 각각에 대해 어드레스를 부여한다. 또한 메모리에 저장된 데이타를 독출하기 위한 독출 어드레스와 메모리에 데이타를 기록하기 위한 기록 어드레스를 디코딩하기 위한 어드레스 디코딩회로를 구성한다.
그런데 종래의 어드레스 디코딩회로는 가산기, 덧셈기, 승산기, 제산기등 다수의 기능회로들로 구현되므로 회로가 복잡하다는 문제점이 있었다.
따라서 본 고안의 목적은 상술한 문제점을 해결하기 위하여 논리적으로 회로를 간소화하여 적은 수의 기능회로들로 구현하는 메모리 어드레스 디코딩회로를 제공하는데 있다.
상기 목적을 달성하기 위하여 기록재생 디스크 플레이어의 메모리 어드레스 디코딩회로에 있어서, 에러정보영역의 최하위 어드레스신호를 소정의 값으로 곱한 어드레스신호를 발생하거나 상기 에러정보영역의 최상위 어드레스신호와 상기 최하위 어드레스신호를 소정의 값으로 곱한 어드레스신호간의 차인 어드레스신호를 발생하는 어드레스신호 발생부; 상기 어드레스신호 발생부에서 발생하는 신호의 차를 구하기 위한 감산부; 상기 에러정보영역의 최상위 어드레스신호와 상기 최하위 어드레스신호를 소정의 값으로 곱한 어드레스신호와의 차인 어드레스신호 또는 상기 감산기의 결과치를 일시적으로 저장하는 버퍼; 상기 버퍼에 저장된 감산기의 결과치를 소정의 값으로 제산하기 위한 쉬프터를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 고안에 대하여 상세히 설명하기로 한다.
제1도는 본 고안을 설명하기 위한 메모리 맵을 도시한 것이다.
제1도에서 데이타의 1바이트(byte)에 대하여 에러정보를 1비트(bit)로 정의한 것으로, 에러정보영역은 최하위 어드레스는 NL로 표시하고 최상위 어드레스는 NU로 표시한다.
에러정보에 대한 기록어드레스는 에러검출 및 정정부로부터 메모리에 저장하기 위한 어드레스로써, 다음식과 같이 계산한다.
에러정보 기록어드레스를 EWA, 데이타에 대한 기록어드레스를 DWA라 하면,
여기서, DWA = NU +로서,는 임의의 상수(0 N-NU)이다.
에러정보에 대한 독출어드레스는 메모리로부터 에러검출 및 정정부에 에러정보를 주기 위한 어드레스로써, 다음식과 같이 계산한다.
에러정보 독출어드레스를 ERA, 데이타에 대한 기록어드레스를 DRA라 하면,
여기서, DRA = NU +로서,는 임의의 상수(0 N-NU)이다.
제2도는 에러정보에 대한 타이밍도를 도시한 것이다.
제2(a)도는 데이타에 대한 기록어드레스신호이고, 제2(b)도는 에러정보 기록어드레스신호이고, 제2(c)도는 데이타에 대한 독출어드레스신호이고, 제2(d)도는 에러정보 독출어드레스신호이다.
제2(a)도와 제2(b)도에서 데이타 8바이트마다 에러정보가 1바이트씩 생성되는 예이다. 에러정보를 메모리에 기록하는 동작은 데이타를 8번 기록할 때마다 1번씩 일어난다.
제2(c)도와 제2(d)도는 에러정보 독출어드레스를 생성하는 예로서, 동작은 상기 제2(a)도와 제2(b)도와 동일하다.
상술한 에러정보 기록어드레스와 독출어드레스를 계산하는 식을 간소화하면 다음과 같다.
----(1)
여기서, X는 DWA 또는 DRA값이다.
제3도는 본 고안에 따른 메모리 어드레스 디코딩회로도를 도시한 것이다.
제3도에 있어서, 어드레스 발생부는 3n(n은 어드레스 비트길이)큼의 논리곱소자(10A~30A, 10B~30B)와 n만큼의 논리합소자(40A,40B)와, 2n만큼의 논리곱소자(60A,60B,79A,70B)와 n만큼의 논리합소자(80A,80B)로 구성한다.
그리고 어드레스 발생부의 차신호를 구하는 감산기(90)와 감산기(90)의 결과치를 일시적으로 저장하는 버퍼(100)와 제산연산을 하기 위한 쉬프터(110)로 구성한다.
다음은 상기 식(1)과 결부시켜 제3도에 도시된 회로도의 동작에 대하여 설명하기로 한다.
식(1)의 (NU - 8NL)연산은 A신호시 처리하고, X - (NU - 8NL)연산은 B신호시 처리하고 최종적으로 1/8연산은 쉬프터(110)에서 오른쪽(right) 쉬프트연산을 하여 처리한다.
제4도는 제3도에 따른 타이밍도를 도시한 것이다.
제4(a')도는 클럭신호이고, 제4(b')도는 에러정보에 대한 기록 또는 독출어드레스제어신호이고, 제4(c')도는 A신호이고, 제4(d')도는 B신호이다. 제4(e')도는 리셋신호이다.
만약 에러정보 기록어드레스를 생성하려면 먼저 제4(c')도의 A신호에 의하여 어드레스발생부에서 NU값을 출력하고 제2어드레스 발생부에서 8NL값을 출력한다. 감산기(90)에서 NU값과 8NL값을 감산하여 버퍼(100)에 일시적으로 저장한다.
다음 제4(b')도의 EWA제어신호를 제4(d')도의 B신호와 함께 어드레스발생부에 인가한다. 어드레스발생부는 데이타 기록어드레스(DWA)를 논리곱소자(10A...10B)를 통하여 출력한다. 그리고 어드레스발생부는 제4(d')도의 B신호에 의하여 버퍼(100)에 저장되었던 (NU-8NL)을 논리곱소자(70A...70B)를 통하여 출력한다.
다음 감산기(90)는 DWA값과 (NU-8NL)값을 감산하여 버퍼(100)에 저장한다. 쉬프터(110)에서는 1/8에 대한 오른쪽 쉬프트연산을 하여 최종적으로 식(1)의 결과를 출력한다.
에러정보 독출어드레스에 대한 생성도 상기와 동일한 동작을 한다.
상술한 바와 같이 본 고안은 감산기등 소수의 기능회로들로 에러정보에 대한 기록어드레스와 독출어드레스를 손쉽게 생성할 수 있는 효과가 있다.

Claims (1)

  1. 기록재생 디스크 플레이어(MD)에 있어서, 에러정보영역의 최하위 어드레스신호를 소정의 값으로 곱한 어드레스신호를 발생하거나 상기 에러정보영역의 최상위 어드레스신호와 상기 최하위 어드레스신호를 소정의 값으로 곱한 어드레스신호간의 차인 어드레스신호를 발생하는 어드레스신호 발생부; 상기 어드레스신호 발생부에서 발생하는 신호의 차를 구하기 위한 감산부(90); 상기 에러정보영역의 최상위 어드레스신호와 상기 최하위 어드레스신호를 소정의 값으로 곱한 어드레스신호와의 차인 어드레스신호 또는 상기 감산기의 결과치를 일시적으로 저장하는 버퍼(100); 상기 버퍼에 저장된 감산기의 결과치를 소정의 값으로 제산하기 위한 쉬프터(110)를 포함함을 특징으로 하는 메모리 어드레스 디코딩회로.
KR2019930016638U 1993-08-26 1993-08-26 메모리 어드레스 디코딩회로 KR0127212Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930016638U KR0127212Y1 (ko) 1993-08-26 1993-08-26 메모리 어드레스 디코딩회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930016638U KR0127212Y1 (ko) 1993-08-26 1993-08-26 메모리 어드레스 디코딩회로

Publications (2)

Publication Number Publication Date
KR950007068U KR950007068U (ko) 1995-03-21
KR0127212Y1 true KR0127212Y1 (ko) 1998-10-15

Family

ID=19361985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930016638U KR0127212Y1 (ko) 1993-08-26 1993-08-26 메모리 어드레스 디코딩회로

Country Status (1)

Country Link
KR (1) KR0127212Y1 (ko)

Also Published As

Publication number Publication date
KR950007068U (ko) 1995-03-21

Similar Documents

Publication Publication Date Title
KR950012022B1 (ko) 파이프라인 방식의 룩 어헤드 판독 기능을 가진 직렬 메모리 및 그 판독방법
US4922457A (en) Serial access memory system provided with improved cascade buffer circuit
JP3803246B2 (ja) 非同期ｆｉｆｏ回路
KR0127212Y1 (ko) 메모리 어드레스 디코딩회로
US4932018A (en) Integrated circuit for generating indexing data in a CD player
US5911031A (en) IC card memory for recording and reproducing audio and/or video data concurrently or separately and a control method thereof
US7215615B2 (en) Minimum delay buffering method, minimum delay buffer device for dynamic write strategy, and CD-RW/DVD-RW system having the same
US5708842A (en) Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external
JPH07113904B2 (ja) メモリ・アクセス装置
JPH0721700A (ja) エラー訂正用メモリ装置
JP2828846B2 (ja) Ｃｄのサブコード処理回路
SU1587537A1 (ru) Устройство дл обслуживани сообщений
JP2667702B2 (ja) ポインタリセット方式
JP2553730B2 (ja) データ書き込み装置
KR100380601B1 (ko) 아이피씨용 에프아이에프오의 번지 관리 시스템 및 방법
JPH0352694B2 (ko)
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU1594515A1 (ru) Цифровой функциональный преобразователь
KR960015170A (ko) 영상메모리의 데이타 혼선방지회로
SU1591074A1 (ru) Буферное запоминающее устройство
JP2591515B2 (ja) １チップメモリデバイス
SU1488876A1 (ru) Буферное запоминающее устройство
KR100209883B1 (ko) 고속 선별 재생장치 및 그 방법
SU964731A1 (ru) Буферное запоминающее устройство
SU1509870A1 (ru) Устройство сравнени чисел с допусками

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee