KR950012022B1 - 파이프라인 방식의 룩 어헤드 판독 기능을 가진 직렬 메모리 및 그 판독방법 - Google Patents

파이프라인 방식의 룩 어헤드 판독 기능을 가진 직렬 메모리 및 그 판독방법 Download PDF

Info

Publication number
KR950012022B1
KR950012022B1 KR1019900008967A KR900008967A KR950012022B1 KR 950012022 B1 KR950012022 B1 KR 950012022B1 KR 1019900008967 A KR1019900008967 A KR 1019900008967A KR 900008967 A KR900008967 A KR 900008967A KR 950012022 B1 KR950012022 B1 KR 950012022B1
Authority
KR
South Korea
Prior art keywords
read
memory
data
array
data element
Prior art date
Application number
KR1019900008967A
Other languages
English (en)
Other versions
KR910001766A (ko
Inventor
프로니에브스키 조제프
이. 제퍼슨 데이비드
Original Assignee
삼성세미컨닥터인코오포레이티드
원 에스. 양
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성세미컨닥터인코오포레이티드, 원 에스. 양 filed Critical 삼성세미컨닥터인코오포레이티드
Publication of KR910001766A publication Critical patent/KR910001766A/ko
Application granted granted Critical
Publication of KR950012022B1 publication Critical patent/KR950012022B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0215—Addressing or allocation; Relocation with look ahead addressing means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

파이프라인 방식의 룩 어헤드 판독 기능을 가진 직렬 메모리 및 그 판독방법
제1도는 본 발명의 바람직한 실시예에 따른 시스템의 블럭도.
제2a도, 제2b도, 제2c도는 각각 제1도에 도시된 기록 또는 판독 셀 선택기를 실현하는 직렬 선택기를 나타낸 도면.
제3a도 및 제3b도는 각각 제1도에 도시된 메모리 어레이에 사용되는 듀얼 포트 메모리 셀을 나타낸 도면.
제4도는 기록될 입력 데이타 요소와 초기 데이타 레지스터 사이에서의 메모리 어레이를 통한 직접 접속을 나타낸 도면.
제5a도 및 제5b도는 각각 버퍼 메모리 상태에 대한 상태 정보를 발생하는 플래그 지시회로를 나타낸 도면.
제6도는 제1도의 패스 게이트와 레지스터에 제어신호를 제공하는 게이팅 로직을 나타낸 도면.
제7도는 제6도의 상세도.
제8도는 재발신 신호에 응답하여 판독 셀 선택기를 리세트하는 회로를 나타내는 도면.
제9도는 리세트 신호에 응답하여 판독 셀 선택기를 리세트하는 회로를 나타내는 도면.
제10a도 내지 제10f도는 제7도에 도시된 기능 블럭 RTR, SEL, INDW, INIT 1, RTW, INDR에 대한 각각의 진리표
* 도면의 주요부분에 대한 부호의 설명
4 : 좌측 메모리 어레이 6 : 우측 메모리 어레이
8 : 기록 어레이 선택기 10 : 기록 셀 선택기
12 : 초기 데이타 레지스터 14 : 게이팅 제어로직
16 : 재발신 레지스터 18 : 감지 증폭기
20 : 판독 어레이 선택기 22 : 판독 셀 선택기
24 : 관련 출력라인 26 : 패스 게이트
28 : 출력버퍼 30 : 시프트 레지스터
32 : 재순환 라인 34 : 플래그 발생기
40 : 메모리 셀 42 : 기록 카운터
44 : 판독 카운터 46 : 비교기
48 : 업/다운 카운터 50 : 비교기
54 : 판독 포인터 리세트 56 : 풀 리세트 회로
본 발명은 직렬 메모리의 분야에 관한 것이다.
이러한 메모리는 전형적으로 입력 데이타 요소를 일정 비율로 수신하고, 버퍼 메모리에 기록되는 순서에 의해 정해진 순서로 저장데이타 요소를 다른 비율로 출력하는 버퍼 메모리로서 사용된다. 일반적으로, 이러한 버퍼 메모리에는 두가지 유형이 있다. 한가지는 버퍼 메모리내의 복합 셀들을 통하여 데이타 요소가 이동하는 것에 기초를 두고있다. 다른 하나는 복합 셀들을 통해 데이타 요소가 이동되도록 요구되지 않는 램(RAM)에 기초를 둔것이다. 본 발명은 특히 램으로 구성된 직렬 메모리에 관한 것이다. 이러한 유형의 종래 버퍼 메모리에 있어서는 요구 데이타 요소를 포함하는 특정 메모리 셀(데이타 비트라인에 전달된 신호를 활성화 및 저장한 메모리 셀)이 선택되어야 하기 때문에 완전한 판독에 소요되는 시간이 길어지며, 데이타요소가 버퍼 메모리로부터 출력가능하기 전에 증폭기가 전달된 신호를 감지하여야 한다. 따라서, 종래의 시스템에서는 액세스시간이 길다.
본 발명은 메모리 판독 동작을 파이프라인(Pipeline)방식으로 행함으로써, 직렬 메모리내의 각 데이타 요소를 출력하는 액세스시간을 감소시키는데 목적이 있다. 따라서, 직렬 메모리에 저장된 하나의 데이타 요소에 대한 현재 요구에 해당하는 메모리 판독 사이클내에서 다음의 판독 요구에 대응하여 출력될 데이타 요소를 포함하는 메모리 셀에 대한 판독동작이 개시되고, 다음 요구 데이타 요소를 포함하는 메모리 셀이 현재의 메모리 사이클내에서 선택된다. 보다 상세한 실시예에 따르면, 요구될 다음 데이타 요소를 포함하는 메모리셀도 선택된 셀로부터 감지되며, 현재 판독 사이클내에서 이용가능하게 된다. 따라서, 바람직한 실시예에 있어서, 현재 요구되는 데이타 요소는 그 데이타 요소를 포함하는 메모리 셀을 선택하거나 감지할 필요없이 출력될 수 있다. 또한, 바람직한 실시예에 있어서 직렬 버퍼메모리는 선입선출(FIFO)버퍼메모리이다. 본 발명은 파이프라인 방식에 의하여, 메모리 셀에 포함된 데이타 요소에 대한 판독 요구가 있기전에 그 메모리 셀의 개선된 룩 어헤드(look-ahead)판독을 수행한다.
본 발명의 이점, 특징 및 목적들을 첨부도면을 참조로 상세히 설명하면 다음과 같다.
본 발명의 바람직한 실시예를 수행하는 버퍼 메모리는 제1도에 부분적으로 도시되어 있다. 상기 버퍼 메모리는 FIFO 버퍼메모리이므로, 버퍼메모리에 먼저 기록된 순서에 따라 데이타요소가 버퍼 메모리로부터 출력된다. 좌측 메모리 어레이(4) 및 우측 메모리 어레이(6)는 동일한 깊이와 폭을 가지며 구조상 서로 동일하다. 설명을 용이하게 하기 위하여, 각 어레이는 128개의 셀 깊이를 가지는 4열의 메모리 셀을 가지며, 각 셀은 9비트 데이타요소를 유지할 수 있는 것으로 한다.
먼저, 버퍼 메모리의 기록동작에 대해 설명한다. 각 기록 사이클에서는 상기 어레이의 다른 하나가 대응하는 데이타 요소를 저장하기 위하여 활성화되며, 각 어레이내에서 각기 소정의 순서로 관련된 셀에 데이타 요소들이 저장된다. 예를 들면, 연속적인 데이타 요소들은 좌측 어레이(4)의 첫번째 셀, 우측 어레이(6)의 첫번째 셀, 좌측 어레이(4)의 두번째 셀, 우측 어레이(6)의 두번째 셀, 좌측 어레이(4)의 세번째 셀, 우측 어레이(6)의 세번째 셀등의 순서로 각 셀에 저장된다. 기록을 위한 어레이의 선택은 기록 어레이 선택기(8)에 의해 수행된다. 기록 어레이 선택기(8)는 계속되는 기록 사이클에서 좌측 및 우측 어레이를 교대로하기 위하여 기록 사이클중에 기록 데이타 라인(WRT DATA)을 통해 버퍼 메모리에 기록되는 특정 데이타 요소에 해당하는 기록 사이클을 각각 형성하는 기록 클럭 라인(WRT CLK)상의 기록 신호에 응답한다. 기록 어레이 선택기는 분주기, 카운터, 시프트 레지스터, 토글 플립-플롭(개시된 실시예의 경우)등을 이용한 여러가지 방법으로 수행될 수 있으며, 연속 기록 사이클에서 상이한 좌측 및 우측 어레이를 선택하도록 동작될 수 있는 임의의 회로가 기록 어레이 선택기(8)로서 사용될수 있다. 기록을 위한 어레이 셀 선택은 각 어레이마다 하나씩 구비된 기록 셀 선택기(10)에 의해 수행된다. 각 기록 셀 선택기(10)의 구조는 다음에 상세히 설명한다. 기록 셀 선택기(10)의 기능은 관련 어레이가 기록 어레이 선택기(8)에 의해 선택될때마다 소정의 순서에 따라 관련된 어레이내에서 셀을 선택하는 것이다. 각각의 어레이는 그 어레이를 통과하는 기록 데이타 라인(WRT DATA)을 통하여 독립된 초기 데이타 레지스터(12)에 각각 연결되고, 기록 데이타 라인은 메모리 어레이에 저장되는 데이타요소를 전달한다. 초기 데이타 레지스터(12)는 기록 어레이 선택기(8)에 의해 선택된 해당 어레이의 버퍼 메모리에 기록되는 일련의 데이타 레지스터(12)는 기록 어레이 선택기(8)에 의해 선택된 해당 어레이의 버퍼 메모리에 기록되는 일련의 데이타 요소중 첫번째를 수신 및 저장하기 위하여 게이팅 로직(14)(제6도 및 제7도에 도시됨)으로부터의 각 신호 IDWL(초기 데이타 기록 좌측), 및 IDWR(초기 데이타 기록 우측)에 응답한다. 상기 첫번째 데이타요소는 관련 메모리 어레이를 직접 통과하는 기록 데이타 라인에 와해 해당 초기 데이타 레지스터(12)로 이동된다. 예컨대, 기록 어레이 선택기(8)가 좌측 어레이로부터 출발하도록 세트된다면, 좌측 어레이의 첫번째 셀에 기록된 데이타 요소도 좌측 어레이를 거쳐서 좌측 어레이에 연결된 초기 데이타 레지스터로 기록 데이타 라인(WRT DATA)에 위하여 통과되어 저장된다. 기록 어레이 선택기(8)가 우측 어레이로부터 출발하도록 세트된다면, 우측 어레이의 첫번째 셀에 기록된 데이타 요소는 우측 어레이를 거쳐서 우측 어레이에 연결된 초기 데이타 레지스터로 기록 데이타 라인(WRT DATA)에 의하여 통과되어 저장된다.
다른 실시예에 있어서는, 추가 데이타 레지스터(12)에 기록된 데이타 요소가 메모리 셀에 기록되지 않는다. 또다른 실시예에 있어서는 초기 데이타 레지스터가 메모리 어레이를 통과하지 않는 라인을 통해 저장될 데이타를 수신한다. 통과접속을 버스 필요량을 감소시키며, 바람직하지 못한 로딩효과를 최소화한다. 또다른 실시예에 있어서는, 단지 하나의 초기 데이타 레지스터가 이용되며, 양쪽 메모리 어레이가 동일한 초기 데이타 레지스터에 연결된다.
재발신 레지스터(16)는 어레이 선택기(8)에 의해 첫번째로 선택되는 메모리 어레이에 연결된다. 설명을 용이하게 하기 위하여 재발신 레지스터(16)는 좌측 어레이(4)에 연결되는 것으로 도시하였다. 재발신 레지스터(16)는 좌측 어레이(4)에 기록된 데이타 요소를 수신 및 저장하기 위하여 게이팅 로직(14)으로 부터의 신호(RTW)(재발신 기록)에 응답한다. 이 실시예에 있어서, 재발신 레지스터(16)에 저장되는 데이타 요소는 동일 어레이에 연결된 초기 데이타 레지스터로 상기 데이타 요소를 이동시키는 라인과 동일한 라인으로 부터 수신된다. 다른 실시예에 있어서는 재발신 레지스터(16)및 그 관련 동작은 전체적으로 생략된다.
제1도에 도시된 실시예와 관련하여 버퍼 메모리의 판독동작을 설명한다. 여기에서의 버퍼 메모리는 FIFO 메모리이므로, 데이타 요소가 버퍼 메모리로부터 출력되는 순서가 버퍼 메모리에 기록되는 순서와 동일하다.
각 판독 사이클에서 데이타 요소를 판독하기 위하여 다른 하나의 어레이내의 메모리 셀이 선택되고 감지된다. 그러나, 메모리 셀로부터 판독되는 요소는 현재의 판독 사이클에서 출력되는 데이타 요소가 아니라 다음 판독 사이클에서 출력될 데이타 요소이다. 메모리 셀의 판독은 셀을 선택하고(메모리 셀을 활성화시키고 저장 데이타 신호를 데이타 비트 라인에 부여함), 감지 증폭기에 의하여 부여된 신호를 감지하는 것이 포함되므로 레지스터 또는 출력 라인으로부터 데이타 요소를 간단히 출력하는 것에 비하여 상대적으로 훨신 긴 시간이 요구된다. 버퍼 메모리는 요구될 다음 데이타를 포함하는 메모리 셀을 미리 판독하는 것에 의하여 파이프라인되고, 데이타 요소를 그 데이타 요소에 대한 요구에 응답하여 판독 사이클의 개시전에 출력 라인상에서 이용가능하게 한다. 각 데이타 요소가 미리 판독되기 때문에 데이타 요소에 대한 판독 요구가 있을때, 요구된 데이타 요소는 데이타 요소를 포함하는 메모리 셀을 판독하지 않고, 즉 메모리 셀을 선택하지 않으며 또한 판독 요구에 의해 개시되는 판독 사이클에서 메모리 셀을 감지하지도 않고 출력된다. 현재 요구된 데이타 요소를 포함하는 메모리 셀의 선택 및 감지는 현재 요구에 의해 개시된 판독 사이클 바로전의 메모리 판독 사이클내에서 이미 완료된다. 따라서, 데이타 요소에 대한 전체 판독 동작이 미리 수행되며, 데이타는 그 데이타 요소에 대한 요구가 수신될 때 이미 출력라인에서 이용가능하게 된다.
다른 실시예에 있어서, 출력라인에서 유지되는 대신에 메모리 셀로부터 감지된 데이타 요소는 레지스터 또는 플립-플롭에 저장될 수도 있다. 또다른 실시예에 있어서, 파이프라인 방식의 룩 어헤드는 데이타 요소에 대한 요구를 수신한 후에 선택된 메모리 셀의 감지가 게속 실행되고 있는 동안, 다음 데이타 요소를 포함하는 메모리 셀을 선택하도록 제한될 수 있다.
양호한 실시예에 있어서, 제1데이타 요소는 이미 초기 데이타 레지스터(12)에 이미 저장되어 있기 때문에 어떠한 판독 사이클에서 메모리 셀을 판독하지 않고 출력될 수 있다. 그러나 각각의 다음 데이타 요소는 메모리 셀에 포함된 데이타 요소에 대한 요구 바로 이전의 판독 사이클에서 미리 기록된 메모리 셀로부터 판독된다. 따라서, 각 메모리 어레이는 선택된 셀을 감지하기 위하여 독립된 감지 증폭기(18)(감지되는 메모리 셀에 포함된 데이타 요소의 각 비트당 하나의 증촉기로 이루어진 실질적으로 하나의 증폭기 세트)에 연결된다. 메모리 셀을 감지하기 위한 어레이 선택은 판독 어레이 선택기(20)에 의해 수행된다. 판독 어레이 선택기는 기록 어레이 선택기와 동일한 방법으로 마련될 수 있다. 개시된 실시예에 있어서의 판독 어레이 선택기는 토글 플립-플롭형이다. 판독 어레이 선택기는 계속되는 판독 사이클에서 좌측 및 우측 어레이를 교체하도록 판독 사이클을 각각 형성하는 판독 클럭 라인(READ CLK)상의 판독 신호에 응답한다. 감지를 위한 어레이 셀 선택은 각 어레이당 하나씩의 판독 셀 선택기(22)에 의해 수행된다. 각 판독 셀 선택기의 구조는 뒤에서 상세히 설명한다. 판독 셀 선택기의 기능은 데이타 요소가 관련 어레이에 기록되는 순서에 따르며, 관련 어레이가 판독 어레이 선택기(20)에 의해 감지동작을 위하여 선택될 때마다 관련 어레이내의 셀을 선택하는 것이다. 각 감지 증폭기(18)는 또한 동일 어레이의 판독 셀 선택기(22)에 의해 선택된 셀을 감지하는 판독 셀 선택기로부터의 신호에 응답한다. 메모리 셀로부터 감지된 값은 관련된 출력라인(24)상에서 각 감지 증폭기에 의해 유지된다.
초기 데이타 레지스터(12) 및 재발신 레지스터(16)의 출력과 감지 증폭기(18)로부터의 양출력 라인(24)은 각각 패스 게이트(26)세트에 연결된다. 패스 게이트(26)는 각 판독 사이클에서 단일의 선택된 출력, 즉 초기 데이타 레지스터, 재발신 레지스터또는 출력라인(24)중 하나로부터의 출력을 출력버퍼(28)에 연결하기 위하여 게이팅 로직(14)(제6도 및 보다 상세히는 제7도에 도시되어 있음)에 의해 제어된다.
제1판독 사이클에서, 판독될 데이타 요소는 제1데이타 요소가 버퍼 메모리에 기록될 때 미리 저장되어있는 초기 데이타 레지스터로 부터 출력된다. 또한, 제1판독 사이클에서는(제2판독 사이클에서)출력될 다음 데이타 요소가 반대편 어레이(현재의 판독 사이클에서 데이타를 출력하는 초기 레지스터가 연결되는 것에 반대되는 어레이)의 제1셀로부터 판독된다. 반대편 어레이의 제1셀이 선택 및 감지되, 전체의 제1판독 사이클내에서 감지 증폭 데이타 요소가 관련 출력라인(24)상에 위치된다. 각각의 계속되는 판독 사이클에서는 이전의 판독 데이타 요소가 출력라인(24)으로부터 출력되며 출력되는 데이타 요소가 판독되고, 관련 출력라인(24)에 위치하는 어떤 형태에 반대되는 어레이내의 다음 셀로부터(다음 판독 사이클에서) 출력될 다음 데이타 요소가 판독된다. 이러한 방식으로 현재의 데이타 요소가 출력라인으로 부터 출력되는 동안, 출력될 다음 데이타 요소가 판독된다(메모리 셀이 선택 및 감지 된 데이타 요소를 포함하여 감지된 데이타가 출력 라인에 위치함). 따라서, 룩 어헤드 감지기능을 갖는 파이프라인된 FIFO 버퍼 메모리가 달성된다.
제2a도는 제1도의 기록 셀 선택기(10) 또는 판독 셀 선택기(22)중의 하나를 실현하기 위해 이용가능한 직렬 선택기를 설명하고 있다. 직렬 선택기는 재순환 라인(32)을 통해 단부가 서로 연결된 시프트 레지스터(30)를 가지는 링 포인터를 포함하고 있다. 시프트 레지스터(30)는 각 어레이내의 메모리 셀의 행만큼 많은 스테이지를 가지며, 시프트 레지스터(30)의 각 스테이지는 메모리 셀의 특정 행에 대응한다. 2진비트가 시프트 레지스터(30)의 소정 위치에 최초로 위치하여 특정 행을 지시한다. 각각의 인에이블에 의하여 포인터 비트는 시프트 레지스터(30)내에서 한 스테이지 이동되어 메모리셀의 다음행을 지시한다. 이 경우, 시프트 레지스터는 메모리 어레이의 0 내지 127행에 각각 대응하는 0에서 127까지의 128스테이지를 갖는다. 재순환 라인도 카운터/디코더 조합(33)에 연결된다. 4열 메모리 어레이를 실현하기 위하여 카운터의 각 상태에 따라 디코더가 4개의 선택중 하나를 출력하도록 2-비트 카운터가 사용된다. 디코더 출력은 해당 어레이내에서 4개의 열중 하나를 선택한다. 포인터 비트가 재순환 라인(32)를 통해 재순환할 때마다, 2-비트 카운터는 하나씩 증가된다. 따라서, 재순환 시프트 레지스터(30)는 카운터/디코더 조합(33)과 함께 관련 어레이(128셀의 깊이 및 4열의폭)내의 모든 셀을 연속적으로 선택한다. 시프트 레지스터(30)의 깊이는 관련 메모리 어레이내의 행수에 의해 결정되고, 카운터/디코더 조합의 용량은 관련 어레이내의 열수에 의해 결정된다.
다른 실시예에 있어서, 시프트 레지스터내의 스테이지의 갯수는 메모리 어레이내의 셀 갯수의 반이다. 이 경우, 각 스테이지가 두개의 행으로 이루어진 행세트를 지정하며, 또다른 프리디코드된 행 드라이버가 계속되는 사이클에서 두 행중 다른 하나를 선택한다. 또한, 메모리 셀 용량에 대한 시프트 레지스터 스테이지의 상이한 비율은 스프트 레지스터의 각 스테이지에 의해 지정된 다수의 행 중 하나를 형성하는 해당 프리디코드된 행 드라이버가 있는한 실현될 수 있다. 이러한 다른 방식은 시프트 레지스터가 시프팅 포인터 비트를 포함하기 위해 사용될 때마다 이용될 수 있다.
제2b도는 제1도의 기록 셀 선택기(8)또는 판독 셀 선택기(22)를 제공하기 위해 사용가능한 또다른 직렬 선택기를 나타내고 있다. 직렬 선택기는 멀티-비트 카운터(35), 행디코더(30) 및 열디코더(38)로 이루어진다. 카운터는 직렬 선택기가 선택에 이용될 때마다 증가된다. 최하위 비트는 메모리 어레이내의 특정 행을 선택하기 위해 디코드되고 상위 비트가 메모리 어레이 내의 특정 열을 선택하기 위해 디코드된다. 제2b도에서는 128행 및 4열을 가지는 메모리 어레이에 대하여 요구되는 9비트 카운터가 도시되어 있다. 7개의 최하위 비트는 행선택에 이용되며 2개의 최상위 비트는 열선택에 이용된다.
제2c도는 제1도의 기록 셀 선택기(8)또는 판독 셀 선택기(22)를 실현하기 위해 사용될 수 있는 또다른 직렬 선택기를 나타내고 있다. 제1시프트 레지스터(15)는 128행중에서 하나를 지시하기 위하여 재순환 라인(17)을 통하여 단부가 서로 연결되며(시프트 레지스터(15)는 128스테이지를 가지고 있음), 제2시프트 레지스터(19)는 4열중 하나를 지시하기 위해 재순환 라인을 통하여 단부가 서로 연결된다(시프트 레지스터(19)는 4스테이지를 가지고 있음). 시프트 레지스터(15)의 재순환 라인(17)은 시프트 레지스터(15)의 포인터 비트가 재순환 라인(17)을 따라 재순환 될때마다 시프트 레지스터(19)가 인에이블 되도록 시프트 레지스터(19)에 연결된다. 이 설계에 의해 하나의 포인터 비트가 특정 행을 지시하기 위하여 시프트 레지스터(15)에 위치하고, 하나의 포인터 비트는 특정 열을 지시하기 위해 시프트 레지스터(19)에 위치한다.
상기의 모든 직렬 선택기에 의하면 선택기의 활성화된 상태가 특정한 선택에 사용되어도 좋다. 다른 경우에 있어서는, 활성상태에서 선택기가 다음 상태로 진행하며, 다른 상태는 특정 선택으로 사용된다.
본 발명에서는 FIFO버퍼 메모리로 부터의 동기식 기록 및 판독을 제공하기 위한 듀얼 포트 메모리가 사용된다. 하나의 포트는 데이타가 메모리 셀에 기록되기 위해 사용되며, 따라서 기록 데이타 라인에 연결된다. 다른 포트는 메모리 셀로부터 데이타를 감지하기 위해 사용되며, 따라서 감지 증폭기에 연결된다. 제3a도 및 제3b도는 본 발명에 사용될 수 있는 여러가지 유형중 두가지 유형의 듀얼 포트 메모리셀을 나타내고 있다. 도시한 바와같이 포트A는 기록 데이타 라인(기록 데이타 및 기록 데이타 바)에 연결되고, 포트 B는 판독 데이타 라인(판독 데이타 및 판독 데이타 바)을 통해 감지 증폭기(도시생략)에 연결된다. WR은 해당 기록 셀 선택기(10)로부터의 신호 라인을 나타내며, RL은 판독을 위한 해당 판독 셀 선택기로 부터의 신호 라인을 나타낸다.
더욱이, 바람직한 실시예에 따르면 기록 데이타 라인(기록 데이타 및 기록 데이타바)이 각 초기 데이타 레지스터(12)에 연결되기 위하여 직접 메모리 어레이를 통과한다. 직접적인 접속이 제4도에 나타나 있다. 메모리 셀(40)은 초기 데이타 레지스터(12)에 연결되기 위하여 메모리 어레이를 통과하는 별도의 기록 데이타 및 기록 데이타바로 표시된 기록 데이타 라인에 연결된다.
제5a도는 버퍼 메모리(2)의 특정 상태를 나타내는 신호를 발생하기 위한 플래그 발생기(34)를 도시한다. 플래그 발생기에 의해 모니터되는 조건들 사이에는 앰프티조건(버퍼메모리에 데이타가 기록되지 않았거나 버퍼메모리에 기록된 데이타요소가 모두 판독 되었을 때), 풀조건(버퍼 메모리의 모든 셀이 기록 되고 어떤 것도 전혀 판독 되지 않았을 때), 하프 풀조건(메모리 셀의 반이상이 기록되고 어떤 것도 판독되지 않았을때)이 있다. 기록 카운터(42)는 기록 사이클을 형성하는 각 기록 신호에 대해 하나씩 증가되고, 판독 카운터(44)는 판독 사이클을 형성하는 각 판독 사이클에 대해 하나씩 증가된다. 비교기(46)는 카운터(42)의 값과 카운터(44)의 값을 비교한다. 그 차가 0일때는 엠프티신호(EMPTY)가 발생함으로써 엠프티조건이 표시되며, 차이가 버퍼 메모리의 전체 용량과 같을때는 풀 신호(FULL)가 발생되어 풀 조건이 표시되고, 차이가 버퍼메모리 용량의 반 이상일 때는 하프 풀 신호(HALFFULL)가 발생되어 하프 풀 조건이 표시된다. 또다른 실시예에 있어서는, 두 카운터의 내용이 비교기에 의해 동조건에 대하여 비교되고, 비교기는 동조건과 일치하는 회수의 트랙을 보유하며, 그 수에 따라 메모리 어레이 상태는 절반 이하 또는 이상중의 하나로 결정된다. 또한, 앰프티, 풀 및 하프 풀 플래그는 제5b도에 도시된 바와같이 업/다운 카운터(48)를 통해 발생될 수 있다. 업/다운 카운터(48)는 기록 신호에 응답하여 하나의 방향으로, 판독 신호에 응답하여 반대 방향으로 카운트된다. 따라서, 카운터 출력은 버퍼 메모리에 기록되고 아직 판독되지 않은 데이타 요소의 수를 표시한다. 카운터 출력은 모니터되는 다양한 조건을 발생하기 위하여 소정의 값과 카운터 출력을 비교하는 비교기(50)에 연결된다. 이들 플래그는 각각의 모니터된 버퍼 메모리의 조건이 일치할 때 특별한 기능을 제공하기 위한 제1도의 게이팅 제어로직에 연결될 수 있으며, 그 플래그는 버퍼 메모리로부터 출력될 수 있다.
제6도는 게이팅 로직(14)에 대한 입력신호원과 그것에 의해 제공되는 출력 신호를 설명하고 있다. 여기에는 5개의 입력 신호원이 있다. 즉, 외부적으로 공급된 재발신 신호를 전달하는 재발신 라인, 기록어레이 선택기(8)(실질적으로 우측 어레이와 좌측 어레이를 각각 지정하는 두개의 입력 라인 있으나, 신호원을 나타내기 위하여 하나만 도시함), 판독 어레이 선택기(20)(실질적으로 각각 좌측 및 우측 어레이를 지정하는 두개의 입력 라인이 있으나, 신호원을 나타내기 위하여 하나만 도시함), 좌측 어레이(4)와 연결되는 기록 셀 선택기(10)(좌측 어레이가 메모리에 기록된 제1데이타 요소를 저장하는 어레이라고 가정함)및 제5a도와 제5b도와 관련하여 설명한 플래그 발생기(34)로 부터의 앰프티신호 라인이 있다. 또한, 여기에는 게이팅 제어로직(14)으로 부터의 8개의 출력 신호가 있으며, 그 출력 신호중 5개는 적절한 패스 게이트를 개폐함으로써 특정 출력을 선택하는 패스 게이트(26)에 전달되는 출력 신호이다. 상기 5개의 출력신호는 좌측 선택 신호(SEL)(좌측 어레이에 연결된 감지 증폭기의 출력라인으로부터의 데이타가 출력패드로 게이트됨), 우측 선택 신호(SELR)(기록 어레이와 연결된 감지 증폭기의 출력 라인으로부터의 데이타가 출력 패드로 게이트됨), 초기 데이타 레지스터 판독 신호(INDR)(좌측 어레이에 연결된 초기 데이타 레지스터의 데이타가 출력 패드로 게이트됨), 초기 데이타 레지스터 판독 우측 신호(INDRR)(우측 어레이에 연결된 초기 데이타 레지스터의 데이타가 출력패드로 게이트됨), 재발신 판독신호(RTR)(재발신 레지스터의 데이타가 출력 패드로 게이트 됨)이다. 게이팅 로직(14)으로부터의 나머지 세 출력 신호는 초기 데이타 레지스터 기록 신호(INDW)(버퍼 메모리에 기록된 데이타 요소를 수신가능하도록 좌측 어레이에 연결되는 초기 데이타 레지스터에 전달됨),초기 데이타 레지스터 기록 우측 신호(INDWR)(버퍼 메모리에 기록된 데이타 요소를 수신가능하도록 기록 어레이에 연결되는 초기 데이타 레지스터에 전달됨)및 재발신 기록 신호(RTW)(버퍼 메모리에 기록된 데이타 요소를 수신가능하도록 재발신 레지스터에 전달됨)이다.
다른 실시예에 있어서는, 외부적으로 공급된 스타트-업 신호 또는 파우어-업 조건이 내부적으로 발생한 엠프티 신호를 게이팅 로직(14)에 대한 입력 신호로서 대체할 수 있다. 이 경우, 게이팅 로직은 동일한 방식으로 엠프티 신호에 응답한다. 이에 대신하여, 외부적으로 공급된 다른 스타트-업 신호 또는 파우어-업 조건도 엠프티 신호와 함께 게이팅 로직(14)에 대한 입력 신호로 사용될 수 있다. 이 경우, 게이트 로직은 엠프티 신호에 대한 응답과 동일한 방식으로 추가되는 신호에 응답하도록 채택된다.
제7도에는 입력 접속 및 입력 라인과 함께 제6도에 도시된 게이팅 로직(14)의 확대도가 나타나 있다. 기록 어레이 선택기(8)로부터 게이트 로직은 선택된 어레이로서 좌측 어레이를 지정하는 L, 선택된 어레이로서 우측 어레이를 지정하는 R의 두 입력신호를 수신한다. 판독 어레이 선택기(20)로부터, 게이트 로직은 선택된 어레이로서 좌측 어레이를 지정하는 L, 우측 어레이를 지정하는 R의 두 입력신호를 수신한다. 버퍼 메모리가 엠프티일때는(데이타가 전혀 기록 되지 않거나 기록된 데이타 요소가 모두 판독되는 경우), 플래그 발생기(34)로부터 엠프티 신호가 게이팅 제어로직(14)에 그 조건을 표시한다. 그 조건에서, 게이팅 로직은 메모리에 기록된 다음 데이타 요소가 기록 어레이 선택기(8)에 의해 선택된 메모리 어레이측에 의하여 초기 데이타 레지스터에서 수신되게 한다(좌측 어레이에 연결된 초기 데이타 레지스터에 대한 출력 신호(INDW)또는 우측 어레이에 연결된 초기 데이타 레지스터에 대한 출력신호(INDWR)을 통함). 또한 이러한 조건에서, 게이팅 로직은 엠프티 조건에 이어서 버퍼 메모리에 기록된 제1 데이타 요소를 포함하는 초기 데이타 레지스터로 부터 다음 데이타 요소가 버퍼 메모리에서 출력되게 한다(좌측 어레이에 연결된 초기 데이타 레지스터에 대한 출력 신호(INDR)또는 우측 어레이에 연결된 초기 데이타 레지스터에 대한 출력 신호(INDRR)을 통함).
게이팅 로직(14)은 버퍼 메모리내의 제1셀이 좌측 어레이에 위치한다고 가정할 때, 그 제1위치가 데이타 요소를 기록하기 위해 선택될 때마다 신호 RTW를 재발신 레지스터에 출력함으로써 재발신 레지스터가 제1셀에 기록되는 데이타 요소를 수신하도록 하기 위하여 좌측 어레이의 기록 셀 선택기(10)에 응답한다. 따라서, 재발신 레지스터의 내용은 항상 제1데이타 요소를 저장한 버퍼 메모리의 제1셀에 저장된 가장 최근의 데이타 요소로 갱신된다. 외부적으로 공급된 재발신 신호가 게이팅 로직(14)에 입력될 때, 게이팅 로직은 제1도에 나타난 바와같이, 출력버퍼(28)로 패스 게이트(26)에 의해 재발신 레지스터의 내용이 게이트 되게 하기 위하여 재발신 판독신호(RTR)를 출력한다.
엠프티 신호와 재발신 신호가 없을 때, 게이팅 로직은 판독 어레이 선택기(20)로 부터의 각 감지 증폭기의 출력이 출력 버퍼에 교대로 즉, 처음에는 한쪽 어레이, 다음에는 다른쪽 어레이, 다시 한쪽 어레이, 다시 다른쪽 어레이등의 순서로 출력신호(SEL, SELR),(SEL 신호는 좌측 어레이에 연결된 증폭기를 위한 것이고, SESR 신호는 우측 어레이에 연결된 감지 증폭기를 위한 것임)에 의해 게이트 되게 한다. SEL 또는 SELR신호에 의해지시된대로 각 감지 증폭기(18)로부터의 출력에 게이트된 데이타는 이전 판독 사이클의 종료시 감지 증폭기의 대응하는 출력 라인에서 이미 이용가능하게 되어있다.
재발신 레지스터 또는 초기 데이타 레지스터중 하나의 내용이 출력될 때, 게이팅 로직은 정상 코스에서 출력 신호(SEL, SELR)의 발생을 금지시킨다. 이 금지는 SEL신호에 대한 하나의 INIT 1회로와 SELR 신호에 대한 다른 INIT 1회로에 의해 수행된다. 따라서, INIT 1회로들은 초기 데이타 레지스터 또는 재발신 레지스터의 내용이 출력되어야 할 때 각 감지 증폭기의 출력 라인으로부터의 데이타 게이팅을 금지하기 위한 것이다. 그러나, 금지도중에는 다음 데이타 요소는 제1도에 도시된 다른 회로에 의해 지시된 대로 메모리 셀로부터 계속해서 판독되어지며, 판독된 데이타는 해당 감지 증폭기의 출력 라인상에 위치된다.
바람직한 실시예에 있어서, 게이팅 로직(14)은 각각 원셧(one-shots) 또는 래치를 포함하는 조합인 INIT1, RTR, SEL, INDW, INDR, SELR, INDWR, INDRR, RTW 성분들을 포함하는 것으로 나타난다. 게이팅 로직이 5개의 입력신호로부터 8개의 출력신호를 적합하게 발생할 수 있는 회로인 것에 주의하여야 한다. 바람직한 실시예에 있어서, 각 서브-블럭의 기능적인 입력/출력내역을 제1a도 내지 10f도에 진리표의 형태로 나타내었다. 진리표는 자체가 설명적이지만 이해를 용이하게 하기 위하여 RTR블럭에 대한 표와 SEL블럭에 대한 표, 즉 2개의 진리표를 기재하였다. 제10a도에 나타난 바와같이 RTR블럭은 재발신 신호의 상승 에지에 응답하는 신호 펄스 RTR을 출력한다. 제10b도에 나타난 바와 같이, SEL블럭의 각각은 그 블럭에 연결된 INIT1블럭으로 부터의 로우 입력신호와 판독 어레이 선택기로 부터의 입력 신호의 동시 발생 상승 에지에 응답하여 로우레벨의 SEL신호를 출력하며, 또한 그 블럭에 연결된 INIT1블럭으로 부터의 하이 입력신호와 판독 어레이 선택기로 부터의 입력신호의 동시발생 상승에지에 응답하여 펄스를 출력한다. 제10c도는 INDW블럭에 대한 진리표이고, 제10D도는 INIT1 블럭에 대한 진리표이며, 제10e도는 RTW블럭에 대한 진리표이고, 제10f도는 INDR블럭에 대한 진리표이다.
재발신 신호 발생시, 버퍼 메모리는 저장된 제1데이타 요소로 부터 시작하여 저장된 데이타 요소의 재판독을 준비한다. 결과적으로, 외부에서 재발신 신호가 공급되면 버퍼 메모리 판독 순서는 그 초기상태로 복귀한다. 결과적으로, 판독 어레이 선택기와 판독 셀 선택기는 버퍼메모리의 제1셀을 지시하도록 리세트 되어야 하며, 그에따라 판독 순서가 리세트될 수 있다. 판독 어레이 선택기(20)와 각 판독 셀 선택기(22)를 리세트하는 간단한 회로가 바람직한 실시예로서 제1도에 도시되어 있다. 판독 어레이 선택기 또는 판독 셀 선택기를 리세트 하기위하여, 리세트 회로는 판독 어레이 선택기 또는 판독 셀 선택기를 초기 상태로 두게한다. 제8도는 하나의 블럭으로 표시된 판독 어레이 선택기(20)와 하나의 블럭으로 표시된 판독 셀 선택기(22)에 연결된 판독 포인터 리세트 회로(52)를 나타내고 있다. 판독순서가 리세트 된 직후의 판독 사이클에서 게이팅 로직(14)은 초기 데이타 레지스터의 내용이 아닌 재발신 레지스터의 내용을 출력한다. 따라서, 버퍼 메모리의 내용은 이미 설명한 파이프라인 방식에 의해 연속 판독 신호에 응답하여 재발신된다.
상기 설명한 게이팅 로직(14)의 동작에 의하여, 엠프티신호가 발생하고 READ CLK이 로우이지만 판독 어레이 선택기가 인에블되지 않으며 기록 사이클이 발생(기록 어레이 선택기가 인에이블 됨)할 때, 그 사이클에서 기록되는 데이타 요소는 기록 사이클의 완료후에 초기 데이타 레지스터를 통하여 출력 버퍼로 출력된다. 이때, 버퍼 메모리는 흐름통과모드(Flowthrough Mode)에 있는 것으로 간주된다.
외부 리세트 특성을 가지는 실시예에 있어서, 버퍼 메모리는 외부 공급된 리세트신호에 응답하여 기록 어레이 선택기(8), 기록 셀 선택기(10), 판독 어레이 선택기(20), 판독 셀 선택기(22) 및 플래그 발생기(34)내의 기록 카운터(42)와 판독 카운터(44)를 리세트함으로써 다시 시작한다. 리세트 신호에 응답하여 기록 어레이 선택기, 기록 셀 선택기, 판독 어레이 선택기 및 판독 셀 선택기를 리세트하는 것은 판독 어레이 선택기 및 판독 셀 선택기가 재발신 신호에 응답하여 리세트되는 것과 동일한 방식으로 이루어질 수 있다. 플래그 발생기(34)의 기록 및 판독 카운터를 리세트하기 위하여, 각 카운터는 간단한 종래의 회로에 의해 쉽게 초기 상태로 복귀된다. 제9도는 리세트 신호를 수신하고, 플래그 발생기(34), 기록 어레이 선택기(8), 기록 셀 선택기(10), 판독 어레이 선택기(20) 및 판독 셀 선택기(22)에 연결된 풀 리세트(Full Reset)회로(56)를 도시한다.
본 발명은 기록 및 판독 데이타의 FIFO순서를 지키는 직렬 메모리로 제한되지는 않는다. 본 발명의 파이프라인 방식의 룩 어헤드 특성은 저장된 데이타 요소가 LIFO(후입선출)와 같이 직렬 메모리에 기록되는 순서에 의해 정해진 순서로 출력되는 어떠한 직렬 메모리에서도 실시될 수 있다.
이 기술분야에 통상의 기술을 가진자라면, 각각의 기능을 달성하기 위한 상기 설명한 회로들이 변형 가능함을 알 것이다. 상기의 특정 실시예는 단지 설명을 위한 것일 뿐이며, 특허청구의 범위로 한정되는 발명의 범위를 제한하는 것은 아니다.

Claims (23)

  1. 기록 신호와 연관된 데이타 요소가 메모리에 기록되는 기록 사이클을 각각 형성하는 일련의 대응기록 신호와 연관된 일련의 데이타 요소를 기록하며, 직렬 메모리에 기록되는 순서에 의해 정해진 순서로 직렬 메모리로부터 저장된 데이타 요소를 판독 및 출력하기 위한 메모리 판독 사이클을 각각 형성하는 일련의 판독 신호에 응답하는 직렬 메모리에 있어서, 다수의 셀을 각각 가지는 다수의 메모리 어레이와, 각각의 메모리 어레이에 연결되고 제1기록신호에 따라 어레이내에 해당 데이타 요소를 저장하기 위한 셀을 선택하는 다수의 기록 셀 선택 수단과, 연속적인 다수의 상기 기록 신호의 각각에 응답하여 제1판독신호에 따라 어레이에 연결된 기록 셀 선택수단을 인에이블시킴으로써 상기 어레이중 하나를 선택하는 기록 어레이 선택수단과, 어레이에 각각 연결되어 제1 판독 클럭신호에 따라 어레이내의 셀을 선택하는 다수의 판독 셀 선택수단과, 상기 일련의 판독 신호의 각각에 응답하여 제2판독클럭신호에 따라 어레이에 연결된 판독 셀 선택수단을 인에이블시킴으로써 상기 메모리 어레이중 하나를 선택하는 판독 어레이 선택수단과, 어레이에 각각 연결되어 해당 판독 셀 선택수단에 의해 선택된 셀을 감지하는 다수의 감지수단과, 상기 일련의 데이타 요소중 지정된 하나를 저장하기 위한 초기 데이타 레지스터와, 상기 일련의 판독 신호 중에서 하나의 판독 신호에 응답하여 상기 초기 데이타 레지스터에 저장된 데이타 요소를 출력하고, 상기 일련의 판독 신호 중 각각의 후속 판독 신호에 응답하여 이전 판독 신호에 대응하는 이전 판독 사이클에서 감지된 데이타 요소를 출력하는 출력 수단을 포함하고, 직렬 메모리의 판독은 판독될 다음 데이타 요소가 감지되는 판독 사이클과 동일한 판독 사이클내에서 하나의 데이타 요소를 출력하는 것에 의하여 파이프라인 방식으로 행하여지는 것을 특징으로 하는 파이프라인방식 직렬 메모리.
  2. 제1항에 있어서, 상기 다수의 메모리 어레이 각각은 독립된 초기 데이타 레지스터와 결합되며; 상기 지정 데이타 요소로서 상기 일련의 데이타 요소중 하나를 지정하는 수단과 상기 지정수단에 응답하여 상기 지정 데이타 요소를 저장하기 위한 상기 초기 데이타 레지스터 중 하나를 선택하는 초기 데이타 레지스터 선택수단을 추가로 포함한 것을 특징으로 하는 파이프라인방식 직렬 메모리.
  3. 제1항 또는 제2항에 있어서, 출력순서는, 데이타 요소가 직렬 메모리에 기록되는 순서대로 직렬 메모리로부터 출력되는 선입선출방식의 입력순서와 관련되는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  4. 제3항에 있어서, 상기 직렬 기록 선택수단에 의해 선택된 셀에 기록된 모든 데이타 요소가 판독되었는지 또는 상기 일련의 데이타 요소가 버퍼 메모리에 전혀 기록되지 않았는지를 나타내는 엠프티 신호를 발생하는 플래그 수단을 추가로 포함하며, 상기 지정 수단은 상기 발생된 엠프티 신호가 됨으로써 상기 엠프티 신호 발생후 직렬 메모리에 기록되는 다음 데이타 요소가 상기 지정 데이타 요소가 되는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  5. 제4항에 있어서, 상기 연속적인 다수의 기록 신호가 상기 지정 데이타 요소에 대응하는 기록 신호를 포함하며, 상기 지정 데이타 요소가 초기 데이타 레지스터에 저장됨과 아울러 메모리 셀에 기록되는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  6. 제3항에 있어서, 상기 메모리 셀에 데이타를 전달하는 각 기록 라인이 초기 데이타 레지스터에 연결되도록 상기 메모리 어레이를 통해 연장되는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  7. 제3항에 있어서, 재발신 레지스터와, 상기 재발신 레지스터에 상기 지정 데이타 요소를 저장하는 수단과, 외부 공급된 재발신 신호에 응답하여 상기 제1 및 제2판독 클럭신호를 리세트하고, 상기 재발신 신호에 후속하는 판독 사이클에서 상기 재발신 레지스터내의 데이타를 출력하기 위해 상기 재발신 신호에 후속하는 판독 사이클에서 상기 출력수단을 인터럽트하는 재발신 수단을 추가로 포함하는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  8. 제3항에 있어서, 상기 다수의 메모리 어레이가 단지 제1 및 제2 메모리 어레이만을 포함하고, 상기 제1판독신호와 상기 제2판독 클럭 신호는 신호의 증분시마다 상기 제1메모리 어레이와 제2메모리 어레이 사이에서 교대로 발생하는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  9. 기록 신호와 연관된 데이타 요소가 직렬 메모리에 기록되는 기록 사이클을 각각 형성하는 일련의 대응 기록 신호와 연관된 일련의 데이타 요소를 기록하며, 직렬 메모리에 기록되는 순서에 의해 정해진 순서로 직렬 메모리로부터 저장된 데이타 요소를 판독 및 출력하기 위한 메모리 판독 사이클을 각각 형성하는 일련의 판독 신호에 응답하는 직렬 메모리에 있어서, 다수의 셀을 각각 가지는 다수의 메모리 어레이와, 각각의 메모리 어레이에 각각 연결되고 제1기록신호에 따라 어레이내에 해당 데이타 요소를 저장하기 위한 셀을 선택하는 다수의 기록 셀 선택수단과, 연속적인 다수의 상기 기록 신호의 각각에 응답하여 제1판독신호에 따라 어레이에 연결된 기록 셀 선택수단을 인에이블시킴으로써 상기 어레이중 하나를 선택하는 기록 어레이 선택수단과, 어레이에 각각 연결되어 제1판독 클럭신호에 따라 어레이내의 셀을 선택하는 다수의 판독 셀 선택수단과, 상기 일련의 판독 신호의 각각에 응답하여 제2판독클럭신호에 따라 어레이에 연결된 판독 셀 선택수단을 인에이블시킴으로써 상기 메모리 어레이중 하나를 선택하는 판독 어레이 선택수단과, 각각의 상기 판독 셀 선택수단에 의해 선택된 메모리 셀을 감지하는 감지수단과, 일련의 데이타 요소중 지정된 하나를 저장하기 위한 초기 데이타 레지스터와, 상기 일련의 판독 신호중 하나의 판독 신호에 응답하여 상기 초기 데이타 레지스터에 저장된 데이타 요소를 출력하고, 각각의 후손 판독 신호에 응답하여 이전 판독 신호에 대응하는 이전 판독 사이클에서 선택된 메모리 셀로부터 감지된 데이타 요소를 출력하는 출력수단을 포함하고, 직렬 메모리의 판독은 판독될 다음 데이타 요소를 포함하는 메모리 셀이 선택되는 판독 사이클과 동일한 판독 사이클내에서 하나의 데이타 요소를 출력하는 것에 의해 파이프라인 방식으로 행하여지는 것을 특징으로 하는 파이프라인 방식 직렬메모리.
  10. 제9항에 있어서, 상기다수의 메모리 어레이 각각은 독립된 초기 데이타 레지스터와 결합되며; 상기 지정 데이타 요소로서 상기 일련의 데이타 요소중 하나를 지정하는 수단과, 상기 지정수단에 응답하여 상기 지정 데이타 요소를 저장하기 위한 상기 초기 데이타 레지스터 중 하나를 선택하는 초기 데이타 레지스터 선택수단을 추가로 포함한 것을 특징으로하는 파이프라인 방식 직렬 메모리.
  11. 제9항 또는 제10항에 있어서, 출력순서는, 데이타 요소가 직렬 메모리에 기록되는 순서대로 직렬 메모리로부터 출력되는 선입선출방식의 입력순서와 관련되는 것을 특징으로하는 파이프라인 방식 직렬 메모리.
  12. 제11항에 있어서, 상기 직렬 기록 선택수단에 의해 선택된 셀에 기록된 모든 데이타 요소가 판독되었는지 또는 상기 일련의 데이타 요소가 버퍼 메모리에 전혀 기록되지 않았는지를 나타내는 엠프티신호를 발생하는 플래그 수단을 추가로 포함하며, 상기 지정 수단은 상기 발생된 엠프티 신호가 됨으로써 상기 엠프티 신호 발생후 직렬 메모리에 기록되는 다음 데이타 요소가 상기 지정 데이타 요소가 되는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  13. 제12항에 있어서, 상기 연속적인 다수의 기록 신호가 상기 지정 데이타 요소에 대응하는 기록 신호를 포함하며, 상기 지정 데이타 요소가 초기 데이타 레지스터에 저장됨과 아울러 메모리 셀에 기록되는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  14. 제11항에 있어서, 재발신 레지스터와, 상기 재발신 레지스터에 상기 지정 데이타 요소를 저장하는 수단과, 외부 공급된 재발신 신호에 응답하여 상기 제1 및 제2판독 클럭신호를 리세트하고, 상기 재발신 신호에 후속하는 판독 사이클에서 상기 재발신 레지스터내의 데이타를 출력하기 위해 상기 재발신 신호에 후속하는 판독 사이클에서 상기 출력수단을 인터럽트하는 재발신 수단을 추가로 포함하는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  15. 제11항에 있어서, 상기 다수의 메모리 어레이가 단지 제1 및 제2 메모리 어레이만을 포함하고, 상기 제1판독신호와 상기 제2판독 클럭신호는 신호의 증분시마다 상기 제1메모리 어레이와 제2메모리 어레이 사이에서 교대로 발생하는 것을 특징으로 하는 파이프라인 방식 직렬 메모리.
  16. 현재 요구된 데이타 요소가 하나의 판독 사이클에서 현재 요구된 데이타 요소를 내포하는 메모리셀을 상기 하나의 판독 사이클에서 감지함이 없이 출력되는 반면에, 후속 요구에 대응하는 판독 사이클에서 후속적으로 요구 및 출력될 데이타 요소를 내포하는 메모리 셀을 현재의 판독 요구에 대응하는 하나의 판독 사이클에서 룩 어헤드 감지함으로써, 일련의 데이타요소가 직렬 메모리에 기록되는 순서에 의해 정해진 순서로 판독되어지는 직렬 메모리의 판독동작을 파이프라인 방식으로 행하는 방법에 있어서, 일련의 데이타 요소중 지정된 하나를 초기 데이타 레지스터에 저장하는 스탭과, 다수의 셀을 각각 가지는 다수의 메모리 어레이에 어레이를 선택하는 제1순서에 따라, 그리고 각 어레이내의 셀을 선택하는 제2순서에 따라, 각각의 후속 데이타 요소를 교대로 기록하는 스텝과, 단일 판독 사이클에서 상기 초기 데이타 레지스터로부터 상기 지정 데이타 요소를 출력하고 직렬 메모리로부터 출력될 다음 데이타 요소를 내포하는 메모리 셀을 감지하는 스텝과, 상기 단일 판독 사이클에 후속되는 각 판독 사이클에서, 이전 판독 사이클중에 메모리 셀로부터 이미 감지된 데이타 요소를 출력하고, 직렬 메모리로부터 출력될 다음 데이타 요소를 내포하는 다른 메모리 셀을 감지하는 스텝을 포함한 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
  17. 제16항에 있어서, 출력순서는, 데이타요소가 직렬 메모리에 기록되는 것과 동일한 순서로 직렬메모리로부터 출력되는 선입선출방식의 입력순서와 관련되는 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
  18. 제17항에 있어서, 데이타 요소가 상기 출력스텝에 의하여 출력라인으로부터 출력될 때까지 상기 출력라인상에 각각의 감지된 데이타 요소를 유지시키는 스텝을 추가로 포함하는 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
  19. 제17항에 있어서, 상기 외부 공급된 리세트신호에 응답하는 직렬 메모리 리세트스텝을 추가로 포함하고, 상기 리세트스텝은, 제1 및 제2순서를 리세트하는 스텝과, 상기 일련의 데이타 요소에 상기 지정된 데이타요소로서 기록될 다음 데이타 요소를 지정하는 스텝과, 상기 단일 판독 사이클로서 다음 판독 사이클을 지정하는 스텝을 포함한 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
  20. 제17항에 있어서, 상기 기록 스텝을 통해 메모리 셀에 기록되 모든 요소가 판독되거나 상기 기록 스텝을 통해 메모리 셀에 기록된 데이타 요소가 없을때 엠프티 신호를 발생하는 스텝과, 상기 엠프티 신호에 응답하여, 상기 제1 및 제2순서를 리세트하는 스텝과, 상기 일련의 데이타 요소에 상기 지정 데이타 요소로서 기록될 다음 데이타 요소를 지정하는 스텝과, 상기 단일 판독 사이클로서 다음 판독 사이클을 지정하는 스텝을 추가로 포함하는 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
  21. 제17항에 있어서, 재발신 데이타 레지스터에 상기 지정 데이타 요소를 저장하는 스텝과, 외부 공급된 재발신신호에 응답하여 버퍼메모리를 재발신하는 스텝을 추가로 포함하고, 상기 재발신 스텝은, 상기 단일 판독 사이클로서 다음 판독 사이클을 지정한 스텝과 상기 단일 판독 사이클의 상기 출력스텝에서의 상기 초기 데이타 레지스터를 상기 재발신 레지스터로 대체하는 스텝을 포함한 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
  22. 현재 요구된 데이타요소가 하나의 판독 사이클에서, 감지의 목적으로, 현재 요구된 데이타 요소를 내포하는 메모리셀을 선택함이 없이 직렬 메모리로부터 출력되는 반면에, 후속 요구에 대응하는 판독 사이클에서 후속적으로 요구 및 출력될 데이타 요소를 내포하는 메모리 셀을 현재의 판독 요구에 대응하는 하나의 판독 사이클에서 룩 어헤드 선택함으로써, 일련의 데이타요소가 직렬 메모리에 기록되는 순서에 의해 정해진 순서로 판독되어지는 직렬 메모리의 판독동작을 파이프라인 방식으로 행하는 방법에 있어서, 일련의 데이타 요소중 지정된 하나를 초기 데이타 레지스터에 저장하는 스텝과, 다수의 셀을 각각 가지는 다수의 메모리 어레이에 어레이를 선택하는 제1순서에 따라, 그리고 각 어레이내의 셀을 선택하는 제2순서에 따라, 각각의 후속 데이타 요소를 교대로 기록하는 스텝과, 단일 판독 사이클에서, 상기 초기 데이타 레지스터로부터 상기 지정 데이타 요소를 출력하고 직렬 메모리로부터 출력될 다음 데이타 요소를 내포하는 메모리 셀을 선택하는 스텝과, 상기 단일 판독 사이클에 후속되는 각 판독 사이클에서, 이전 메모리 판독 사이클중에 선택된 메모리 셀로부터 이미 감지된 데이타 요소를 출력하고, 직렬 메모리로부터 출력될 다음 데이타 요소를 내포하는 다른 메모리 셀을 선택하는 스텝을 포함한 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
  23. 제22항에 있어서, 출력순서는, 데이타 요소가 직렬 메모리에 기록되는 것과 동일한 순서로 직렬메모리로부터 출력되는 선입선출 방식의 입력순서와 관련되는 것을 특징으로 하는 직렬 메모리의 파이프라인식 판독방법.
KR1019900008967A 1989-06-16 1990-06-16 파이프라인 방식의 룩 어헤드 판독 기능을 가진 직렬 메모리 및 그 판독방법 KR950012022B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US36736289A 1989-06-16 1989-06-16
US367,362 1989-06-16

Publications (2)

Publication Number Publication Date
KR910001766A KR910001766A (ko) 1991-01-31
KR950012022B1 true KR950012022B1 (ko) 1995-10-13

Family

ID=23446858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008967A KR950012022B1 (ko) 1989-06-16 1990-06-16 파이프라인 방식의 룩 어헤드 판독 기능을 가진 직렬 메모리 및 그 판독방법

Country Status (5)

Country Link
US (1) US5293623A (ko)
JP (1) JPH03130983A (ko)
KR (1) KR950012022B1 (ko)
DE (1) DE4019135C2 (ko)
GB (1) GB2232797B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5249154A (en) * 1989-11-28 1993-09-28 Texas Instruments Incorporated Data access controller and method
KR100275182B1 (ko) * 1990-12-17 2000-12-15 윌리엄 비. 켐플러 순차 메모리
US5255242A (en) * 1990-12-17 1993-10-19 Texas Instruments Incorporated Sequential memory
TW276312B (ko) * 1992-10-20 1996-05-21 Cirrlis Logic Inc
US5544338A (en) * 1992-12-31 1996-08-06 International Business Machines Corporation Apparatus and method for raster generation from sparse area array output
JP2790007B2 (ja) * 1993-07-29 1998-08-27 日本電気株式会社 画像メモリアクセス制御方式
US5524220A (en) * 1994-08-31 1996-06-04 Vlsi Technology, Inc. Memory subsystems having look-ahead instruction prefetch buffers and intelligent posted write buffers for increasing the throughput of digital computer systems
US5621695A (en) * 1995-07-17 1997-04-15 Galvantech, Inc. SRAM with simplified architecture for use with pipelined data
US5657292A (en) * 1996-01-19 1997-08-12 Sgs-Thomson Microelectronics, Inc. Write pass through circuit
US5712584A (en) * 1996-01-19 1998-01-27 Sgs-Thomson Microelectronics, Inc. Synchronous stress test control
US5801563A (en) * 1996-01-19 1998-09-01 Sgs-Thomson Microelectronics, Inc. Output driver circuitry having a single slew rate resistor
US5767709A (en) * 1996-01-19 1998-06-16 Sgs-Thomson Microelectronics, Inc. Synchronous test mode initalization
US5619456A (en) * 1996-01-19 1997-04-08 Sgs-Thomson Microelectronics, Inc. Synchronous output circuit
US5701275A (en) * 1996-01-19 1997-12-23 Sgs-Thomson Microelectronics, Inc. Pipelined chip enable control circuitry and methodology
US5987578A (en) * 1996-07-01 1999-11-16 Sun Microsystems, Inc. Pipelining to improve the interface of memory devices
US5798718A (en) * 1997-05-12 1998-08-25 Lexmark International, Inc. Sliding window data compression method and apparatus
JPH11305990A (ja) * 1998-04-24 1999-11-05 Oki Micro Design:Kk Ｆｉｆｏ回路
US6407961B1 (en) * 1998-06-11 2002-06-18 Dsp Group, Ltd. Dual access memory array
IL124863A (en) * 1998-06-11 2004-05-12 Dsp Group Ltd Dual access memory array
US6360307B1 (en) 1998-06-18 2002-03-19 Cypress Semiconductor Corporation Circuit architecture and method of writing data to a memory
US7246199B2 (en) 2003-05-29 2007-07-17 Elantec Semiconductor, Inc. Double buffering of serial transfers
JP4827399B2 (ja) * 2004-05-26 2011-11-30 ルネサスエレクトロニクス株式会社 半導体記憶装置
US20070030801A1 (en) * 2005-08-08 2007-02-08 Freescale Semiconductor, Inc. Dynamically controlling rate connections to sample buffers in a mult-mode wireless processing system
US20070033349A1 (en) * 2005-08-08 2007-02-08 Freescale Semiconductor, Inc. Multi-mode wireless processor interface
US7802259B2 (en) * 2005-08-08 2010-09-21 Freescale Semiconductor, Inc. System and method for wireless broadband context switching
US7734674B2 (en) 2005-08-08 2010-06-08 Freescale Semiconductor, Inc. Fast fourier transform (FFT) architecture in a multi-mode wireless processing system
US7653675B2 (en) * 2005-08-08 2010-01-26 Freescale Semiconductor, Inc. Convolution operation in a multi-mode wireless processing system
US8140110B2 (en) * 2005-08-08 2012-03-20 Freescale Semiconductor, Inc. Controlling input and output in a multi-mode wireless processing system
US7962698B1 (en) 2005-10-03 2011-06-14 Cypress Semiconductor Corporation Deterministic collision detection
CN113689899B (zh) * 2021-08-27 2023-09-01 西安微电子技术研究所 一种存储阵列电路结构及大型存储阵列电路结构

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE755666A (fr) * 1969-09-18 1971-02-15 Burroughs Corp Memoire tampon pour entree d'ordinateur
US3771145B1 (en) * 1971-02-01 1994-11-01 Wiener Patricia P. Integrated circuit read-only memory
US4056851A (en) * 1976-09-20 1977-11-01 Rca Corporation Elastic buffer for serial data
NL7713708A (nl) * 1977-12-12 1979-06-14 Philips Nv Informatiebuffergeheugen van het "eerst-in, eerst-uit" type met vaste ingang en variabele uitgang.
JPS6024985B2 (ja) * 1978-08-31 1985-06-15 富士通株式会社 デ−タ処理方式
JPS6057090B2 (ja) * 1980-09-19 1985-12-13 株式会社日立製作所 データ記憶装置およびそれを用いた処理装置
US4597061B1 (en) * 1983-01-03 1998-06-09 Texas Instruments Inc Memory system using pipleline circuitry for improved system
US4642797A (en) * 1983-11-10 1987-02-10 Monolithic Memories, Inc. High speed first-in-first-out memory
US4862419A (en) * 1983-11-10 1989-08-29 Advanced Micro Devices, Inc. High speed pointer based first-in-first-out memory
DE3543911A1 (de) * 1984-12-14 1986-06-26 Mitsubishi Denki K.K., Tokio/Tokyo Digitale verzoegerungseinheit
US4685088A (en) * 1985-04-15 1987-08-04 International Business Machines Corporation High performance memory system utilizing pipelining techniques
US4740923A (en) * 1985-11-19 1988-04-26 Hitachi, Ltd Memory circuit and method of controlling the same
US4817054A (en) * 1985-12-04 1989-03-28 Advanced Micro Devices, Inc. High speed RAM based data serializers
JP2501204B2 (ja) * 1986-10-22 1996-05-29 日本電気株式会社 半導体メモリ
EP0272869B1 (en) * 1986-12-19 1993-07-14 Fujitsu Limited Dual port type semiconductor memory device realizing a high speed read operation
US4933901A (en) * 1988-01-11 1990-06-12 Texas Instruments Incorporated Method for assigning priority to read and write requests received closely in time
US4888791A (en) * 1988-01-25 1989-12-19 Barndt Sr Robert A Clock decoder and data bit transition detector for fiber optic work station
US4891788A (en) * 1988-05-09 1990-01-02 Kreifels Gerard A FIFO with almost full/almost empty flag

Also Published As

Publication number Publication date
KR910001766A (ko) 1991-01-31
DE4019135C2 (de) 2001-04-26
US5293623A (en) 1994-03-08
JPH03130983A (ja) 1991-06-04
GB2232797A (en) 1990-12-19
GB2232797B (en) 1993-12-08
GB9012218D0 (en) 1990-07-18
DE4019135A1 (de) 1990-12-20

Similar Documents

Publication Publication Date Title
KR950012022B1 (ko) 파이프라인 방식의 룩 어헤드 판독 기능을 가진 직렬 메모리 및 그 판독방법
US4106109A (en) Random access memory system providing high-speed digital data output
US5796758A (en) Self-checking content-addressable memory and method of operation for detecting multiple selected word lines
US4031515A (en) Apparatus for transmitting changeable length records having variable length words with interspersed record and word positioning codes
EP0312239B1 (en) Message fifo buffer controller
EP0326885B1 (en) Sequential read access of serial memories with a user defined starting address
JPS6321280B2 (ko)
US5490257A (en) RAM based FIFO memory half-full detection apparatus and method
US5323358A (en) Clock-synchronous semiconductor memory device and method for accessing the device
US5699530A (en) Circular RAM-based first-in/first-out buffer employing interleaved storage locations and cross pointers
JP3271591B2 (ja) 半導体記憶装置
US7136985B2 (en) Method and system for fast data access using a memory array
EP0341896B1 (en) Content addressable memory array
EP0326172B1 (en) Memory circuit with improved serial access circuit arrangement
US5274596A (en) Dynamic semiconductor memory device having simultaneous operation of adjacent blocks
JPH06202933A (ja) 同期式大規模集積回路記憶装置
US6104664A (en) Memory address generator circuit and semiconductor memory device
JP3481263B2 (ja) シリアル記憶装置
JPS62102497A (ja) ランダム・アクセス・メモリ
GB1526828A (en) Information processing system
US4922457A (en) Serial access memory system provided with improved cascade buffer circuit
US4236227A (en) Data storage system
US4992979A (en) Memory structure for nonsequential storage of block bytes in multi bit chips
US5021994A (en) Look-ahead flag generator
US4479180A (en) Digital memory system utilizing fast and slow address dependent access cycles

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee