KR0122317B1

KR0122317B1 - 반도체 소자의 트랜지스터 형성방법

Info

Publication number: KR0122317B1
Application number: KR1019930029817A
Authority: KR
Inventors: 박상훈
Original assignee: 김주용; 현대전자산업주식회사
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1997-11-26

Abstract

본 발명은 반도체 소자의 트랜지스터 형성방법에 관한 것으로, 폴리실리콘막 상부에 질화막을 형성한 다음 패턴화하여 마스크로 이용하므로서 게이트 전극용 마스크의 임계치수 보다 더 작은 게이트 전극을 형성할 수 있는 반도체 소자의 트랜지스터 형성방법에 관해 기술된다.

Description

반도체 소자의 트랜지스터 형성방법

제1a도 내지 제1g도는 본 발명에 의한 반도체 소자의 트랜지스터를 형성하는 단계를 도시한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판 2 : 필드 산화막

3 : 게이트 산화막 4 : 폴리실리콘막

4A : 잔류 폴리실리콘막 5, 5A, 5B : 질화막

6 : 감광막 7 : 열산화막

8 : 저온 산화막 8A : 저온 산화막 스페이서

9 : 불순물 영역 10 : 전이 금속막

10A : 전이금속 산화막 11 : 산화막

본 발명은 반도체 소자의 트랜지스터를 형성하는 방법에 관한 것으로, 특히 질화막을 사용하여 게이트 전극을 형성하므로서, 게이트 전극용 마스크의 임계치수보다 작은 게이트 전극을 얻을 수 있어 반도체 소자의 고집적화를 이룰 수 있도록 한 반도체 소자의 트랜지스터를 형성하는 방법에 관한 것이다.

종래의 트랜지스터에 있어서, 게이트 전극 형성방법은 반도체 기판상에 필드 산화막 및 게이트 산화막이 형성되고, 그 상부에 폴리실리콘막을 증착한 다음, 상기 폴리실리콘막 상부에 감광막으로 소정의 패턴을 형성하고, 패턴화된 감광막을 사용한 식각공정을 수행하여 게이트 전극을 형성한다.

그러나 점차 반도체 소자가 고집적화 됨에 따라 게이트 전극의 패턴선폭이 작아지고 해상도도 떨어지게 되는데, 1㎛이하의 선폭을 갖는 게이트 전극 형성시에는 폴리실리콘막의 식각 마스크로 사용되는 감광막 패턴 형성을 위한 임계치수에 의해 게이트 전극의 선폭이 결정되며, 임계치수 이하로 정상적인 감광막 패턴을 형성하기 위해서는 고도의 사진식각공정이 요구된다. 또한 이에 상응하는 고가의 노광기가 요구되는 문제점이 있다.

따라서, 본 발명은 상기한 문제를 해결하기 위하여, 기존의 노광기를 사용하되, 질화막을 사용하여 게이트 전극을 형성하므로서, 게이트 전극용 마스크의 임계치수보다 더 작은 게이트 전극의 형성을 가능하게 하며, 반도체 소자의 제조원가를 감소시키는 반도체 소자의 트랜지스터를 형성하는 방법을 제공함에 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 트랜지스터 형성방법은 필드 산화막이 형성된 반도체 기판상에 게이트 산화막을 형성한 후 전체 구조 상부에 도핑된 폴리실리콘막 및 질화막을 순차적으로 형성하고, 상기 질화막 상부에 게이트 전극용 마스크를 이용하여 소정의 패턴화된 감광막을 형성하는 단계와, 상기 패턴화된 감광막을 이용한 식각공정으로 상기 질화막을 건식 식각하여 제1질화막 패턴을 형성하는 단계와, 상기 제1질화막 패턴을 식각 마스크로 사용하여 폴리실리콘막을 습식 식각하여 잔류 폴리실리콘막을 형성하는 단계와, 상기 습식 식각되고 남은 잔류 폴리실리콘막의 상부 크기와 동일하게 상기 제1질화막 패턴을 인산용액으로 식각하여 제2질화막 패턴을 형성한 후 N^-이온주입을 실시하여 소오스 및 드레인용 불순물 영역을 형성하는 단계와, 게이트 전극의 선폭을 고려하여 상기 잔류 폴리실리콘막의 측면에 소정두께의 열산화막을 형성한 후, 전체구조상부에 소정두께의 저온 산화막을 증착하는 단계와, 비등방성 식각을 실시하여 저온 산화막 스페이서를 형성하고, 인산용액으로 제2질화막 패턴을 제거한 후 N⁺이온주입을 실시하여 소오스 및 드레인용 불순물 영역을 완성하는 단계와, 전이 금속막을 잔류 폴리실리콘막 및 반도체 기판 상부에 형성한 후 소정의 산화막을 전체구조 상부에 형성하는 단계와, 열처리 공정을 실시하여 저온 산화막 스페이서 및 필드 산화막 상부의 미반응 전이 금속막을 전이금속 산화막으로 변환시켜 소정의 게이트 전극을 완성하는 단계로 이루어지며, 상기 열처리 공정은 850 내지 950℃의 온도 조건에서 실시된다.

이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.

제1a도 내지 제1g도는 본 발명에 의한 반도체 소자의 트랜지스터를 형성하는 단계를 도시한 단면도이다.

제1a도를 참조하면, 필드 산화막(2)이 형성된 반도체 기판(1) 상에 게이트 산화막(3)을 형성한 후 전체구조 상부에 도핑된 폴리실리콘막(4) 및 질화막(5)을 순차적으로 형성하고, 상기 질화막(5) 상부에 게이트 전극용 마스크를 이용하여 소정의 패턴화된 감광막(6)을 형성한다.

제1b도를 참조하면, 상기 패턴화된 감광막(6)을 이용한 식각공정을 상기 질화막(5)을 건식 식각하여 제1질화막 패턴(5A)을 형성한다.

제1c도를 참조하면, 상기 제1질화막 패턴(5A)을 식각 마스크로 사용하여 HF와 NHO₃의 혼합용액에서 폴리실리콘막(4)을 습식 식각하여 잔류 폴리실리콘막(4A)을 형성한다.

제1d도를 참조하면, 상기 습식 식각되고 남은 잔류 폴리실리콘막(4A)의 상부 크기와 동일하게 상기 제1질화막 패턴(5A)을 160 내지 180℃의 H₃PO₄를 사용한 식각공정으로 제2질화막 패턴(5B)을 형성하고, 이후 N^-이온주입을 실시하여 소오스 및 드레인용 불순물 영역(9)을 형성한다.

제1e도를 참조하면, 게이트 전극의 선폭을 고려하여 상기 잔류 폴리실리콘막(4A)의 측면에 소정두께의 열산화막(7)을 형성한 후, 전체 구조 상부에 소정두께의 저온 산화막(8)을 증착한다.

상기 열산화막(7)의 두께는 게이트 전극의 선폭을 고려하여 약 300 내지 3000Å 두께로 형성한다.

제1f도를 참조하면, RIE 등에 의한 비등방성식각을 실시하여 저온 산화막 스페이서(8A)를 형성하고, 인산용액으로 제2질화막 패턴(5B)을 제거한 후, N⁺이온주입을 실시하여 소오스 및 드레인용 불순물 영역(9)을 완성한다.

제1g도를 참조하면, 전이 금속막(10)을 잔류 폴리실리콘막(4A) 및 노출된 반도체 기판(1) 상부에 형성한 다음, 소정의 산화막(11)을 전체구조 상부에 형성한 후, 약 850 내지 950℃로 열처리 공정을 실시하여 저온 산화막 스페이서(8A) 및 필드 산화막(2) 상부의 미반응 전이 금속막을 전이금속 산화막(10A)으로 변화시켜 소정의 게이트 전극을 완성한다.

상술한 바에 의거한 본 발명은 기존의 노광기를 사용하여 임계치수 이하의 게이트 전극을 형성할 수 있어, 반도체 제조시의 제품 원가를 절감할 수 있으며, 또한 임계치수 이하를 갖는 게이트 전극을 형성하여 고집적 반도체 소자의 제조를 용이하게 할 수 있다.

Claims

반도체 소자의 트랜지스터 형성방법에 있어서, 필드 산화막이 형성된 반도체 기판 상에 게이트 산화막을 형성한 후 전체 구조 상부에 도핑된 폴리실리콘막 및 질화막을 순차적으로 형성하고, 상기 질화막 상부에 게이트 전극용 마스크를 이용하여 소정의 패턴화된 감광막을 형성하는 단계와, 상기 패턴화된 감광막을 이용한 식각공정으로 상기 질화막을 건식 식각하여 제1질화막 패턴을 형성하는 단계와, 상기 제1질화막 패턴을 식각 마스크로 사용하여 폴리실리콘막을 습식 식각하여 잔류 폴리실리콘막을 형성하는 단계와, 상기 습식 식각되고 남은 잔류 폴리실리콘막의 상부 크기와 동일하게 상기 제1질화막 패턴을 인산용액으로 식각하여 제2질화막 패턴을 형성한 후 N^-이온주입을 실시하여 소오스 및 드레인용 불순물 영역을 형성하는 단계와, 게이트 전극의 선폭을 고려하여 상기 잔류 폴리실리콘막의 측면에 소정두께의 열산화막을 형성한 후, 전체구조 상부에 소정두께의 저온 산화막을 증착하는 단계와, 비등방성 식각을 실시하여 저온 산화막 스페이서를 형성하고, 인산용액으로 제2질화막 패턴을 제거한 후 N⁺이온주입을 실시하여 소오스 및 드레인용 불순물 영역을 완성하는 단계와, 전이금속막을 잔류 폴리실리콘막 및 반도체 기판 상부에 형성한 후 소정의 산화막을 전체구조 상부에 형성하는 단계와, 열처리 공정을 실시하여 저온 산화막 스페이서 및 필드 산화막 상부의 미반응 전이 금속막을 전이금속 산화막으로 변환시켜 소정의 게이트 전극을 완성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
제1항에 있어서, 상기 열처리 공정은 850 내지 950℃의 온도 조건에서 실시되는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.