KR0118343Y1 - 메모리카드 제어장치 - Google Patents

메모리카드 제어장치

Info

Publication number
KR0118343Y1
KR0118343Y1 KR2019940020845U KR19940020845U KR0118343Y1 KR 0118343 Y1 KR0118343 Y1 KR 0118343Y1 KR 2019940020845 U KR2019940020845 U KR 2019940020845U KR 19940020845 U KR19940020845 U KR 19940020845U KR 0118343 Y1 KR0118343 Y1 KR 0118343Y1
Authority
KR
South Korea
Prior art keywords
address
card
bus
signal
control unit
Prior art date
Application number
KR2019940020845U
Other languages
English (en)
Other versions
KR960009003U (ko
Inventor
조찬동
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR2019940020845U priority Critical patent/KR0118343Y1/ko
Publication of KR960009003U publication Critical patent/KR960009003U/ko
Application granted granted Critical
Publication of KR0118343Y1 publication Critical patent/KR0118343Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips

Abstract

본 고안은 직접어드레싱방식의 IC카드와 간접어드레싱방식의 IC카드를 하나의 장치에서 제어하여 정보를 읽거나 쓸 수 있도록 한 메모리카드 제어장치에 관한 것이다. 이러한 본 고안은 제어부의 제어를 받아 어드레스발생부에서 초기어드레스값을 설정한 후 제어부의 카운터클럭신호를 카운트하여 어드레스 신호를 발생시킨다. 이 어드레스신호는 직접어드레싱일 경우 다수개의 버퍼를 통해, 간접어드레싱일 경우에는 다수개의 래치와 버스제어부를 통해 IC카드로 입력된다. 어드레스가 입력된 후 제어부는 버스제어부를 제어하여 제어부측의 데이타버스와 IC카드측의 입출력버스를 연결시키고, 기록인에이블신호나 판독인에이블신호를 IC카드로 입력시켜 데이타를 쓰거나 읽는 동작을 행한다. 따라서, 어드레싱방식이 다른 메모리카드의 호환성 및 활용도를 높일 수 있다.

Description

메모리카드 제어장치
제 1 도는 종래의 직접어드레싱에 의한 메모리카드 제어장치의 블럭구성도.
제 2 도는 종래의 간접어드레싱에 의한 메모리카드 제어장치의 블럭구성도.
제 3 도는 본 고안의 메모리카드 제어장치의 블럭구성도.
*도면의 주요 부분에 대한 부호의 설명*
2, 7, 12 : 어드레스발생부3, 16-18 : 버퍼
5, 10, 21 : IC카드8, 19 : 버스제어부
11 : 제어부13-15 : 래치
본 고안은 직접어드레싱방식의 IC카드와 간접어드레싱방식의 IC카드를 하나의 장치에서 제어하여 정보를 읽거나 쓸 수 있게 함으로써 어드레싱방식이 다른 메모리카드의 호환성 및 활용도를 높일 수 있도록 한 메모리카드 제어장치에 관한 것이다.
최근 컴퓨터의 기억매체는 물론 스틸카메라, 전자게임기, 오디오등에 사용되는 PCMCIA규격의 메모리카드는 어드레스방법에 있어 직접어드레싱과 간접어드레싱의 두 종류가 사용되고 있다. 직접어드레싱(Direct Addressing)은 인덱스레지스터나 베이스레지스터를 사용하지 않고 정보를 읽거나 쓰기 위한 어드레스를 기계어명령의 오퍼랜드로 직접 지정하는 방식이다. 또한 간접어드레싱(Indirect Addressing)은 지정된 어드레스에 들어있는 값을 꺼내어 그 값을 다른 기억장치의 어드레스로 보고 그 위치에 있는 피연산자를 액세스하는 방식이다. 예를들어, 100번지에 200이라는 값이 저장되고 200번지에 300이라는 값이 저장되어 있다고 가정하면, 간접어드레싱에 의해 100번지를 액세스할때 실제로 꺼내지는 값은 200이 아니라 200번지에 있는 300이 된다.
제 1 도는 종래의 직접어드레싱에 의한 메모리카드 제어장치의 블럭구성도이다. 제 1 도에서 호스트(1)는 주변장치에 제어신호(WE, RE, CE), 데이타, 어드레스신호등을 출력하여 전반적인 제어를 담당한다. 즉, 어드레스발생부(2)나 IC카드(5)를 제어하여 IC카드(5)로부터 정보를 읽거나 쓰는 동작을 주관하고, 읽혀진 데이타를 이용하여 소정의 작업을 수행하는 것이다. 데이타버스를 통해 호스트(1)와 연결된 어드레스발생부(2)는 동작 초기에 호스트(1)로부터 초기어드레스값을 입력받아 설정한다. 이후 호스트(1)로부터 입력된 카운터클럭신호(CLK)를 카운트하여 IC카드(5)로부터 정보를 읽거나 쓰는데 필요한 어드레스신호를 발생시키고, 이 신호를 어드레스버스를 통해 IC카드(5)에 전달한다. 여기서, 콘넥터(4)는 본체와 IC카드(5)를 전기적으로 연결한다. 데이타버스를 통해 호스트(1)와 연결된 버퍼(3)는 호스트(1)와 IC카드(5)사이의 데이타버스의 방향 및 연결상태를 제어한다. 따라서, 호스트(1)에서 출력된 데이타가 버퍼(3)를 통해 IC카드(5)에 기록되고, IC카드(5)에서 독출된 데이타가 버퍼(3)를 통해 호스트(1)로 입력된다.
제 2 도는 종래의 간접어드레싱에 의한 메모리카드 제어장치의 블럭구성도이다. 제 2 도에서 호스트(6)는 어드레스발생부(7)나 버스제어부(8), IC카드(10)를 제어하여 IC카드(10)로부터 정보를 읽거나 쓰는 동작을 주관하고, 읽혀진 데이타를 이용하여 소정의 작업을 수행한다. 데이타버스를 통해 호스트(6)와 연결된 어드레스발생부(7)는 동작초기에 호스트(6)로부터 초기 어드레스값을 입력받아 설정한다. 이후 호스트(6)로부터 입력된 카운터클럭신호(CLK)를 카운트하여 데이타판독/기록시 필요한 어드레스신호를 발생시키고, 이 신호는 어드레스버스를 통해 버스제어부(8)로 인가된다. 버스제어부(8)는 IC카드(10)측의 데이타버스(입출력버스)와 호스트(6)측의 데이타버스 및 어드레스발생부(7)측의 어드레스버스를 필요에 따라 서로 연결시킨다. 이 버스제어부(8)의 제어동작에 의해 어드레스발생부(7)에서 출력된 어드레스신호가 입출력버스 및 콘넥터(9)를 통해 IC카드(10)에 간접어드레싱된다. IC카드(10)에 어드레스 설정한 후에는 호스트(6)에서 출력된 데이타를 버스제어부(8)를 통해 IC카드(10)에 기록하거나, IC카드(10)에서 독출된 데이타를 버스 제어부(8)를 통해 호스트(6)로 입력된다.
이와 같이 종래에는 직접어드레싱방식의 IC카드와 간접어드레싱방식의 IC카드를 각각 별도의 장치를 사용하여 제어하였다. 그러므로 하나의 장치로는 다른 어드레싱방식의 IC카드를 제어할 수 없었고, 상기 두 종류의 IC카드를 모두 제어하여 정보를 읽거나 쓰기 위해서는 각각 알맞는 두개의 장치를 필요로 하게 되는 문제점이 있었다.
본 고안은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 본 고안의 목적은 직접어드레싱방식의 IC카드와 간접어드레싱방식의 IC카드를 하나의 장치로 제어할 수 있게 함으로써 상기 두 방식의 IC카드의 호환성을 높일 수 있도록 한 메모리카드 제어장치를 제공하는데 있다.
본 고안의 다른 목적은 하나의 장치에서 어드레싱방식이 다른 두 종류의 IC카드를 모두 제어할 수 있게 함으로써 IC카드의 활용도를 높여 각종 전자기기의 기억매체로서 사용할 수 있도록 한 메모리카드 제어장치를 제공하는데 있다.
상기와 같은 목적들을 달성하기 위한 본 고안의 메모리카드 제어장치는 주변장치에 제어신호, 데이타, 어드레스신호등을 출력하여 IC카드로부터 정보를 읽거나 쓰는 동작을 제어하고 읽혀진 데이타를 이용하여 소정의 작업을 수행하는 제어부를 구비한다. 제어부에서 출력된 어드레스래치클럭신호와 초기어드레스값과 카운터클럭신호는 어드레스발생부로 입력된다. 어드레스발생부는 어드레스래치클럭신호에 따라 초기어드레스값을 설정한 후 카운터클럭신호를 카운트하여 IC카드에 공급될 어드레스신호를 발생시킨다. 어드레스발생부의 출력단에 연결된 다수개의 래치는 간접어드레싱인 경우에만 사용되며, 입력된 어드레스신호를 제어부의 래치클럭신호에 따라 바이트단위로 래치하여 버스제어부로 출력한다. 상기 래치들의 출력단에 연결된 버스제어부는 제어부의 제어신호에 따라 제어부측의 데이타버스나 상기 래치들에 연결된 어드레스버스를 IC카드측의 입출력버스에 연결시킨다. 어드레스발생부의 출력단에 연결된 다수개의 버퍼는 직접어드레싱인 경우에만 사용되며, 제어부의 버퍼인에이블 신호에 따라 입력된 어드레스신호를 IC카드로 공급한다.
이하, 첨부된 제 3 도를 참조하여 본 고안의 실시예를 상세히 설명하면 다음과 같다.
제 3 도는 본 고안의 메모리카드 제어장치의 블럭구성도이다. 도시된 바와 같이, 본 고안의 장치는 주변장치에 제어신호(WE, RE, CE), 데이타, 어드레스신호등을 출력하여 IC카드(21)로부터 정보를 읽거나 쓰는 동작을 제어하고, 읽혀진 데이타를 이용하여 소정의 작업을 수행하는 제어부(11)를 구비한다. 데이타버스를 통해 제어부(11)와 연결된 어드레스발생부(12)에는 제어부(11)에서 출력된 초기어드레스값과 카운터클럭신호(CLK)와 어드레스래치클럭신호(ALCK1-ALCK3)가 입력된다. 어드레스발생부(12)는 제어부(11)의 제어에 따라 초기어드레스값이 설정된 후 카운터클럭신호(CLK)를 카운트하여 IC카드(21)에 공급될 어드레스신호(ad0-ad23)를 발생시킨다. 어드레스발생부(12)에서 출력된 어드레스신호(ad0-ad23)는 3개의 래치(13-15)와 3개의 버퍼(16-18)로 각각 입력된다. 제 1 내지 제 3 래치(13-15)는 간접어드레싱인 경우에만 사용되며, 입력된 어드레스신호(ad0-ad23)를 제어부(11)의 래치클럭신호(STB)에 따라 바이트단위로 래치하여 버스 제어부(19)로 출력한다. 상기 버스 제어부(19)는 제어부(11)의 제어신호에 따라 제어부(11)측의 데이타버스나 제 1 내지 제 3 래치(13-15)에 연결된 어드레스버스를 IC카드(21)측의 입출력버스(I/00-I/07)에 연결시키는 동작을 제어한다. 한편, 어드레스발생부(12)의 출력단에 연결된 제 1 내지 제 3 버퍼(16-18)는 직접어드레싱인 경우에만 사용되며, 제어부(11)의 버퍼인에이블신호(ENB_BUF)에 따라 입력된 어드레스신호(ad0-ad23)를 어드레스버스 및 콘넥터(20)를 통하여 IC카드(21)로 공급한다. 여기서, 콘넥터(20)는 본체의 입출력버스와 어드레스버스 및 제어신호(WE, RE, CE)들을 IC카드(21)와 전기적, 기계적으로 연결해준다. 또한, 정보를 저장하는 매체인 IC카드(21)는 직접어드레싱방식의 IC카드와 간접어드레싱방식의 IC카드를 모두 사용할 수 있다.
상기와 같이 구성된 메모리카드 제어장치의 동작을 직접 어드레싱방식과 간접어드레싱방식으로 구분하여 설명하면 다음과 같다.
우선, 직접어드레싱방식의 IC카드를 사용할 경우의 동작을 설명한다. 제어부(11)에서 출력된 초기어드레스값이 어드레스발생부(12)로 입력되어 설정되면, 어드레스발생부(12)는 이 초기 어드레스값에서부터 입력되는 카운트클럭신호(CLK)를 카운트하여 순차적으로 어드레스신호를 발생시킨다. 이때 랜덤하게 어드레스신호를 발생하려면 어드레스발생부(12)의 초기 어드레스설정과 같은 방법으로 어드레스신호를 랜덤하게 발생시킨다. 초기 어드레스 설정방법을 설명하면, 제어부(11)는 첫번째 바이트(ad0-ad7)에 해당하는 어드레스값을 데이타버스로 출력하고, 이 어드레스값은 제어부(11)에서 출력된 어드레스래치클럭신호(ALCK1)에 의해 어드레스발생부(12)로 입력된다. 이와 같은 방법으로 두번째, 세번째 바이트에 해당하는 어드레스값이 어드레스래치클럭신호(ALCK2)(ALCK3)에 의해 어드레스발생부(12)로 입력된다. 이와 같이 어드레스발생부(12)에서 발생된 어드레스신호는 제어부(11)의 버퍼인에이블신호(ENB_BUF)가 인에이블상태 일때 제 1 내지 제 3 버퍼(16-18)로 각각 인가되고, 버퍼(16-18)에서 출력된 어드레스신호는 어드레스버스와 콘넥터(20)를 통하여 IC카드(21)로 입력된다.
이와 같이 어드레스가 입력된 상태에서 데이타를 쓰고자 할 경우에는 제어부(11)에서 버스제어부(19)로 제어신호를 출력하여 제어부(11)측의 데이타버스와 IC카드(21)측의 입출력버스를 서로 연결시킨다. 아울러 제어부(11)는 카드인에이블신호(CE)를 인에이블상태로 놓고, 기록인에이블신호(WE)를 IC카드(21)로 입력시켜 입출력버스를 통해 IC카드(21)로 입력되는 데이타의 쓰기동작을 행한다. 한편, 상기와 같이 어드레스가 입력된 상태에서 데이타를 읽고자 할 경우에는 제어부(11)에서 버스제어부(19)를 제어하여 제어부(11)측의 데이타버스와 IC카드(21)측의 입출력버스를 연결시킨다. 아울러 카드인에이블신호(CE)는 인에이블상태로 놓고, 판독인에이블신호(RE)를 IC카드(21)로 입력시켜 읽기동작을 행한다. IC카드(21)에서 독출된 데이타는 입출력버스와 버스제어부(19) 및 데이타버스를 통해 제어부(11)로 입력된다.
다음에, 간접어드레싱방식의 IC카드를 사용할 경우의 동작을 설명한다. 어드레스발생부(12)의 초기어드레스 설정 및 어드레스신호 발생방법은 전술된 쓰기동작시와 동일하게 행해진다. 어드레스발생부(12)에서 출력된 어드레스신호는 제어부(11)의 래치클럭신호(STB)에 의해 제 1 내지 제 3 래치(13-15)에 각각 래치된다. 그후 제어부(11)는 버스제어부(19)로 제어신호를 출력하여 제 1 래치(13)의 출력단에 연결된 어드레스버스와 IC카드(21)측의 입출력버스를 연결시킨다. 그리고 기록인에이블신호(WE)를 IC카드(21)로 입력시켜 제 1 래치(13)에서 출력된 첫번째 바이트의 어드레스(ad0-ad7)를 IC카드(21)에 입력시킨다. 이와 같은 방법으로 두번째, 세번째 바이트의 어드레스신호(ad8-ad23)도 순서대로 IC카드(21)에 입력시킨다. 이때 제 1 내지 제 3 버퍼(16-18)의 출력단자는 고임피이던스상태이다.
이와 같이 어드레스가 입력된 상태에서 데이타를 쓰고자 할경우에는 제어부(11)에서 버스제어부(19)를 제어하여 제어부(11)측의 데이타버스와 IC카드(21)측의 입출력버스를 연결시킨다. 그후 제어부(11)는 데이타버스에 쓰고자 하는 데이타를 출력하고, 기록인에이블신호(WE)를 IC카드(21)로 입력시켜 상기 데이타를 IC카드(21)에 쓰는 동작을 행한다. 한편, 어드레스가 입력된 상태에서 데이타를 읽고자 할 경우에는 제어부(11)에서 버스제어부(19)를 제어하여 제어부(11)측의 데이타버스와 IC카드(21)측의 입출력버스를 연결시킨다. 아울러 판독인에이블신호(RE)를 IC카드(21)로 입력시키면 IC카드(21)에서 데이타가 출력되고, 제어부(11)는 이 데이타를 읽어들여 소정의 작업을 수행한다.
이상에서와 같이 본 고안은 직접어드레싱방식의 IC카드와 간접어드레싱방식의 IC카드를 하나의 장치로 제어할 수 있게 하므로 상기 두방식의 IC카드의 호환성 및 활용도를 높여 각종 전자기기의 기억매체로서 사용할 수 있도록 하는 효과가 있다.

Claims (5)

  1. 직접어드레싱 또는 간접어드레싱으로 IC카드를 액세스하여 정보를 읽거나 쓰는 장치에 있어서,
    주변장치에 제어신호와 데이타 및 어드레스신호를 출력하여 직접어드레싱 및 간접어드레싱방식의 IC카드로부터 정보를 읽거나 쓰는 동작을 제어하고 읽혀진 데이타를 이용하여 소정의 작업을 수행하는 제어부와;
    제어부로부터 어드레스래치클럭신호와 초기 어드레스값과 카운터클럭신호를 입력받아 어드레스래치클럭신호에 따라 초기 어드레스값을 설정한 후 카운터클럭신호를 카운트하여 IC카드에 공급될 어드레스신호를 발생시키는 어드레스발생부와;
    간접어드레싱방식의 IC카드를 사용할 경우 어드레스발생부에서 출력된 어드레스신호를 제어부의 래치클럭신호에 따라 바이트단위로 래치하여 버스제어부로 출력하는 다수개의 래치와;
    제어부의 제어신호에 따라 제어부측의 데이타버스나 상기 래치들에 연결된 어드레스버스를 IC카드측의 입출력버스에 연결시키는 버스제어부와;
    직접어드레싱방식의 IC카드를 사용할 경우 제어부의 버퍼인에이블신호에 따라 어드레스발생부에서 출력된 어드레스신호를 IC카드로 공급하는 다수개의 버퍼를 포함하는 것을 특징으로 하는 메모리카드 제어장치.
  2. 제 1 항에 있어서, 상기 어드레스발생부는 제어부로부터 바이트단위로 출력되는 초기어드레스값을 어드레스래치클럭신호에 의해 입력받아 초기어드레스값을 설정하도록 한 것을 특징으로 하는 메모리카드 제어장치.
  3. 제 2 항에 있어서, 상기 어드레스발생부는 랜덤하게 어드레스신호를 발생시킬 경우 초기어드레스 설정시와 같은 방법으로 제어부로부터 바이트단위로 어드레스신호를 입력받아 랜덤하게 발생시키도록 한 것을 특징으로 하는 메모리카드 제어장치.
  4. 제 1 항에 있어서, 상기 제어부는 간접어드레싱방식의 IC카드를 사용할 경우 버스제어부를 제어하여 래치들에 연결된 어드레스버스와 IC카드측의 입출력버스를 연결시키고 기록인에이블신호를 IC카드로 입력시켜 다수개의 래치에서 출력된 어드레스신호를 IC카드에 간접어드레싱하도록 한 것을 특징으로 하는 메모리카드 제어장치.
  5. 제 1 항에 있어서, 상기 제어부는 어드레스신호가 IC카드에 직접 또는 간접어드레싱된 후 버스제어부를 제어하여 제어부측의 데이타버스와 IC카드측의 입출력버스를 서로 연결시키고 기록인에이블신호나 판독인에이블신호를 IC카드로 입력시켜 데이타를 쓰거나 읽는 동작을 행하도록 한 것을 특징으로 하는 메모리카드 제어장치.
KR2019940020845U 1994-08-18 1994-08-18 메모리카드 제어장치 KR0118343Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940020845U KR0118343Y1 (ko) 1994-08-18 1994-08-18 메모리카드 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940020845U KR0118343Y1 (ko) 1994-08-18 1994-08-18 메모리카드 제어장치

Publications (2)

Publication Number Publication Date
KR960009003U KR960009003U (ko) 1996-03-16
KR0118343Y1 true KR0118343Y1 (ko) 1998-06-01

Family

ID=19390978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940020845U KR0118343Y1 (ko) 1994-08-18 1994-08-18 메모리카드 제어장치

Country Status (1)

Country Link
KR (1) KR0118343Y1 (ko)

Also Published As

Publication number Publication date
KR960009003U (ko) 1996-03-16

Similar Documents

Publication Publication Date Title
US5386539A (en) IC memory card comprising an EEPROM with data and address buffering for controlling the writing/reading of data to EEPROM
KR100545457B1 (ko) 외부기억장치
US7831794B2 (en) Memory card and host device thereof
KR0144818B1 (ko) 낸드형 플래쉬메모리 아이씨카드
US20070005829A1 (en) Memory card having memory element and card controller thereof
DE69525180T2 (de) Videospielvorrichtung
US8423701B2 (en) Flash memory device with a low pin count (LPC) communication interface
TW581704B (en) Entertainment device, information processing device, and mobile recording device
US5724545A (en) Memory card with capacity-independent 3-line addressing system
KR0152042B1 (ko) 낸드형 플래쉬메모리 아이씨카드 기록장치
KR20030003047A (ko) 데이터 전송 제어장치, 반도체 메모리 장치 및 전자정보장치
EP0890955A2 (en) Storage apparatus, data write-in method, and data read-out method
CN100432970C (zh) 流水线化的ata设备初始化平台和装置
KR0118343Y1 (ko) 메모리카드 제어장치
KR100222908B1 (ko) 플래시 메모리 시스템
JP3190421B2 (ja) Ｉｃメモリカードシステム
JP2865476B2 (ja) Ｉｃメモリカードにおけるデータ入出力方式およびｉｃメモリカードならびにｉｃメモリカードシステム
JPH0547189A (ja) メモリカード装置
US5889706A (en) Apparatus for and method of terminal setting of integrated circuit
JP3131789B2 (ja) メモリカ−ド
SU1647581A2 (ru) Двухканальное устройство дл сопр жени двух электронно-вычислительных машин
JPS5936389A (ja) 記憶装置
JPS61246848A (ja) 動作履歴記憶回路
JP2002312307A (ja) メモリアクセス制御回路
JPS63271589A (ja) 携帯可能記憶媒体読取書込装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080130

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee