JPWO2023286747A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2023286747A5 JPWO2023286747A5 JP2023534802A JP2023534802A JPWO2023286747A5 JP WO2023286747 A5 JPWO2023286747 A5 JP WO2023286747A5 JP 2023534802 A JP2023534802 A JP 2023534802A JP 2023534802 A JP2023534802 A JP 2023534802A JP WO2023286747 A5 JPWO2023286747 A5 JP WO2023286747A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- layer forming
- forming ink
- ink
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 claims 10
- 238000000034 method Methods 0.000 claims 5
- 230000001678 irradiating effect Effects 0.000 claims 3
- 229910052709 silver Inorganic materials 0.000 claims 1
- 239000004332 silver Substances 0.000 claims 1
- 239000004094 surface-active agent Substances 0.000 claims 1
Claims (11)
- 配線基板と、前記配線基板上に配置されている電子部品と、グランド電極と、を備える電子基板を準備する工程と、
前記配線基板上における、前記グランド電極が含まれない領域であって、かつ、前記電子部品を含む領域に絶縁層形成用インクを付与し、活性エネルギー線を照射して、前記絶縁層形成用インクの硬化膜である絶縁層を形成する工程と、
前記絶縁層上、及び、前記グランド電極の少なくとも一部に対して、導電層形成用インクを付与し、前記導電層形成用インクの硬化膜である導電層を形成する工程と、
を含み、
前記絶縁層を形成する工程は、
前記電子部品が配置されていない領域に、第1絶縁層形成用インクを付与し、第1活性エネルギー線を照射する第1工程と、
前記第1工程で形成された絶縁層上、及び、前記電子部品が配置されている領域を含む領域に、第2絶縁層形成用インクを付与し、第2活性エネルギー線を照射する第2工程と、を含む電子デバイスの製造方法。 - 前記第1活性エネルギー線及び前記第2活性エネルギー線を、それぞれ、照度4W/cm2以上で照射する、請求項1に記載の電子デバイスの製造方法。
- 前記第1絶縁層形成用インクが付与された時点から、前記第1活性エネルギー線の照射開始までの時間が1秒以内であり、かつ、
前記第2絶縁層形成用インクが付与された時点から、前記第2活性エネルギー線の照射開始までの時間が1秒以内である、請求項1又は請求項2に記載の電子デバイスの製造方法。 - 前記第1絶縁層形成用インク及び前記第2絶縁層形成用インクを、それぞれ、インクジェット記録方式で付与する、請求項1又は請求項2に記載の電子デバイスの製造方法。
- 前記第1絶縁層形成用インク及び前記第2絶縁層形成用インクを、それぞれ、シャトルスキャン方式で付与する、請求項4に記載の電子デバイスの製造方法。
- 前記導電層形成用インクを、インクジェット記録方式で付与する、請求項1又は請求項2に記載の電子デバイスの製造方法。
- 前記第1工程は、前記第1絶縁層形成用インクを仮硬化させる工程と、仮硬化した第1絶縁層形成用インクを本硬化させる工程と、を含み、
前記第2工程は、前記第2絶縁層形成用インクを仮硬化させる工程と、仮硬化した第2絶縁層形成用インクを本硬化させる工程と、を含む、請求項1又は請求項2に記載の電子デバイスの製造方法。 - 前記導電層形成用インクは、銀を含む、請求項1又は請求項2に記載の電子デバイスの製造方法。
- 前記第1絶縁層形成用インク及び前記第2絶縁層形成用インクに含まれる界面活性剤の含有量は、それぞれ、0.5質量%以下である、請求項1又は請求項2に記載の電子デバイスの製造方法。
- 前記第1絶縁層形成用インクと、前記第2絶縁層形成用インクとは、同一であり、
前記第1工程及び前記第2工程は、それぞれ繰り返し行われ、
前記絶縁層の厚さが30μm~3000μmの範囲である、請求項1又は請求項2に記載の電子デバイスの製造方法。 - 前記第1絶縁層形成用インクと、前記第2絶縁層形成用インクとは、同一であり、
前記第1工程及び前記第2工程は、それぞれ繰り返し行われ、
前記絶縁層の厚さの最大値と最小値との差の絶対値が30μm以上である、請求項1又は請求項2に記載の電子デバイスの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021118069 | 2021-07-16 | ||
PCT/JP2022/027309 WO2023286747A1 (ja) | 2021-07-16 | 2022-07-11 | 電子デバイス及び電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2023286747A1 JPWO2023286747A1 (ja) | 2023-01-19 |
JPWO2023286747A5 true JPWO2023286747A5 (ja) | 2024-04-18 |
Family
ID=84919446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023534802A Pending JPWO2023286747A1 (ja) | 2021-07-16 | 2022-07-11 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20240147630A1 (ja) |
JP (1) | JPWO2023286747A1 (ja) |
CN (1) | CN117616881A (ja) |
TW (1) | TW202306455A (ja) |
WO (1) | WO2023286747A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159743A (ja) * | 2006-12-22 | 2008-07-10 | Konica Minolta Medical & Graphic Inc | 封止材、封止材の形成方法、及び封止材形成装置 |
JP2008166354A (ja) * | 2006-12-27 | 2008-07-17 | Konica Minolta Medical & Graphic Inc | 電子部品用封止材、その形成方法及び形成装置 |
JP2007116193A (ja) * | 2007-01-05 | 2007-05-10 | Seiko Epson Corp | 多層配線基板の製造方法、電子デバイス、電子機器 |
JP2009062523A (ja) * | 2007-08-10 | 2009-03-26 | Think Laboratory Co Ltd | 導電性インキ組成物 |
TW201013881A (en) * | 2008-09-10 | 2010-04-01 | Renesas Tech Corp | Semiconductor device and method for manufacturing same |
WO2016092695A1 (ja) * | 2014-12-12 | 2016-06-16 | 株式会社メイコー | モールド回路モジュール及びその製造方法 |
CN111033379A (zh) * | 2017-08-28 | 2020-04-17 | 住友电木株式会社 | 负型感光性树脂组合物、半导体装置和电子设备 |
JP7028828B2 (ja) * | 2019-05-28 | 2022-03-02 | 株式会社タムラ製作所 | 保護被膜を有する配線板の製造方法 |
-
2022
- 2022-07-11 JP JP2023534802A patent/JPWO2023286747A1/ja active Pending
- 2022-07-11 WO PCT/JP2022/027309 patent/WO2023286747A1/ja active Application Filing
- 2022-07-11 CN CN202280048883.6A patent/CN117616881A/zh active Pending
- 2022-07-14 TW TW111126493A patent/TW202306455A/zh unknown
-
2024
- 2024-01-09 US US18/407,463 patent/US20240147630A1/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102005046280A1 (de) | Halbleiterbauteil mit einem Halbleiterchip sowie Verfahren zur Herstellung desselben | |
JP2631548B2 (ja) | シールド層を備えるプリント配線板 | |
US8037586B2 (en) | Method for fabricating blind via structure of substrate | |
JP2005251893A (ja) | 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法 | |
DE102022122467A1 (de) | Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt | |
JPWO2023286747A5 (ja) | ||
DE102018129825A1 (de) | Substrat mit leitfähigen und dielektrischen Elementen variabler Höhe | |
KR100344482B1 (ko) | 프린트 기판 및 프린트 기판의 제조방법 | |
JP2005276873A5 (ja) | ||
EP3017666B1 (de) | Verfahren zum ankontaktieren und umverdrahten eines in einer leiterplatte eingebetteten elektronischen bauteils | |
EP2421339A1 (de) | Verfahren zum Einbetten von elektrischen Komponenten | |
WO2015127486A1 (de) | Verfahren zum herstellen einer leiterplatte mit eingebetteten sensorchip sowie leiterplatte | |
CN1794902A (zh) | 电路形成基板的制造方法及电路形成基板的制造用材料 | |
WO2019025453A1 (de) | Verfahren zum herstellen eines optoelektronischen bauelements | |
CN106211632B (zh) | 电路板的填孔方法及其所制成的电路板 | |
JP2005072539A (ja) | セラミックグリーンシートの製造方法および当該セラミックグリーンシートを用いた電子部品の製造方法 | |
JPH11145592A (ja) | 回路基板のスルーホール充填方法 | |
JP2002151813A5 (ja) | ||
JP2004207510A (ja) | 多層回路基板およびその製造方法 | |
KR101094233B1 (ko) | 전도성 페이스트를 이용한 에프에프씨 제조방법 | |
KR20120037748A (ko) | 배선 기판의 제조방법 | |
JP7129476B2 (ja) | 積層体及びその製造方法 | |
JPWO2023032355A5 (ja) | ||
JP2000216047A (ja) | 積層セラミック電子部品の製造方法 | |
JPH05160177A (ja) | 電子部品の被覆形成方法 |