JPWO2023079640A5 - - Google Patents

Description

本開示に係る半導体装置は、上面に電極を有する半導体素子と、開口部を有して電極の表面に配置された被覆部と、被覆部の開口部の内周部と間隔を空けて開口部内に配置された配線部と、被覆部と配線部と半導体素子とを封止する封止部と、を備え、封止部は、開口部内で、配線部と電極との接合部の延長線上の被覆部から露出した電極の表面と接し、電極と配線部との接合部の外縁と接して接合部を囲む、半導体装置である。

Claims (9)

1. 上面に電極を有する半導体素子と、
   開口部を有して前記電極の表面に配置された被覆部と、
   前記被覆部の前記開口部の内周部と間隔を空けて前記開口部内に配置された配線部と、
   前記被覆部と前記配線部と前記半導体素子とを封止する封止部と、
   を備え、
   前記封止部は、前記開口部内で、前記配線部と前記電極との接合部の延長線上の前記被覆部から露出した前記電極の表面と接し、前記電極と前記配線部との接合部の外縁と接して前記接合部を囲む、半導体装置。
2. 前記被覆部の弾性率は、前記封止部の弾性率と比べて低い、請求項１に記載の半導体装置。
3. 前記被覆部と前記封止部との接着強度は、前記電極と前記封止部との接着強度と比べて高い、請求項１または請求項２に記載の半導体装置。
4. 前記被覆部は、複数の前記開口部を有している、請求項１から請求項３のいずれか１項に記載の半導体装置。
5. 前記開口部には、複数の前記配線部が配置されている、請求項１から請求項３のいずれか１項に記載の半導体装置。
6. 前記配線部と前記被覆部の内周部との間隔は、２０μｍ以上５０μm以下である、請求項１から請求項５のいずれか１項に記載の半導体装置。
7. 前記配線部は、ワイヤである、請求項１から請求項６のいずれか１項に記載の半導体装置。
8. 前記配線部は、リードフレームである、請求項１から請求項６のいずれか１項に記載の半導体装置。
9. 請求項１から請求項８のいずれか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
   前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
   を備えた、電力変換装置。