JPWO2023008200A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2023008200A5
JPWO2023008200A5 JP2023506314A JP2023506314A JPWO2023008200A5 JP WO2023008200 A5 JPWO2023008200 A5 JP WO2023008200A5 JP 2023506314 A JP2023506314 A JP 2023506314A JP 2023506314 A JP2023506314 A JP 2023506314A JP WO2023008200 A5 JPWO2023008200 A5 JP WO2023008200A5
Authority
JP
Japan
Prior art keywords
conductor
identification mark
dummy
circuit board
ceramic plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2023506314A
Other languages
English (en)
Other versions
JP7365528B2 (ja
JPWO2023008200A1 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/JP2022/027620 external-priority patent/WO2023008200A1/ja
Publication of JPWO2023008200A1 publication Critical patent/JPWO2023008200A1/ja
Publication of JPWO2023008200A5 publication Critical patent/JPWO2023008200A5/ja
Application granted granted Critical
Publication of JP7365528B2 publication Critical patent/JP7365528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (13)

  1. 回路形成部とダミー部とを備える回路基板であって、
    セラミック板と、前記セラミック板の主面に接合されている複数の導体部と、を備え、
    前記複数の導体部は、前記ダミー部に設けられる第1導体部と、前記回路形成部に設けられる第2導体部と、を含み、
    前記第1導体部の表面に第1識別マークを有し、
    前記回路形成部を取り囲む前記ダミー部における前記第1導体部の外縁の一部は、前記セラミック板の前記主面よりも外側にはみ出している、回路基板。
  2. 回路形成部とダミー部とを備える回路基板であって、
    セラミック板と、前記セラミック板の主面に接合されている複数の導体部と、を備え、
    前記複数の導体部は、前記ダミー部に設けられる第1導体部と、前記回路形成部に設けられる第2導体部と、を含み、
    前記第1導体部の表面に第1識別マークを有し、
    前記複数の導体部は、前記ダミー部に設けられ、前記第1識別マークを有しない第3導体部を含む、回路基板。
  3. 前記回路形成部を取り囲む前記ダミー部における前記第1導体部の外縁の一部は、前記セラミック板の前記主面よりも外側にはみ出している、請求項2に記載の回路基板。
  4. 前記第2導体部の表面に第2識別マークを有し、当該第2識別マークは、前記第1識別マークに含まれる第1情報に関連する第2情報を含む、請求項1又は2に記載の回路基板。
  5. 前記第1識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は1μm以上の深さを有する、請求項1又は2に記載の回路基板。
  6. 回路形成領域とダミー領域とを含む主面を有するセラミック板と、前記主面を覆うように前記セラミック板に接合される金属板と、を備える接合基板であって、
    前記金属板は、前記ダミー領域を覆う部分の表面に第3識別マークを有する、接合基板。
  7. 前記金属板の外縁の一部は前記セラミック板の前記主面よりも外側にはみ出しており、
    前記セラミック板の角部は前記金属板よりも外側に突出している、請求項6に記載の接合基板。
  8. 前記回路形成領域を覆う部分の表面に第4識別マークを有し、当該第4識別マークは、前記第3識別マークに含まれる第3情報に関連する第4情報を含む、請求項6又は7に記載の接合基板。
  9. 前記第3識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は3μm以上の深さを有する、請求項6又は7に記載の接合基板。
  10. 第1導体部を有するダミー部と第2導体部を有する回路形成部とを備える回路基板から前記ダミー部を切り離して得られる、前記第2導体部を有する個片基板であって、
    前記第2導体部の表面は、前記第1導体部の表面における第1識別マークに含まれる第1情報に関連する第2情報を含む第2識別マークを有し、
    前記第2識別マークは凹部で構成される、個片基板。
  11. 前記凹部はレーザ孔であり、前記レーザ孔は1μm以上の深さを有する、請求項10に記載の個片基板。
  12. 請求項6又は7の接合基板に少なくともエッチング処理を施して、前記ダミー領域及び前記回路形成領域に、第1導体部及び第2導体部をそれぞれ形成し、前記第1導体部を含むダミー部と前記第2導体部を含む回路形成部とを有する回路基板を得る工程を有し、
    前記第1導体部の表面は、前記第3識別マークに由来する第1識別マークを有する、回路基板の製造方法。
  13. 請求項6又は7の接合基板に少なくともエッチング処理を施して、前記ダミー領域及び前記回路形成領域に、第1導体部及び第2導体部をそれぞれ形成し、前記第1導体部を含むダミー部と前記第2導体部を含む回路形成部とを有する回路基板を得る工程と、
    前記回路基板から前記ダミー部を切り離し、前記第2導体部を有する個片基板を得る工程と、を有し、
    前記第1導体部の表面は、前記第3識別マークに由来する第1識別マークを有する、個片基板の製造方法。
JP2023506314A 2021-07-26 2022-07-13 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 Active JP7365528B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021121333 2021-07-26
JP2021121333 2021-07-26
PCT/JP2022/027620 WO2023008200A1 (ja) 2021-07-26 2022-07-13 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法

Publications (3)

Publication Number Publication Date
JPWO2023008200A1 JPWO2023008200A1 (ja) 2023-02-02
JPWO2023008200A5 true JPWO2023008200A5 (ja) 2023-07-05
JP7365528B2 JP7365528B2 (ja) 2023-10-19

Family

ID=85086705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023506314A Active JP7365528B2 (ja) 2021-07-26 2022-07-13 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法

Country Status (4)

Country Link
EP (1) EP4369874A1 (ja)
JP (1) JP7365528B2 (ja)
CN (1) CN117694024A (ja)
WO (1) WO2023008200A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210028A (ja) 2004-01-26 2005-08-04 Kyocera Corp 多数個取り配線基板
JP4860200B2 (ja) * 2005-08-04 2012-01-25 Juki株式会社 多面取り基板の生産履歴管理方法及び多面取り基板
JP5299304B2 (ja) 2010-02-05 2013-09-25 三菱マテリアル株式会社 パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板
EP4215509B1 (en) 2019-03-01 2023-12-27 Denka Company Limited Ceramic green sheet, ceramic substrate, method for producing ceramic green sheet, and method for producing ceramic substrate
JP7465879B2 (ja) 2019-07-31 2024-04-11 デンカ株式会社 セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
TWI595812B (zh) 線路板結構及其製作方法
JP2005101268A5 (ja)
EP1463388A3 (en) Circuit board, process for producing the same and a power module employing the same
JP4441671B2 (ja) 金属−セラミックス接合回路基板の製造方法
JP5340544B2 (ja) 電子装置およびその製造方法
JPWO2023008200A5 (ja)
US10779418B2 (en) Manufacturing method of double layer circuit board
US20050051905A1 (en) Semiconductor component having a plastic housing and methods for its production
JP2006108341A (ja) 半導体装置の製造方法、半導体装置、及び金型
JP3230725B2 (ja) 位置合せ用マークを用いた半導体装置の製法
JP2001358257A (ja) 半導体装置用基板の製造方法
JP2008098662A (ja) 金属−セラミックス接合回路基板の製造方法
JP6566586B2 (ja) 金属−セラミックス回路基板およびその製造方法
KR101071306B1 (ko) 윈도우 볼 그리드 어레이 기판을 형성하는 방법
JP2749685B2 (ja) 回路基板の製造方法
JPWO2023008199A5 (ja)
JP2666778B2 (ja) 電子装置用基板編集体およびその分割方法
KR100688699B1 (ko) 파인 피치 본딩 패드를 구비한 인쇄회로기판의 제조 방법
DE59914876D1 (de) Verfahren zur herstellung einer integrierten schaltungsanordnung umfassend einen hohlraum in einer materialschicht, sowie eine durch das verfahren erzeugte integrierte schaltungsanordnung
JP2015185639A (ja) 金属−セラミックス回路基板およびその製造方法
JPH07120642B2 (ja) 半導体装置およびその製造方法
JP3841672B2 (ja) 両面可撓性回路基板の製造法
JP2739123B2 (ja) 電子部品搭載用基板の製造方法
JPS58175222A (ja) 平滑回路基板の製造方法
CN113905541A (zh) 具有空腔的线路板制作方法及线路板