JPWO2021044485A1 - インバータ装置の試験装置 - Google Patents

Abstract

インバータ装置の試験装置は、交流電源から受け取った交流電力を直流電力に変換する交直変換回路と交直変換回路を制御する制御部とを含む電源機と、試験されるべき試験機インバータ装置と電源機との間に介在し、リアクトルおよびキャパシタで構成され、電源機が出力した直流電力を試験機インバータ装置に供給するためのフィルタ回路と、を備える。制御部は、試験機インバータ装置および電源機の運転中に交流電源の電源電圧の大きさを増加または減少のいずれか一方の所定方向へ変化させる試験である瞬時電圧異常試験を開始するための試験開始信号が発せられたときに、交直変換回路の出力調整を実施するように構築されている。

Description

本出願は、インバータ装置の試験装置に関するものである。

従来、例えば国際公開第２０１５／１３２９６０号に記載されているように、インバータ装置を試験するための試験装置が知られている。

国際公開第２０１５／１３２９６０号

インバータ装置の試験項目の一つに、瞬時電圧異常試験がある。瞬時電圧異常試験は、より具体的には、系統連系システムにおいて、電力系統の「瞬時電圧変化」が発生しても、インバータ装置が電力系統から解列せずに運転を継続する機能を試験するものである。

インバータ装置の試験装置が、電力還流型のシステム構成を有する場合がある。電力還流型のシステム構成は、直流電源を生成する電源機と試験対象の試験機インバータ装置とが、リアクトルとキャパシタのフィルタ回路を介して環状に接続されたものである。電力還流型のシステム構成において試験機インバータ装置の出力と電源機の出力とのバランスが保たれることで、電源機と試験機インバータ装置と上記フィルタ回路とを経由して電力の大部分を還流させることができる。その結果、試験時の消費電力を抑制することができる。

電力還流型のシステム構成において、前述した瞬時電圧異常試験が開始されることがある。この場合には、交流電源の電圧が瞬時に大きく変化し、この電圧変化に応答して試験機インバータ装置も出力調整を実施する。このとき、瞬時電圧異常の影響が電源機の制御に反映されるまでに時間差があり、電源機の制御応答に遅れが発生する。電源機の制御応答の遅れに起因して、電力還流のバランスが崩れてしまうという問題があった。

本出願は、上述のような課題を解決するためになされたもので、試験時の応答遅れに起因して制御バランスが崩れることを抑制できるように改良されたインバータ装置の試験装置を提供することを目的とする。

本出願にかかるインバータ装置の試験装置は、
交流電源から受け取った交流電力を直流電力に変換する交直変換回路と前記交直変換回路を制御する制御部とを含む電源機と、
試験されるべき試験機インバータ装置と前記電源機との間に介在し、リアクトルおよびキャパシタで構成され、前記電源機が出力した前記直流電力を前記試験機インバータ装置に供給するためのフィルタ回路と、
を備え、
前記制御部は、前記試験機インバータ装置および前記電源機の運転中に前記交流電源の電源電圧の大きさを増加または減少のいずれか一方の所定方向へ変化させる試験である瞬時電圧異常試験を開始するための試験開始信号が発せられたときに、前記交直変換回路の出力調整を実施するように構築されたものである。

本出願によれば、試験開始信号が発せられるとこれに応じて速やかに電源機の制御部が補正制御を実行できるので、試験開始時に電源機の応答遅れが生じて制御バランスが崩れることを抑制することができる。

実施の形態にかかるインバータ装置の試験装置を示す構成図である。 実施の形態にかかるインバータ装置の試験装置における電源機の制御部を説明するための構成図である。 比較例にかかる試験装置の瞬時電圧異常試験における動作を説明するための図である。 実施の形態にかかるインバータ装置の試験装置の瞬時電圧異常試験における動作を説明するための図である。 実施の形態にかかるインバータ装置の試験装置の瞬時電圧異常試験における動作を説明するためのグラフである。 実施の形態の変形例にかかるインバータ装置の試験装置を示す構成図である。 実施の形態の変形例にかかるインバータ装置の試験装置における電源機の制御部を説明するための構成図である。

図１は、実施の形態にかかるインバータ装置の試験装置１を示す構成図である。試験装置１は、試験機３を試験するための装置である。図１に示すように、実施の形態にかかる試験装置１は、交流電源２と、電源機５と、第二変圧器６と、直流リアクトル７ａおよび直流キャパシタ７ｂからなるフィルタ回路７と、指令手段８と、を備えている。

実施の形態にかかる試験装置１は、電力還流型のシステム構成を有する。電力還流型のシステム構成を持つ試験装置１では、以下に述べるように、電源機５と試験機３とフィルタ回路７とが環状に接続されている。

交流電源２は、三相交流電力を発生させる。交流電源２は、第二変圧器６を介して電源機５と接続されている。交流電源２と第二変圧器６との接続点を、接続点Ｐとも称す。

電源機５は、交直変換回路５ａと電源機制御部５ｂとを含んでいる。交直変換回路５ａは、第二変圧器６を介して交流電源２から三相交流電力を受け取り、その三相交流電力を直流電力に変換する。交直変換回路５ａは、スイッチング素子のスイッチング動作により三相交流電力を直流電力に変換するスイッチングコンバータ回路である。この種のスイッチングコンバータ回路は「ＰＷＭ（パルス幅変調）スイッチングコンバータ」とも称される公知の技術なので、その具体的な説明は省略する。電源機制御部５ｂは、交直変換回路５ａを制御するためのパルス幅変調信号Ｓ_ＰＷＭを生成する。電源機制御部５ｂの内部構成は、図２を用いて後述する。

直流キャパシタ７ｂは、試験機３と電源機５との間に介在している。直流キャパシタ７ｂの正極端が、試験機３の直流入力端と電源機５の直流出力端とを結ぶ直流電気配線に接続されている。直流キャパシタ７ｂの負極端は、接地電位などの基準電位に接続されている。

直流キャパシタ７ｂの直流電圧Ｖｄｃは、電源機５の交直変換回路５ａが出力する出力直流電圧で決まる。直流キャパシタ７ｂは電源機５から出力された直流出力電力で充電されるとともに、試験機３が直流キャパシタ７ｂの蓄えた電力を直流入力電力として取り込む。このように、直流キャパシタ７ｂは、電源機５から受け取った直流電力を試験機３に供給することができる。

試験機３は、実施の形態にかかる試験装置１によって試験されるべきインバータ装置である。試験機３の交流出力側において、第一変圧器４を介して試験装置１と試験機３とが接続されている。具体的には、試験装置１における接続点Ｐと、試験機３の交流出力端（つまり試験機３におけるスイッチングインバータ回路３ａの出力端）とが、第一変圧器４を介して接続されている。

試験機３の交流出力端と電源機５の交流入力端とを結ぶ交流電気配線には第一変圧器４と接続点Ｐと第二変圧器６とがこの順に設けられており、接続点Ｐと交流電源２とが接続されている。

試験機３は、スイッチングインバータ回路３ａとインバータ制御部３ｂとを含んでいる。スイッチングインバータ回路３ａは、スイッチング素子のスイッチング動作により直流電力を交流電力に変換する。インバータ制御部３ｂは、スイッチングインバータ回路３ａにパルス幅変調信号を供給する。試験機３の交流出力端から出力された交流電力が、第一変圧器４と接続点Ｐと第二変圧器６とを介して、電源機５の交流入力端へと伝達される。試験機３は、系統連系システムにおいて電力系統と連系する電力変換装置として用いられる。

試験装置１の起動時には、直流キャパシタ７ｂに電力が蓄えられていない。そこで、まず電源機５が交流電源２からの交流電力を電力変換することで直流電力を生成し、この直流電力で直流キャパシタ７ｂを充電する。その後、電源機５と試験機３とがそれぞれ電力変換を行うことで、電源機５の出力直流電力が直流キャパシタ７ｂを経由して試験機３に伝達され、試験機３の出力交流電力が第一変圧器４および第二変圧器６を経由して電源機５へと入力される。

このような電力還流型のシステム構成において試験機３の出力と電源機５の出力とのバランスが保たれることで、電源機５と試験機３と直流キャパシタ７ｂとを経由して電力の大部分を還流させることができる。そのような電力の還流の過程で、電源機５および試験機３それぞれで僅かな電力変換損失が生ずる。交流電源２はこの電力変換損失によって減少した不足分電力を補うだけでよいので、試験時の消費電力が抑制される。

実施の形態にかかるインバータ装置試験項目は、「瞬時電圧異常試験」を含む。瞬時電圧異常試験は、より具体的には、系統連系システムにおいて、電力系統の「瞬時電圧変化」が発生しても、インバータ装置が電力系統から解列せずに運転を継続する機能を試験するものである。

瞬時電圧異常試験は、ＬＶＲＴ試験とＨＶＲＴ試験とのうち少なくとも一方を含む。ＬＶＲＴ（Ｌｏｗ Ｖｏｌｔａｇｅ Ｒｉｄｅ−Ｔｈｒｏｕｇｈ）とは、電力系統の「瞬時電圧低下」が発生しても系統から解列せずに運転を継続する機能である。ＨＶＲＴ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｒｉｄｅ−Ｔｈｒｏｕｇｈ）とは、電力系統の「瞬時電圧上昇」が発生しても系統から解列せずに運転を継続する機能である。試験機３は、ＬＶＲＴモードおよびＨＶＲＴモードをそれぞれ備えている。

瞬時電圧異常試験は、試験機３および電源機５の運転中に、交流電源２の電源電圧Ｖｓの大きさを増加または減少のいずれか一方の「所定方向」へ瞬時に変化させる。すなわち、ＬＶＲＴ試験であれば、試験機３および電源機５の運転中に交流電源２の電源電圧Ｖｓの大きさを減少方向に変化させるので、上記の所定方向は減少方向である。ＨＶＲＴ試験であれば、試験機３および電源機５の運転中に交流電源２の電源電圧Ｖｓの大きさを減少方向に変化させるので、上記の所定方向は増加方向である。電源機制御部５ｂは、瞬時電圧異常試験を開始するための試験開始信号Ｓ_ｔｅｓｔが発せられたときに、試験機３の出力モードに合わせて出力調整を実施する。

この出力調整の具体的内容は、瞬時電圧異常試験で電源電圧を変化させる方向である「所定方向」との関係において、試験機３の出力モードと対応させて、予め固定的にあるいは選択可能に設定される。より詳細には、第一の例にかかる出力調整は、所定方向と同じ方向へ交直変換回路５ａの出力変化を生じさせるように予め設定されてもよい。第二の例にかかる出力調整は、所定方向とは逆方向へ交直変換回路５ａの出力変化を生じさせるように予め設定されてもよい。あるいは、第三の例にかかる出力調整は、所定方向と同じ方向への交直変換回路５ａの出力変化と、所定方向とは逆方向への交直変換回路５ａの出力変化と、を選択的に切り替えることができる選択ロジックの形態で予め構築されてもよい。実施の形態では、上記第一の例、第二の例および第三の例を包括して、「所定方向との関係で予め設定された方向への出力調整」と称することがある。

指令手段８は、交流電源２および電源機制御部５ｂに接続されている。指令手段８は、交流電源２に対して、試験開始信号Ｓ_ｔｅｓｔを送信するように構築されている。指令手段８は、電源機制御部５ｂに対して、補正制御の補正値Ｓｃを送信するように構築されている。指令手段８は、補正値Ｓｃと試験開始信号Ｓ_ｔｅｓｔとを同時に送信するように構築されている。

指令手段８は、交流電源２および電源機制御部５ｂに上記各信号を伝達できるように構築されたハードウェア構成を有する。例えば、指令手段８は、上記各信号を生成する信号生成回路が一つのハードウェアとして提供されたものであってもよい。あるいは、指令手段８は、交流電源２が持つ制御回路（図示せず）と電源機制御部５ｂとのいずれかにハードウェアまたはソフトウェアとして追加実装されたものであってもよい。あるいは、指令手段８は、試験実施者が操作可能な外部制御端末などに上記各信号の生成プログラムをソフトウェア実装することで提供されてもよい。

図２は、実施の形態にかかるインバータ装置の試験装置１における電源機５の電源機制御部５ｂを説明するための構成図である。試験装置１は、交直変換回路５ａの出力端に設けられた電圧計９をさらに備えている。電源機制御部５ｂは、補正部５１と、演算部５２と、フィードバック制御部５３と、信号変換部５４と、を備える。

電源機制御部５ｂは、制御指令値Ｓ^＊ _Ｖｄｃに従って交直変換回路５ａの出力直流電圧を制御するように構築されている。制御指令値Ｓ^＊ _Ｖｄｃは、交直変換回路５ａの出力する直流出力電圧の目標電圧指令値を含む。制御指令値Ｓ^＊ _Ｖｄｃの値に応じて、直流キャパシタ７ｂの直流電圧Ｖｄｃが決まる。

演算部５２は、電圧計９の計測値と目標電圧指令値との差を演算する減算ブロックである。フィードバック制御部５３は、演算部５２で演算した差をゼロに近づけるように、信号変換部５４へ伝達する入力信号Ｓ_Ｖｄｃを調整するように構築されている。フィードバック制御部５３には、例えばＰＩ制御部あるいはＰＩＤ制御部などの公知のフィードバック制御部が適用される。

信号変換部５４は、フィードバック制御部５３からの入力信号Ｓ_Ｖｄｃに基づいて、パルス幅変調信号Ｓ_ＰＷＭを生成するように構築されている。パルス幅変調信号Ｓ_ＰＷＭは、交直変換回路５ａ内に設けられたＩＧＢＴ等のスイッチング素子をオンオフするためのスイッチング制御信号である。

具体的には、信号変換部５４は、インバータ電圧指令部５４ａとゲート信号生成部５４ｂとを備える。インバータ電圧指令部５４ａは、フィードバック制御部５３からの入力信号Ｓ_Ｖｄｃに基づいて、インバータ電圧指令値を算出する。ゲート信号生成部５４ｂは、インバータ電圧指令値に従って、スイッチング素子のゲート駆動信号としてパルス幅変調信号Ｓ_ＰＷＭを生成するように構築されている。

上記構成においてフィードバック制御が行われることで、直流キャパシタ７ｂの直流電圧Ｖｄｃを所望の一定値に保つ直流電圧一定制御が実施されている。

実施の形態にかかる補正部５１は、試験開始信号Ｓ_ｔｅｓｔが発せられたときに、前述した「所定方向」と同じ方向へ交直変換回路５ａの出力調整を実施するように制御指令値Ｓ^＊ _Ｖｄｃを補正する。補正部５１は、演算部５２の前段に設けられた減算ブロックである。補正部５１は、目標電圧指令値に対して予め定められた大きさの補正値Ｓｃを算入した補正後目標電圧指令値を出力する。補正部５１は、この補正後目標電圧指令値を演算部５２へと伝達するように構築されている。

図３〜図５を用いて、実施の形態にかかるインバータ装置の試験装置１が瞬時電圧異常試験に行う動作を説明する。ここでは説明の便宜上、瞬時電圧異常試験は、瞬時的に電源電圧を低下させる瞬時電圧低下試験（言い換えると、ＬＶＲＴ試験）であるものとする。

図３は、比較例にかかる試験装置１の瞬時電圧異常試験における動作を説明するための図である。定常時には試験装置１と試験機３との間でバランスよく電力が還流している（ステップＳ８０）。その後、瞬時電圧異常試験を開始するための信号である試験開始信号Ｓ_ｔｅｓｔが発せられる（ステップＳ９０）。これに応じて交流電源２において瞬時電圧低下（瞬低）が発生する（ステップＳ１００）。

ステップＳ１００で交流電源２の電圧が瞬時に大きく低下すると、この電圧変化に応答して試験機３も出力調整を実施する（ステップＳ１０２）。試験機３の出力調整とは、より具体的には試験機３が予め定められたＬＶＲＴモードで動作することである。図３には、ステップＳ９０からステップＳ１０２までに、第一時間Ｔ１がかかるものとする。

ステップＳ１０２で試験機３が出力調整を行うと、直流キャパシタ７ｂから試験機３が取り出す電力の量が変化する。前述したように、電源機５は、直流キャパシタ７ｂの直流電圧に基づいてフィードバック制御されている。瞬時電圧異常試験の開始後の直流キャパシタ７ｂの電圧変化に応答して、電源機５が直流キャパシタ７ｂに与える充電電圧を調整する（ステップＳ１０４）。図３には、ステップＳ９０からステップＳ１０２までに、第二時間Ｔ２がかかるものとする。

上述したように瞬時電圧低下（ステップＳ１００）→試験機３による応答（ステップＳ１０２）→電源機５の応答（ステップＳ１０４）という順番で状態が遷移するので、電源機５の応答遅れが発生する（ステップＳ１０６）。第一時間Ｔ１と第二時間Ｔ２の差分がこの応答遅れに相当している。このような電源機５の過渡応答遅れが生ずることに起因して、ステップＳ８０の段階まで保たれていた電力還流バランスが崩れてしまうという問題があった。電力還流バランスが崩れると、直流過電圧あるいは出力振動などが発生するおそれがあった。

図４は、実施の形態にかかるインバータ装置の試験装置１の瞬時電圧異常試験における動作を説明するための図である。図４と図３との相違点は、ステップＳ９０がステップＳ９０ａに置換されている点、ステップＳ９２が挿入されている点、ステップＳ１０４が省略されている点、およびステップＳ１０６がステップＳ１１０に置換されている点である。

実施の形態では、ステップＳ９０ａにおいて、指令手段８が補正値Ｓｃと試験開始信号Ｓ_ｔｅｓｔとを同時に送信する。試験開始信号Ｓ_ｔｅｓｔに応じてステップＳ１００およびステップＳ１０２がそれぞれ実行されることは、図４および図３で共通である。

しかしながら、図４では、補正値Ｓｃが電源機制御部５ｂに伝達されることで、電源機５の制御指令値Ｓ^＊ _Ｖｄｃが補正される（ステップＳ９２）。ステップＳ９０ａからステップＳ９２に至るまでの時間は、第三時間Ｔ３である。第一時間Ｔ１と第三時間Ｔ３との時間差は、第一時間Ｔ１と第二時間Ｔ２との時間差よりも短くされる。実際には第三時間Ｔ３と第一時間Ｔ１とが一致または実質的に同じとなるように、指令手段８と電源機５と試験機３との制御タイミングが構築されている。

図４に示す実施の形態では、図３の比較例におけるステップＳ１０６で問題となっていた応答遅れを引き起こすことなく、電源機５が適正に直流電圧一定制御を実施することができる（ステップＳ１１０）。これにより、電源機５に過渡応答の遅れが生ずることを抑制することができ、試験機３の側の過渡応答時出力に対して電源機５の過渡応答時出力を遅れなく追従させることができる。その結果、ステップＳ８０の電力還流バランスが崩れることを抑制しつつ瞬時電圧異常試験を実施することができる。

図５は、実施の形態にかかるインバータ装置の試験装置１の瞬時電圧異常試験における動作を説明するためのグラフである。図５のグラフは、図４に示した実施の形態の動作と対応している。図５には、瞬時電圧異常試験として、瞬時電圧低下異常試験（言い換えるとＬＶＲＴ試験）が図示されている。

交流電源２は、指令手段８からの試験開始信号Ｓ_ｔｅｓｔに応答して、時刻Ｔ_ＬＶＲＴにおいて電源電圧Ｖｓの大きさを減少方向Ａ１へ変化させる。減少方向Ａ１の電源電圧変化量は、予め定められた低下量である。一例として、例えば試験開始前の電源電圧Ｖｓを１００％としたときに、電源電圧Ｖｓを０％付近まで減少させてもよく、電源電圧Ｖｓを１０％、２０％あるいは３０％程度まで低下させてもよい。

電源機制御部５ｂは、指令手段８からの補正値Ｓｃの伝達に応答して、時刻Ｔ_ＬＶＲＴにおいて、制御指令値Ｓ^＊ _Ｖｄｃを減少方向Ａ２へ変化させるように補正制御を実施する。図５における補正値Ｓｃ１の大きさは、定常時運転時の電圧指令値Ｖ_ｒａｔｅと予め定められた補正後制御目標電圧Ｖ_ＬＶＲＴとの差分である。補正後制御目標電圧Ｖ_ＬＶＲＴおよび補正値Ｓｃ１の大きさは、交流電源２の瞬時電圧低下量などの試験内容に基づいて予め設定されている。なお、ＬＶＲＴ試験における電源電圧Ｖｓの低下量にいくつかのバリエーションがある場合には、補正後制御目標電圧Ｖ_ＬＶＲＴおよび補正値Ｓｃ１を電源電圧Ｖｓの低下量に比例させる変形例が提供されてもよい。

図５には、実施の形態を適用しない場合の比較例にかかる制御指令値Ｓｘが破線で図示されている。比較例にかかる制御指令値Ｓｘと実施の形態の制御指令値Ｓ^＊ _Ｖｄｃとを比較すると、実施の形態で過渡応答が改善されていることが理解される。

次に、実施の形態の変形例にかかるインバータ装置の試験装置１の瞬時電圧異常試験における動作を説明する。この変形例では、瞬時電圧異常試験として、瞬時電圧増大異常試験（言い換えるとＨＶＲＴ試験）を説明する。

変形例にかかるＨＶＲＴ試験と図５のＬＶＲＴ試験とでは、交流電源２の変化方向が反対である。交流電源２は、指令手段８からの試験開始信号に応答して、特定時刻において電源電圧Ｖｓの大きさを増大方向へ変化させてもよい。増大方向の電源電圧変化量は、予め定められた増大量である。一例として、例えば試験開始前の電源電圧Ｖｓを１００％としたときに、１３０％付近あるいは１４０％付近まで電源電圧Ｖｓを増大させてもよい。

電源機制御部５ｂは、指令手段８からの補正値Ｓｃの伝達に応答して、特定時刻において、制御指令値Ｓ^＊ _Ｖｄｃを増大方向へ変化させるように補正制御を実施してもよい。この場合における補正値の大きさは、定常時運転時の電圧指令値Ｖ_ｒａｔｅと予め定められた補正後制御目標電圧との差分である。補正後制御目標電圧および補正値の大きさは、交流電源２の瞬時電圧増大量などの試験内容に基づいて予め設定されている。なお、ＨＶＲＴ試験における電源電圧Ｖｓの増大量にいくつかのバリエーションがある場合には、補正後制御目標電圧および補正値を電源電圧Ｖｓの増大量に比例させる変形例が提供されてもよい。

なお、図３および図４における動作説明は、図５に示すＬＶＲＴ試験を前提に説明されている。しかしながら、交流電源２の変化方向が反対であることを除いては、ＨＶＲＴ試験とＬＶＲＴ試験とは試験内容が類似している。よって、図３および図４の各ステップにおいて、「ＬＶＲＴ」を「ＨＶＲＴ」に読み替えるとともに「瞬時電圧低下」を「瞬時電圧増大」に読み替えることで、図３および図４における動作説明が変形例にかかるＨＶＲＴ試験にも同様に適用されてもよい。

図６は、実施の形態の変形例にかかるインバータ装置の試験装置１を示す構成図である。図７は、実施の形態の変形例にかかるインバータ装置の試験装置１における電源機５の電源機制御部５ｂを説明するための構成図である。図１および図２の構成と図６および図７の構成との間の相違点は、指令手段８が補正値Ｓｃを出力しない点と、電源機制御部５ｂが補正値出力部５８を備える点である。

図６および図７の変形例では、指令手段８は、交流電源２と電源機制御部５ｂとに、試験開始信号Ｓ_ｔｅｓｔを送信する。電源機制御部５ｂの内部には、試験開始信号Ｓ_ｔｅｓｔに応答して補正値Ｓｃを出力する補正値出力部５８が設けられている。この変形例のように、電源機制御部５ｂが、補正値Ｓｃの入力ではなく試験開始信号Ｓ_ｔｅｓｔの入力に応答して補正制御を開始するように構築されてもよい。

なお、実施の形態では、補正部５１が演算部５２の前段に設けられることで、制御指令値Ｓ^＊ _Ｖｄｃに補正値Ｓｃが算入されている。しかしながら、電源機制御部５ｂの補正制御は交直変換回路５ａの出力直流電圧を予め設定した低下量だけ低減するためのものなので、交直変換回路５ａに伝達されるパルス幅変調信号Ｓ_ＰＷＭに補正制御の結果が反映されればよい。

変形例として、演算部５２とフィードバック制御部５３との間、フィードバック制御部５３とインバータ電圧指令部５４ａとの間、インバータ電圧指令部５４ａとゲート信号生成部５４ｂとの間、またはゲート信号生成部５４ｂと交直変換回路５ａとの間のいずれかの部位に、補正制御を実施するための補正部が設けられてもよい。瞬時電圧異常試験における電圧変化方向と同じ方向へ交直変換回路５ａの出力調整を実施するように、補正部が上記の各部位の信号に適合した形態の補正値を算入すればよい。

以上説明した実施の形態によれば、試験開始信号Ｓ_ｔｅｓｔが発せられるとこれに応じて速やかに電源機５の電源機制御部５ｂが補正制御を実行できるので、試験時に電源機５の応答遅れが生じて制御バランスが崩れることを抑制することができる。

１ 試験装置、２ 交流電源、３ 試験機、３ａ スイッチングインバータ回路、３ｂ インバータ制御部、４ 第一変圧器、５ 電源機、５ａ 交直変換回路、５ｂ 電源機制御部、６ 第二変圧器、７ フィルタ回路、７ａ 直流リアクトル、７ｂ 直流キャパシタ、８ 指令手段、９ 電圧計、５１ 補正部、５２ 演算部、５３ フィードバック制御部、５４ 信号変換部、５４ａ インバータ電圧指令部、５４ｂ ゲート信号生成部、５８ 補正値出力部、Ａ１、Ａ２ 減少方向、Ｂ１、Ｂ２ 増大方向、Ｓ^＊ _Ｖｄｃ 制御指令値、Ｓｃ、Ｓｃ１、Ｓｃ２ 補正値、Ｓ_ＰＷＭ パルス幅変調信号、Ｓ_ｔｅｓｔ 試験開始信号、Ｓ_Ｖｄｃ 入力信号、Ｓｘ 比較例の制御指令値、Ｖｄｃ 直流電圧、Ｖｓ 電源電圧

瞬時電圧異常試験は、試験機３および電源機５の運転中に、交流電源２の電源電圧Ｖｓの大きさを増加または減少のいずれか一方の「所定方向」へ瞬時に変化させる。すなわち、ＬＶＲＴ試験であれば、試験機３および電源機５の運転中に交流電源２の電源電圧Ｖｓの大きさを減少方向に変化させるので、上記の所定方向は減少方向である。ＨＶＲＴ試験であれば、試験機３および電源機５の運転中に交流電源２の電源電圧Ｖｓの大きさを増加方向に変化させるので、上記の所定方向は増加方向である。電源機制御部５ｂは、瞬時電圧異常試験を開始するための試験開始信号Ｓ_ｔｅｓｔが発せられたときに、試験機３の出力モードに合わせて出力調整を実施する。

ステップＳ１０２で試験機３が出力調整を行うと、直流キャパシタ７ｂから試験機３が取り出す電力の量が変化する。前述したように、電源機５は、直流キャパシタ７ｂの直流電圧に基づいてフィードバック制御されている。瞬時電圧異常試験の開始後の直流キャパシタ７ｂの電圧変化に応答して、電源機５が直流キャパシタ７ｂに与える充電電圧を調整する（ステップＳ１０４）。図３には、ステップＳ９０からステップＳ１０４までに、第二時間Ｔ２がかかるものとする。

Claims (4)

1. 交流電源から受け取った交流電力を直流電力に変換する交直変換回路と前記交直変換回路を制御する制御部とを含む電源機と、
   試験されるべき試験機インバータ装置と前記電源機との間に介在し、リアクトルおよびキャパシタで構成され、前記電源機が出力した前記直流電力を前記試験機インバータ装置に供給するためのフィルタ回路と、
   を備え、
   前記制御部は、前記試験機インバータ装置および前記電源機の運転中に前記交流電源の電源電圧の大きさを増加または減少のいずれか一方の所定方向へ変化させる試験である瞬時電圧異常試験を開始するための試験開始信号が発せられたときに、前記交直変換回路の出力調整を実施するように構築されたインバータ装置の試験装置。
2. 前記制御部は、制御指令値に従って前記交直変換回路の出力する直流電圧を制御するように構築され、
   前記制御部は、前記試験開始信号が発せられたときに前記所定方向との関係で予め設定された方向へ前記交直変換回路の出力調整を実施するように前記制御指令値を補正する補正部を含む請求項１に記載のインバータ装置の試験装置。
3. 前記交直変換回路の出力端に設けられた電圧計をさらに備え、
   前記交直変換回路は、スイッチング素子のスイッチング動作により交流電力を直流電力に変換するスイッチングコンバータ回路であり、
   前記制御指令値は、前記交直変換回路の出力する直流出力電圧の目標電圧指令値を含み、
   前記制御部は、
   入力信号に基づいて前記スイッチング素子のオンオフを制御するためのスイッチング制御信号を生成するように構築された信号変換部と、
   前記電圧計の計測値と前記目標電圧指令値との差を演算する演算部と、
   前記演算部で演算した前記差をゼロに近づけるように前記信号変換部への前記入力信号を調整するように構築されたフィードバック制御部と、
   を含む請求項２に記載のインバータ装置の試験装置。
4. 前記補正部は、前記演算部の前段に設けられ、
   前記補正部は、前記目標電圧指令値に対して予め定められた大きさの補正値を算入した補正後目標電圧指令値を前記演算部へと伝達するように構築された請求項３に記載のインバータ装置の試験装置。

Images