JPWO2020077112A5 - - Google Patents

Download PDF

Info

Publication number
JPWO2020077112A5
JPWO2020077112A5 JP2021519654A JP2021519654A JPWO2020077112A5 JP WO2020077112 A5 JPWO2020077112 A5 JP WO2020077112A5 JP 2021519654 A JP2021519654 A JP 2021519654A JP 2021519654 A JP2021519654 A JP 2021519654A JP WO2020077112 A5 JPWO2020077112 A5 JP WO2020077112A5
Authority
JP
Japan
Prior art keywords
metal
layer
recessed features
recessed
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021519654A
Other languages
English (en)
Other versions
JP7406684B2 (ja
JP2022504574A (ja
Publication date
Application filed filed Critical
Priority claimed from PCT/US2019/055676 external-priority patent/WO2020077112A1/en
Publication of JP2022504574A publication Critical patent/JP2022504574A/ja
Publication of JPWO2020077112A5 publication Critical patent/JPWO2020077112A5/ja
Application granted granted Critical
Publication of JP7406684B2 publication Critical patent/JP7406684B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (22)

  1. 半導体デバイスを形成する方法であって、
    第1の層内に形成された凹状特徴部及び前記凹状特徴部内に露出した第2の層を含むパターン化基板を提供することと、
    前記第1の層上に対して前記第2の層上での金属堆積選択性を増大させる表面改質剤を用いて前記基板を前処理することと、
    気相堆積によって前記基板上に金属層を堆積することであって、前記金属層が前記凹状特徴部内の前記第2の層上に優先的に堆積される、ことと、
    前記凹状特徴部内の前記第1の層のフィールド領域上及び側壁上を含む、前記第1の層上に堆積した金属核を除去して、前記凹状特徴部内の前記第2の層上に前記金属層を選択的に形成することと、を含む、方法。
  2. 前記前処理、堆積、及び除去を少なくとも1回繰り返して、前記凹状特徴部内の前記金属層の厚さを増大させること、を更に含む、請求項1に記載の方法。
  3. 前記前処理が、前記第1の層上に自己組織化単分子膜(SAM)を形成することを含む、請求項1に記載の方法。
  4. 前記金属層が、Ru金属、Co金属、及びW金属からなる群から選択され、前記第2の層が、Cu金属、Ru金属、Co金属、W金属、及びそれらの組み合わせからなる群から選択される、請求項1に記載の方法。
  5. 半導体デバイスを形成する方法であって、
    第1の層内に形成された凹状特徴部及び前記凹状特徴部内に露出した第2の層を含むパターン化基板を提供することと、
    前記凹状特徴部内を含む前記基板上に金属含有層を堆積することと、
    前記凹状特徴部の底部から、及び前記凹状特徴部の周囲のフィールド領域から、前記金属含有層を異方的に除去して、前記凹状特徴部の側壁上に前記金属含有層を形成することと、
    前記第1の層上に対して、前記凹状特徴部の前記側壁上の前記金属含有層上、及び前記第2の層上での金属堆積選択性を増大させる表面改質剤を用いて前記基板を前処理することと、
    気相堆積によって前記基板上に金属層を堆積することであって、前記金属層が、前記凹状特徴部の周囲の前記フィールド領域上に対して、前記凹状特徴部内の前記側壁上の前記金属含有層及び前記第2の層上に優先的に堆積される、ことと、
    前記フィールド領域上に堆積した金属核を除去して、前記凹状特徴部内に前記金属層を選択的に形成することと、を含む、方法。
  6. 前記前処理、堆積、及び除去を少なくとも1回繰り返して、前記凹状特徴部内の前記金属層の厚さを増大させること、を更に含む、請求項5に記載の方法。
  7. 前記前処理が、前記第2の層上に自己組織化単分子膜(SAM)を形成することを含む、請求項5に記載の方法。
  8. 前記金属層が、Ru金属、Co金属、及びW金属からなる群から選択され、前記第2の層が、Cu金属、Ru金属、Co金属、W金属、及びそれらの組み合わせからなる群から選択される、請求項5に記載の方法。
  9. 前記金属含有層が、金属酸化物、金属窒化物、又はそれらの組み合わせを含む、請求項5に記載の方法。
  10. 前記金属酸化物が、Al2O3、TiO2、HfO2、又はMnO2を含み、前記金属窒化物が、AlN、TiN、HfN、又はMnNを含む、請求項に記載の方法。
  11. 半導体デバイスを形成する方法であって、
    材料内に形成された凹状特徴部を含むパターン化基板を提供することと、
    前記凹状特徴部内、及び前記凹状特徴部の周囲のフィールド領域上を含む前記基板上に金属窒化物層を堆積することと、
    前記フィールド領域上の前記金属窒化物層を酸化することと、
    気相堆積によって前記基板上に金属層を堆積することであって、前記金属層が前記凹状特徴部内で酸化されない前記金属窒化物層上に優先的に堆積される、ことと、
    前記フィールド領域上に堆積した金属核を除去して、前記凹状特徴部内に前記金属層を選択的に形成することと、含む、方法。
  12. 前記堆積及び除去を少なくとも1回繰り返して、前記凹状特徴部内の前記金属層の厚さを増大させること、を更に含む、請求項11に記載の方法。
  13. 前記金属層が、Ru金属、Co金属、及びW金属からなる群から選択される、請求項11に記載の方法。
  14. 前記金属窒化物層が、AlN、TiN、HfN、又はMnNを含む、請求項11に記載の方法。
  15. 半導体デバイスを形成する方法であって、
    材料内に形成された凹状特徴部を含むパターン化基板を提供することと、
    前記凹状特徴部内、及び前記凹状特徴部の周囲のフィールド領域上を含む前記基板上に金属酸化物層を堆積することと、
    前記フィールド領域上及び前記凹状特徴部内の前記金属酸化物層を窒化することと、
    前記フィールド領域上の前記窒化金属酸化物層を酸化することと、
    気相堆積によって前記基板上に金属層を堆積することであって、前記金属層が前記凹状特徴部内で酸化されない前記窒化金属酸化物層上に優先的に堆積される、ことと、
    前記フィールド領域上に堆積した金属核を除去して、前記凹状特徴部内に前記金属層を選択的に形成することと、含む、方法。
  16. 前記堆積及び除去を少なくとも1回繰り返して、前記凹状特徴部内の前記金属層の厚さを増大させること、を更に含む、請求項15に記載の方法。
  17. 前記金属層が、Ru金属、Co金属、及びW金属からなる群から選択される、請求項15に記載の方法。
  18. 前記金属酸化物層が、Al2O3、TiO2、HfO2、又はMnO2を含む、請求項15に記載の方法。
  19. 半導体デバイスを形成する方法であって、
    材料内に形成された凹状特徴部を含むパターン化基板を提供することと、
    前記凹状特徴部内、及び前記凹状特徴部の周囲のフィールド領域上を含む前記基板上に金属酸化物層を堆積することと、
    前記フィールド領域上の前記金属酸化物層を窒化することと、
    気相堆積によって前記基板上に金属層を堆積することであって、前記金属層が前記フィールド領域内の前記窒化金属酸化物層上に優先的に堆積される、ことと、
    前記凹状特徴部内に堆積した金属核を除去して、前記フィールド領域上に前記金属層を選択的に形成することと、を含む、方法。
  20. 前記堆積及び除去を少なくとも1回繰り返して、前記フィールド領域上の前記金属層の厚さを増大させること、を更に含む、請求項19に記載の方法。
  21. 前記金属層が、Ru金属、Co金属、及びW金属からなる群から選択される、請求項19に記載の方法。
  22. 前記金属酸化物層が、Al2O3、TiO2、HfO2、又はMnO2を含む、請求項19に記載の方法。
JP2021519654A 2018-10-10 2019-10-10 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法 Active JP7406684B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862744038P 2018-10-10 2018-10-10
US62/744,038 2018-10-10
PCT/US2019/055676 WO2020077112A1 (en) 2018-10-10 2019-10-10 Method for filling recessed features in semiconductor devices with a low-resistivity metal

Publications (3)

Publication Number Publication Date
JP2022504574A JP2022504574A (ja) 2022-01-13
JPWO2020077112A5 true JPWO2020077112A5 (ja) 2022-10-19
JP7406684B2 JP7406684B2 (ja) 2023-12-28

Family

ID=70160709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021519654A Active JP7406684B2 (ja) 2018-10-10 2019-10-10 半導体デバイス内の凹状特徴部を低抵抗率金属で充填する方法

Country Status (5)

Country Link
US (2) US11024535B2 (ja)
JP (1) JP7406684B2 (ja)
KR (1) KR20210057185A (ja)
CN (1) CN112805818A (ja)
WO (1) WO2020077112A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112805818A (zh) 2018-10-10 2021-05-14 东京毅力科创株式会社 用低电阻率金属填充半导体器件中的凹陷特征的方法
US11823896B2 (en) * 2019-02-22 2023-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive structure formed by cyclic chemical vapor deposition
WO2022098517A1 (en) * 2020-11-03 2022-05-12 Tokyo Electron Limited Method for filling recessed features in semiconductor devices with a low-resistivity metal
WO2022169567A1 (en) * 2021-02-05 2022-08-11 Tokyo Electron Limited Removal of stray ruthenium metal nuclei for selective ruthenium metal layer formation
KR20230156342A (ko) * 2021-03-16 2023-11-14 도쿄엘렉트론가부시키가이샤 반도체 디바이스의 함입형 형상부를 저-저항률 금속으로 충전하기 위한 방법
KR20240025591A (ko) * 2021-07-06 2024-02-27 도쿄엘렉트론가부시키가이샤 자기조립 단분자층을 사용하는 선택적 막 형성
JP2023117899A (ja) * 2022-02-14 2023-08-24 東京エレクトロン株式会社 凹部にルテニウムを埋め込む方法、及び装置
US20230274932A1 (en) * 2022-02-28 2023-08-31 Tokyo Electron Limited Selective inhibition for selective metal deposition

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
JPH03132024A (ja) * 1989-10-18 1991-06-05 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3038875B2 (ja) * 1990-10-18 2000-05-08 日本電気株式会社 半導体装置の製造方法
JPH0513367A (ja) * 1991-07-03 1993-01-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH05166754A (ja) * 1991-12-18 1993-07-02 Sharp Corp 半導体装置の製造方法
JPH0982798A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 半導体装置およびその製造方法
US5723358A (en) * 1996-04-29 1998-03-03 Vlsi Technology, Inc. Method of manufacturing amorphous silicon antifuse structures
US6040243A (en) * 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion
TW463307B (en) * 2000-06-29 2001-11-11 Mosel Vitelic Inc Manufacturing method of dual damascene structure
US7141494B2 (en) 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US6797642B1 (en) * 2002-10-08 2004-09-28 Novellus Systems, Inc. Method to improve barrier layer adhesion
US20040121583A1 (en) * 2002-12-19 2004-06-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming capping barrier layer over copper feature
US7365001B2 (en) * 2003-12-16 2008-04-29 International Business Machines Corporation Interconnect structures and methods of making thereof
KR100609049B1 (ko) * 2004-12-06 2006-08-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US20060246699A1 (en) * 2005-03-18 2006-11-02 Weidman Timothy W Process for electroless copper deposition on a ruthenium seed
KR100640662B1 (ko) * 2005-08-06 2006-11-01 삼성전자주식회사 장벽금속 스페이서를 구비하는 반도체 소자 및 그 제조방법
KR20080001254A (ko) * 2006-06-29 2008-01-03 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
JP4299852B2 (ja) * 2006-10-11 2009-07-22 エルピーダメモリ株式会社 半導体装置の製造方法
US7659197B1 (en) * 2007-09-21 2010-02-09 Novellus Systems, Inc. Selective resputtering of metal seed layers
US7772110B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing
JP5342811B2 (ja) * 2008-06-09 2013-11-13 東京エレクトロン株式会社 半導体装置の製造方法
US8263502B2 (en) * 2008-08-13 2012-09-11 Synos Technology, Inc. Forming substrate structure by filling recesses with deposition material
KR101604054B1 (ko) * 2009-09-03 2016-03-16 삼성전자주식회사 반도체 소자 및 그 형성방법
CN102543835B (zh) * 2010-12-15 2015-05-13 中国科学院微电子研究所 开口的填充方法
US20120213941A1 (en) 2011-02-22 2012-08-23 Varian Semiconductor Equipment Associates, Inc. Ion-assisted plasma treatment of a three-dimensional structure
US9123706B2 (en) * 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures
TWI739285B (zh) * 2014-02-04 2021-09-11 荷蘭商Asm Ip控股公司 金屬、金屬氧化物與介電質的選擇性沉積
US10049921B2 (en) * 2014-08-20 2018-08-14 Lam Research Corporation Method for selectively sealing ultra low-k porous dielectric layer using flowable dielectric film formed from vapor phase dielectric precursor
US9553090B2 (en) * 2015-05-29 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device structure
US9899258B1 (en) * 2016-09-30 2018-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Metal liner overhang reduction and manufacturing method thereof
CN107978553B (zh) * 2016-10-21 2020-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
TWI750352B (zh) 2017-03-31 2021-12-21 日商東京威力科創股份有限公司 鍍膜處理方法,鍍膜處理系統及記憶媒體
US10867905B2 (en) * 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
US10847413B2 (en) * 2017-11-30 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming contact plugs for semiconductor device
US11319334B2 (en) * 2017-12-28 2022-05-03 Intel Corporation Site-selective metal plating onto a package dielectric
CN112805818A (zh) 2018-10-10 2021-05-14 东京毅力科创株式会社 用低电阻率金属填充半导体器件中的凹陷特征的方法

Similar Documents

Publication Publication Date Title
US10068764B2 (en) Selective metal oxide deposition using a self-assembled monolayer surface pretreatment
JP2019195059A5 (ja)
JP6306661B2 (ja) 自己組織化単分子層を用いたald抑制層の形成方法
Lecordier et al. Vapor-deposited octadecanethiol masking layer on copper to enable area selective Hf3N4 atomic layer deposition on dielectrics studied by in situ spectroscopic ellipsometry
JP2018059182A5 (ja)
KR102025981B1 (ko) 오목화된 피처에서의 막의 상향식 형성을 위한 방법
EP1122775A3 (en) Treatment of a metal nitride/metal stack
JP2009505421A5 (ja)
JPWO2020077112A5 (ja)
JP2018133568A5 (ja)
JP7459420B2 (ja) 高度なパターン形成用途のためのインサイチュでの選択的堆積及びエッチング
JP2006237371A5 (ja)
JP2008131050A5 (ja)
SA521421323B1 (ar) تصنيع قنوات مائعة نانوية من الكالسيت
KR20220034785A (ko) 영역 선택적 증착에서 측면 필름 성장의 완화 방법
US20200328078A1 (en) Integrated in-situ dry surface preparation and area selective film deposition
JP2018535329A5 (ja)
CN114981926A (zh) 选择性沉积的方法
JP6236918B2 (ja) ナノインプリント用テンプレートの製造方法
JP7369895B2 (ja) 高度なコンタクトにおけるキャップ層形成のためのエリア選択的堆積
CN111699430B (zh) 用于光学器件增强的润湿层
WO2007072247A3 (en) An improved lift-off technique suitable for nanometer-scale patterning of metal layers
US20220310385A1 (en) Atomic layer deposition of aluminum oxide films for semiconductor devices using an aluminum alkoxide oxidizer
JPWO2019210234A5 (ja)
US20150167155A1 (en) Magnetic layer patterning by ion implantation