JPWO2020026735A1

JPWO2020026735A1 - Ｍｅｍｓデバイス

Info

Publication number: JPWO2020026735A1
Application number: JP2020534147A
Authority: JP
Inventors: 諭卓岸本; 伸介池内; 藤本　克己; 克己藤本; 木村　哲也; 哲也木村; 文弥黒川
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2018-07-30
Filing date: 2019-07-10
Publication date: 2021-08-02
Anticipated expiration: 2039-07-10
Also published as: JP7031745B2; CN112470298B; CN112470298A; US20210146402A1; US11806750B2; WO2020026735A1

Abstract

ＭＥＭＳデバイス（１０１）は、圧電体の単結晶からなる圧電層（１０）と、圧電層（１０）の第１方向（９１）の表面に配置された第１電極（１４）と、圧電層（１０）の第１方向（９１）の表面を覆うように配置された第１層としての中間層（３）とを備える。圧電層（１０）の少なくとも一部はメンブレン部（６）に含まれる。第１電極（１４）は第１層（３）に覆われると共に凹部を有する。圧電層（１０）は、第１電極（１４）の少なくとも一部に対応する位置において、第１方向（９１）とは反対側である第２方向（９２）の表面と前記凹部とを結ぶように貫通する貫通孔（１８）を有する。

Description

本発明は、ＭＥＭＳ（Micro Electro Mechanical Systems）デバイスに関するものである。

圧電薄膜デバイスと称するものが、特開２００８−２４４７２５号公報（特許文献１）に記載されている。下面電極を取り出して上面電極に電気的に接続する部分では、バイアホールと称する縦穴が形成されている。この縦穴は、圧電体薄膜と下面電極との界面まで形成されている。特許文献１では、バイアホールを形成するために、加熱したバッファードフッ酸で圧電体薄膜のエッチングが行なわれている。このエッチングは、圧電体薄膜と下面電極との界面で停止されている。

特開２００８−２４４７２５号公報

エッチングにより縦穴を形成して下面電極への電気的接続を図ろうとしても、下面電極の表面に金属酸化膜が存在する場合があり、この膜の存在によってコンタクト抵抗が大きくなる場合があった。

そこで、本発明は、ＭＥＭＳデバイスにおいてコンタクト抵抗を低減することを目的とする。

上記目的を達成するため、本発明に基づくＭＥＭＳデバイスは、圧電体の単結晶からなる圧電層と、上記圧電層の第１方向の表面に配置された第１電極と、上記圧電層の上記第１方向の表面を覆うように配置された第１層とを備え、上記第１電極は上記第１層に覆われると共に凹部を有し、上記圧電層は、上記第１電極の少なくとも一部に対応する位置において、上記第１方向とは反対側である第２方向と上記凹部とを結ぶように貫通する貫通孔を有する。

本発明によれば、第１電極からの電気的取出しを行なう際のコンタクト抵抗を低減することができる。

本発明に基づく実施の形態１におけるＭＥＭＳデバイスの断面図である。図１における貫通孔の近傍の拡大図である。本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法の第１の説明図である。本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法の第２の説明図である。本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法の第３の説明図である。本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法の第４の説明図である。本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法の第５の説明図である。本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法の第６の説明図である。本発明に基づく実施の形態１におけるＭＥＭＳデバイスの製造方法の第７の説明図である。本発明に基づく実施の形態２におけるＭＥＭＳデバイスの断面図である。本発明に基づく実施の形態３におけるＭＥＭＳデバイスの断面図である。図１１における貫通孔の近傍の拡大図である。第１電極が２種類の金属膜の積層構造である場合の貫通孔の近傍の拡大図である。

図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。

（実施の形態１）
図１および図２を参照して、本発明に基づく実施の形態１におけるＭＥＭＳデバイスについて説明する。本実施の形態におけるＭＥＭＳデバイス１０１の断面図を図１に示す。図１における貫通孔１８の近傍を拡大したところを図２に示す。ただし、説明の便宜のため、図２では、第２電極２７を取り除いて表示している。

ＭＥＭＳデバイス１０１は、メンブレン部６を有するＭＥＭＳデバイスである。メンブレン部６は、圧電デバイス１０１の中で薄くなっていて変形しやすくなっている部分である。図１に示した例では、基板１は薄肉部１ｅと厚肉部１ｆとを備える。薄肉部１ｅは厚肉部１ｆより薄くなっており、変形しやすくなっている。図１における真下から見れば、薄肉部１ｅは厚肉部１ｆによって取り囲まれている。図１に示した例では、メンブレン部６は、薄肉部１ｅを含む。厚肉部１ｆによって取り囲まれた場所に薄肉部１ｅが形成されていることによって、基板１は空間２１を有する。

ＭＥＭＳデバイス１０１は、圧電体の単結晶からなる圧電層１０と、圧電層１０の第１方向９１の表面に配置された第１電極１４と、圧電層１０の第１方向９１の表面を覆うように配置された第１層としての中間層３とを備える。ここでいう「第１方向９１」とは、ＭＥＭＳデバイス１０１の積層方向におけるいずれか一方の向きである。図１においては、矢印および符号で示すように、第１方向９１は図中の下を向く概念である。

ここでいう「圧電体」とは、たとえばＬｉＴａＯ₃、ＬｉＮｂＯ₃、ＺｎＯ、またはＰＭＮ−ＰＴのいずれかであってよい。中間層３は絶縁層である。中間層３はたとえばＳｉＯ₂などで形成されていてよい。中間層３は複数の層として設けられていてもよい。中間層３は金属層を含んでいてもよい。ＭＥＭＳデバイス１０１では、基板１としてＳＯＩ基板が用いられている。図１に示した例では、メンブレン部６は、基板１の薄肉部１ｅの他に、圧電層１０の一部と中間層３の一部とを含む。基板１は、活性層１ａと基礎部１ｂとを含み、両者の間には絶縁膜１３が介在している。圧電層１０の少なくとも一部はメンブレン部６に含まれる。第１電極１４は前記第１層に覆われると共に凹部１９を有する。圧電層１０は、第１電極１４の少なくとも一部に対応する位置において、第１方向９１とは反対側である第２方向９２の表面と凹部１９とを結ぶように貫通する貫通孔１８を有する。

ここで示す例では、圧電層１０の上面に上部電極５が形成され、圧電層１０の下面に下部電極４が形成されている。ここで示す例では、ＭＥＭＳデバイス１０１は、第２電極２７を備える。第２電極２７は、貫通孔１８の内部において、圧電層１０および凹部１９に対して接続されている。

下部電極４と第１電極１４とは図１においては別々の場所に描かれているが、両者は電気的に接続されていてよく、直接または間接的に導体によって物理的に接続されていてよい。図１に示した例では、下部電極４と第１電極１４とは断面図に表れないところで接続されている。圧電層１０の上面には電極１５が配置されている。上部電極５と電極１５との間でも、下部電極４と第１電極１４とについて上述したのと同様のことがいえる。上部電極５と電極１５とは図１においては別々の場所に描かれているが、両者は電気的に接続されていてよい。図１に示した例では、上部電極５と電極１５とは断面図に表れないところで接続されている。

図１および図２では、第１電極１４に対して接続する導体が表示されていないが、実際には貫通孔１８を通るようにして第１電極１４に対して接続する導体が配置されていてもよい。

本実施の形態では、上部電極５と下部電極２との間に電位差を与えることにより、圧電層１０を歪ませることができる。圧電デバイス１０１は、屈曲振動を利用するＰＭＵＴ（Piezoelectric Micromachined Ultrasonic Transducer）である。

本実施の形態では、第１電極１４は貫通孔１８の延長上に貫通孔１８と連通する凹部１９を有するので、第１電極１４からの電気的取出しを行なう際のコンタクト抵抗を低減することができる。

図２に示すように、第１電極１４の上面には、酸化膜１６が自然に形成されている場合がある。第１電極１４の上面を露出させる程度でエッチングをやめた場合には、第１電極１４の上面は酸化膜１６で覆われたままの状態となり、酸化膜１６によってコンタクト抵抗が増大することもなりうるが、本実施の形態では、図２に示すように、第１電極１４を掘り下げるように凹部１９が形成されているので、第１電極１４に対して電気的接続を行なう際には、酸化膜１６の影響を受けにくくコンタクト抵抗を低減することができる。

本実施の形態では、基板１が薄肉部１ｅを含んでおり、メンブレン部６が薄肉部１ｅを含んでいる構成を例示した。しかし、基板１が薄肉部１ｅを備えない構成であってもよい。言い換えれば薄肉部１ｅの厚みが０である構成である。この場合、メンブレン部６は基板１の薄肉部１ｅを含まない構成となる。この場合であっても、メンブレン部６は、圧電層１０の一部と、中間層３の一部とを含む。メンブレン部６の下面には中間層３が露出していてもよい。

本実施の形態で示したように、貫通孔１８の内部において、凹部１９に対して接続される第２電極２７を備えてもよい。この構成を採用することにより、第１電極１４からの電気的取出しを容易に行なうことができる。

（製造方法）
本実施の形態におけるＭＥＭＳデバイスの製造方法について説明する。

まず、図３に示すように、圧電単結晶基板１７を用意する。圧電単結晶基板１７は、たとえばＬｉＴａＯ₃またはＬｉＮｂＯ₃によって形成された基板であってよい。次に、圧電単結晶基板１７の一方の面において、下部電極４および第１電極１４を成膜によって形成し、所望の形状にパターニングする。下部電極４および第１電極１４は、Ｐｔなどによって形成してよい。圧電単結晶基板１７と下部電極４および第１電極１４との界面には、密着層としてＴｉ層などが介在していてもよい。

図４に示すように、下部電極４を覆うように中間層３を形成する。中間層３は、ＳｉＯ₂などによって形成されたものであってよい。中間層３を一旦形成した後で、ＣＭＰ（Chemical Mechanical Polishing）によって中間層３の表面を平坦化する。

図５に示すように、この構造体を基板１と貼り合わせる。この貼合せは、中間層３が基板１と接するように行なわれる。貼り合わせた結果、図６に示すようになる。中間層３と基板１とが接合する界面に金属層が介在していてもよい。基板１はシリコン基板であってよい。基板１の内部にも中間層が配置されていてもよい。中間層３は、基板１の一部を熱酸化して形成されたものであってよい。

圧電単結晶基板１７を研磨したり、剥離したり、または両方の工程を経たりして所望の膜厚まで薄くする。圧電単結晶基板１７を研磨によって薄くするための方法としては、グラインド、ＣＭＰなどを採用してよい。剥離によって薄くする場合は、圧電単結晶基板１７に予めイオン注入法により剥離層を設けておく。この場合、イオン注入のパワー、深さなどを制御することによって、所望の分極を得ることができる。さらに、結晶性の回復のため、または、分極の制御のためにアニールを行なってもよい。

図７に示すように、圧電単結晶基板１７の上面に上部電極５を成膜し、所望の形状にパターニングする。上部電極５は、Ｐｔなどによって形成してよい。圧電単結晶基板１７と上部電極５との界面には、密着層としてＴｉ層などが介在していてもよい。

図８に示すように、第１電極１４から電気的接続を取り出すために、エッチングにより貫通孔１８を形成する。貫通孔１８は、圧電単結晶基板１７を貫通する。この貫通孔１８を形成する際に、第１電極１４も少し掘り下げる。第１電極１４に電気的に接続するような配線を貫通孔１８に形成してもよい。

圧電単結晶基板１７、中間層３、基板１を所望の形状にパターニングする。図９に矢印９５で示すように、基板１の一部または全部をＤＲＩＥ（Deep Reactive-Ion Etching）によって除去することによって、メンブレン部６を形成する。さらにメンブレン部６の下面において絶縁膜１３を除去し、第２電極２７を形成することによって、図１に示したＭＥＭＳデバイス１０１を得ることができる。

なお、メンブレン部６の下面において絶縁膜１３を残した構造としてもよい。
（実施の形態２）
図１０を参照して、本発明に基づく実施の形態２におけるＭＥＭＳデバイスについて説明する。本実施の形態におけるＭＥＭＳデバイス１０２の断面図を図１０に示す。図１０における貫通孔１８の近傍を拡大したところは図２と同じである。ＭＥＭＳデバイス１０２は、バルク波を用いるＭＥＭＳデバイスである。ＭＥＭＳデバイス１０２は、実施の形態１で説明したＭＥＭＳデバイス１０１と同様に、貫通孔１８を有し、第１電極１４は、貫通孔１８の延長上に貫通孔１８と連通する凹部１９を有する。

本実施の形態においても、圧電層１０が貫通孔１８を有し、第１電極１４は、貫通孔１８の延長上に貫通孔１８と連通する凹部１９を有するので、第１電極１４からの電気的取出しを行なう際に、コンタクト抵抗を低減することができる。

（実施の形態３）
図１１を参照して、本発明に基づく実施の形態３におけるＭＥＭＳデバイスについて説明する。本実施の形態におけるＭＥＭＳデバイス１０３の断面図を図１１に示す。図１１における貫通孔１８の近傍を拡大したところを図１２に示す。ＭＥＭＳデバイス１０３は、板波を用いるＭＥＭＳデバイスである。ただし、ここでいう「板波」とは、励振される板波の波長を１λとした場合に、膜厚１λ以下の圧電薄板に励振される種々の波を総称している。ＭＥＭＳデバイス１０３においては、圧電層１０の上面に櫛形電極２５と電極１５とが配置されている。電極１５は櫛形電極２５と電気的に接続されていてよい。

圧電層１０の下面には、第１電極としてグランド導体２６が配置されている。
圧電層１０は貫通孔１８を有し、第１電極としてのグランド導体２６は、貫通孔１８の延長上に貫通孔１８と連通する凹部１９を有する。凹部１９は、図１２に示すように第１電極の端に設けられた切欠きであってもよい。グランド導体２６は浮き電極として用いてもよい。

これまでに説明してきた各実施の形態に共通することとして、以下のことがいえる。前記第１電極は、前記圧電体よりもエッチングレートが低いことが好ましい。この構成を採用することにより、第１電極において過剰に除去することなく、必要な凹部を形成するのみでエッチングを終了することが容易となる。

前記第１電極は、エピタキシャル成長層であることが好ましい。第１電極がエピタキシャル成長層であれば、エッチングの際にサイドエッチが生じにくいので、良好な凹部を形成しやすくなる。

第１電極が２以上の金属膜の積層体であってもよい。第１電極は、たとえばＴｉとＮｉとの２層構造であることが考えられる。Ｔｉ膜は密着層として形成され、Ｔｉ膜の上に重ねてＮｉ膜を成長させることが考えられる。Ｎｉ膜はエピタキシャル成長によって形成してもよい。第１電極がＴｉとＮｉとの２層構造である場合には、貫通孔１８の近傍はたとえば図１３に示すようになる。貫通孔１８の延長上に形成された凹部１９は、密着層として形成されたＴｉ膜１４ｂを貫通し、Ｎｉ膜１４ａに入り込むように形成されている。第１電極は、３層構造としてもよい。第１電極は、抵抗率が小さい金属としてたとえばＡｌ膜またはＰｔ膜を含む構造であってもよい。第１電極を３層構造とする場合には、Ｔｉ膜およびＮｉ膜に加えてＡｌ膜またはＰｔ膜を含んでいてよい。

図１３に示すように、前記第１電極は、Ｎｉ膜１４ａと、Ｎｉ膜１４ａの圧電層１０側に配置されたＴｉ膜１４ｂとを含む積層構造であり、凹部１９はＴｉ膜１４ｂを貫通しており、凹部１９の底はＮｉ層１４ａの中にあることが好ましい。言い換えれば、凹部１９の表面は、積層方向において、Ｎｉ膜１４ａとＴｉ膜１４ｂとの境界面よりも下方に位置することが好ましい。この構成を採用することにより、Ｎｉ層１４ａとの間の電気的接続を確保しやすくなり、コンタクト抵抗を低減することができる。

なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。

１基板、１ａ活性層、１ｂ基礎部、１ｅ薄肉部、１ｆ厚肉部、３中間層、４下部電極、５上部電極、６メンブレン部、１０圧電層、１３絶縁膜、１４第１電極、１４ａＮｉ膜、１４ｂＴｉ膜、１５電極、１６酸化膜、１７圧電単結晶基板、１８貫通孔、１９凹部、２１空間、２５櫛形電極、２６グランド導体、２７第２電極、９１第１方向、９２第２方向、９５（ＤＲＩＥを表す）矢印、１０１，１０２，１０３ＭＥＭＳデバイス。

Claims

圧電体の単結晶からなる圧電層と、
前記圧電層の第１方向の表面に配置された第１電極と、
前記圧電層の前記第１方向の表面を覆うように配置された第１層とを備え、
前記第１電極は前記第１層に覆われると共に凹部を有し、
前記圧電層は、前記第１電極の少なくとも一部に対応する位置において、前記第１方向とは反対側である第２方向の表面と前記凹部とを結ぶように貫通する貫通孔を有する、ＭＥＭＳデバイス。
前記第１電極は、前記圧電体よりもエッチングレートが低い、請求項１に記載のＭＥＭＳデバイス。
前記第１電極は、エピタキシャル成長層である、請求項１または２に記載のＭＥＭＳデバイス。
前記貫通孔の内部において、前記凹部に対して接続される第２電極を備える、請求項１から３のいずれかに記載のＭＥＭＳデバイス。
前記第１電極は、Ｎｉ膜と、前記Ｎｉ膜の前記圧電層側に配置されたＴｉ膜とを含む積層構造であり、前記凹部の表面は、積層方向において、前記Ｎｉ膜と前記Ｔｉ膜との境界面よりも下方に位置する、請求項１から４のいずれかに記載のＭＥＭＳデバイス。