CN115332435A - 一种含有双极性压电结构的pmut器件及其制备方法 - Google Patents
一种含有双极性压电结构的pmut器件及其制备方法 Download PDFInfo
- Publication number
- CN115332435A CN115332435A CN202210977055.2A CN202210977055A CN115332435A CN 115332435 A CN115332435 A CN 115332435A CN 202210977055 A CN202210977055 A CN 202210977055A CN 115332435 A CN115332435 A CN 115332435A
- Authority
- CN
- China
- Prior art keywords
- layer
- polarity
- piezoelectric
- electrode layer
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000002161 passivation Methods 0.000 claims abstract description 51
- 230000007704 transition Effects 0.000 claims abstract description 34
- 238000000151 deposition Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000007772 electrode material Substances 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 8
- 239000010453 quartz Substances 0.000 claims description 8
- 239000011787 zinc oxide Substances 0.000 claims description 8
- 239000012811 non-conductive material Substances 0.000 claims description 7
- 239000002033 PVDF binder Substances 0.000 claims description 6
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 414
- 239000002356 single layer Substances 0.000 abstract description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 7
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000007935 neutral effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005284 excitation Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
本发明提供一种含有双极性压电结构的PMUT器件的制备方法,包括1)提供第一衬底,在衬底表面形成底电极层;2)形成压电层,包括依次形成的第一极性压电层和第二极性压电层;3)依次沉积第一钝化层和顶电极层,并图形化所述顶电极层;4)形成第一通孔,沉积支撑层,5)刻蚀支撑层,形成第一开口和第二开口;6)提供第二衬底,并将结构翻转,使第二衬底与所述支撑层键合,第一开口形成空腔,去除第一衬底。本发明的制备方法采用两种电学连接方式,制备获得的PMUT器件中,其压电层为单层双极性膜,具有无过渡区的特点,可以最大化有效工作区域,另外,该制备工艺简单,开孔数量少,布线面积小,PMUT的阵列密度大幅提高。
Description
技术领域
本发明属于PMUT器件技术领域,特别是涉及一种含有双极性压电结构的PMUT器件及其制备方法。
背景技术
压电式微机械超声换能器(Piezoelectric Micromachined UltrasoundTransducer,PMUT)是在传统的压电块体型超声换能器基础上发展起来的,传统块体型通常采用d33厚度振动模式,谐振频率主要依赖于压电材料厚度,而PMUT是MEMS工艺下,通常依靠压电材料与电极材料等构成的振动薄膜进行d31模式的机械振动,由此产生并传播机械弹性波,谐振频率与薄膜的尺寸、厚度等都有关系,目前PMUT结构由于振动薄膜通常采用单层压电层结构,其振动位移小,机电转换效率低,在应用上受到一定的限制。因此提高单位电激励下的压电振动薄膜的最大振动位移具有重要意义。
为了提高振动位移,通常采用双压电层的振膜结构,相比于单压电层,相当于增加了一个振动驱动源。双压电层想要达到振动幅度累加的效果,须在两层压电层上施加相反的电场,且整个振动薄膜结构的中性层位置须控制在两层压电层之间,以防驱动效果的相互抵消。施加反向电场时需要在两压电层之间以及其他两个面铺设电极,形成五层叠加的“三明治”结构,这样会带来很多工艺问题,比如增加引线孔数量,增加了布线面积,工艺要求也相应上升。
因此,需要对双层驱动形式进行改进,而加工单层的但极性相反的薄膜理论上可以达到这种效果,这种自带相反极性的薄膜可以在只铺设上下两个电极的情况下,产生振动弯矩加倍的效果。但是,目前制备单层双极性压电薄膜所采取的工艺方法难以抑制薄膜极性过渡区的产生,从而使得压电薄膜的内出现非理想的工作区,降低了双极性膜的有效工作体积。
因此,开发一种新的含有双极性压电结构的PMUT器件及其制备方法,有利于快速推进PMUT发展,加快超声检测领域的技术革新。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种含有双极性压电结构的PMUT器件及其制备方法,用于解决现有技术中工艺复杂、效率不足的问题。
为实现上述目的及其他相关目的,本发明提供一种含有双极性压电结构的PMUT器件的制备方法,所述制备方法至少包括:
1)提供第一衬底,在所述第一衬底表面形成底电极层;
2)在所述底电极层表面形成压电层,所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层;
3)于所述第二极性压电层表面依次沉积第一钝化层和顶电极层,并图形化所述顶电极层;
4)刻蚀所述第一钝化层、所述第二极性压电层及所述第一极性压电层,形成暴露所述底电极层的第一通孔,于所述第一钝化层和所述顶电极层表面及所述第一通孔中沉积支撑层;
5)刻蚀所述支撑层,形成暴露所述顶电极层的第一开口和暴露所述第一钝化层的第二开口;
6)提供第二衬底,并将步骤5)获得的结构翻转,使所述第二衬底与所述支撑层键合,所述第一开口形成空腔,去除所述第一衬底。
优选地,所述步骤1)中,形成所述底电极层之前还包括在所述第一衬底表面形成过渡层的步骤,所述过渡层的材料包括压电材料或者氧化硅中的一种或两种的组合。
优选地,所述第一极性压电层和第二极性压电层的极性相反,所述第一极性压电层的取向向上,则所述第二极性压电层的极性取向向下;所述第一极性压电层的取向向下,则所述第二极性压电层的极性取向向上。
优选地,所述第一极性压电层的材料包括AlN、PZT、石英、PVDF、ZnO中的一种,所述第二极性压电层的材料包括AlN、PZT、石英、PVDF、ZnO中的一种。
优选地,所述步骤2)中,在制备所述第一极性压电层之后和制备所述第二极性压电层之前还包括在所述第一极性压电层表面形成图形化的绝缘层或者绝缘层和中间电极层的叠层的步骤。
优选地,所述步骤2)中,通过键合法、外延法或者溅射法将所述第二极性压电层形成于所述第一极性压电层表面。
优选地,所述步骤4)中还包括刻蚀所述第一钝化层和所述第二极性压电层,形成暴露所述中间电极层的第二通孔的步骤,所述第二通孔中沉积所述支撑层。
优选地,所述支撑层由导电材料构成,所述PMUT器件通过所述支撑层形成向下的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
优选地,所述支撑层由非导电材料构成,则完成所述步骤6)之后,还包括:
图形化所述底电极层,于所述底电极层和所述第一极性压电层表面形成第二钝化层;
刻蚀,分别形成暴露所述底电极层、中间电极层和顶电极层的通孔;
在所述通孔中沉积电极材料,所述PMUT器件通过所述电极材料形成向上的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
优选地,所述步骤6)中,在将所述步骤5)获得的结构翻转之前,还包括在所述第一开口和所述第二开口中沉积牺牲层的步骤,所述第二衬底与所述支撑及所述牺牲层键合之后,将所述牺牲层腐蚀去除。
本发明还一种含有双极性压电结构的PMUT器件,所述器件至少包括:
第一钝化层;
压电层和底电极层,依次位于所述第一钝化层表面,所述压电层包括依次位于所述第一钝化层表面的第二极性压电层和第一极性压电层;
第一通孔,贯穿所述所述第一钝化层、所述第二极性压电层及所述第一极性压电层;
具有第一开口和第二开口的支撑层,位于所述第一钝化层和第二衬底之间,且填充于所述第一通孔中,所述第一开口形成空腔;
顶电极层,形成于所述第一钝化层远离所述第二极性压电层的表面且所述顶电极层位于空腔中。
优选地,所述器件还包括过渡层,所述过渡层形成于所述底电极层远离所述第一极性压电层的表面,所述过渡层的厚度不大于30nm,所述过渡层的材料包括压电材料或者氧化硅中的一种或两种的组合。
优选地,所述底电极层的材料包括Pt、Mo、W、Al及Ti中的一种或多种的组合,厚度介于150nm~300nm之间,所述顶电极层的材料包括Pt、Mo、W、Al及Ti中的一种或多种的组合,厚度介于150nm~300nm之间。
优选地,所述第一极性压电层和第二极性压电层的极性相反,所述第一极性压电层的取向向上,则所述第二极性压电层的极性取向向下;所述第一极性压电层的取向向下,则所述第二极性压电层的极性取向向上。
优选地,所述第一极性压电层的厚度介于0.5um~4um之间,第二极性压电层的厚度介于0.5um~4um之间。
优选地,所述器件还包括图形化的绝缘层或者绝缘层和中间电极层的叠层,所述绝缘层或者绝缘层和中间电极层的叠层形成于所述第一极性压电层和所述第二极性压电层之间,所述绝缘层的厚度不大于30nm,所述中间电极层的厚度介于30nm~100nm之间。
优选地,所述器件还包括第二通孔,所述第二通孔贯穿所述第一钝化层和所述第二极性压电层,所述支撑层还填充于所述第二通孔中。
优选地,所述支撑层由导电材料构成,所述PMUT器件通过所述支撑层形成向下的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
优选地,所述支撑层由非导电材料构成,所述底电极层为图形化的底电极层,所述器件还包括:
第二钝化层,形成于所述底电极层和所述第一极性压电层表面;
通孔,分别贯穿停止至所述底电极层、中间电极层和顶电极层表面;
电极材料,沉积于所述通孔中,所述PMUT器件通过所述电极材料形成向上的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
优选地,所述支撑层的厚度介于2um~10um之间。
如上所述,本发明提供一种含有双极性压电结构的PMUT器件的制备方法,所述制备方法至少包括1)提供第一衬底,在衬底表面形成底电极层;2)形成压电层,所述压电层包括依次形成的第一极性压电层和第二极性压电层;3)依次沉积第一钝化层和顶电极层,并图形化所述顶电极层;4)形成第一通孔,沉积支撑层,5)刻蚀支撑层,形成第一开口和第二开口;6)提供第二衬底,并将结构翻转,使第二衬底与所述支撑层键合,第一开口形成空腔,去除第一衬底。本发明的制备方法采用两种电学连接方式,制备获得的PMUT器件中,其压电层为单层双极性膜,具有无过渡区的特点,可以最大化有效工作区域,另外,该制备工艺简单,开孔数量少,布线面积小,PMUT的阵列密度大幅提高。
附图说明
图1~图12为本发明含有双极性压电结构的PMUT器件的制备方法各步骤呈现的结构示意图。其中。图9a、图9b和图12为本发明含有双极性压电结构的PMUT器件结构图。
元件标号说明
1 第一衬底
2 底电极层
3 过渡层
4 压电层
41 第一极性压电层
42 第二极性压电层
51 绝缘层
52 中间电极层
6 第一钝化层
7 顶电极层
81 第一通孔
82 第二通孔
83 通孔
9 支撑层
91 第一开口
92 第二开口
10 第二衬底
11 第二钝化层
12 牺牲层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅附图。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种含有双极性压电结构的PMUT器件的制备方法,所述制备方法包括如下步骤:
首先执行步骤1),如图1所示,提供第一衬底1,在所述第一衬底表面形成底电极层2。
作为示例,所述第一衬底1的材料一般为硅基衬底、氧化硅衬底或CMOS基底。
作为示例,所述底电极层2的材料可以选择Pt、Mo、W、Al、Ti等金属,厚度一般为150~300nm之间,例如,可以是150nm、180nm、200nm、220nm、250nm、280nm等等。
优选地,如图1所示,在形成所述底电极层2之前还可以包括在所述第一衬底1表面形成过渡层3的步骤,即所述过渡层3形成于所述底电极层2和所述第一衬底1之间,所述过渡层3材料可以是压电材料或氧化硅等,厚度约为0~30nm(例如,可以是10nm、15nm、20nm、25nm等),该层可以作为种子层保护上层压电材料生长,也可作为后续所述底电极层2的保护层。
然后执行步骤2),如图2所示,在所述底电极层2表面形成压电层4,所述压电层4包括依次形成于所述底电极层2表面的第一极性压电层41和第二极性压电层42。
作为示例,第一极性压电层41采用AlN(aluminum nitride)、PZT(lead zirconatetitanate)、石英(quartz)、PVDF(polyvinylidene fluoride)、ZnO(zinc oxide)等材料,生长厚度一般为0.5~4um之间,第一极性压电层41的极性取向向上或向下。
作为示例,所述第二极性压电层42的材料可以是AlN(aluminum nitride)、PZT(lead zirconate titanate)、石英(quartz)、PVDF(polyvinylidene fluoride)、ZnO(zincoxide)等。若使用压电单晶材料,须保证晶体结构c轴向下或向上,压电多晶如PZT则要保证其极化方向向下或与下压电材料极性相对,厚度通常为0.5~4um。
总之,所述第一极性压电层41和第二极性压电层42的极性需相反,若所述第一极性压电层41的取向向上,则所述第二极性压电层42的极性取向向下;若所述第一极性压电层41的取向向下,则所述第二极性压电层42的极性取向向上。
作为优选的方案,如图2所示,本步骤中,在制备所述第一极性压电层41之后和制备所述第二极性压电层42之前还包括在所述第一极性压电层41表面形成图形化的绝缘层51或者绝缘层51和中间电极层52的叠层的步骤。即所述绝缘层51或者绝缘层51和中间电极层52的叠层形成于所述第一极性压电层41和所述第二极性压电层42之间。
所述绝缘层51的材料可以是氧化硅、氮化硅等,用于保护压电层表面,该层也用于调节振动膜结构中性层位置,以避免振动薄膜的中性层位置处在所述第一极性压电层或者第二极性压电层中,导致极性之间在相反激励下的相互抵消,其厚度可为0~30nm(例如,可以是10nm、15nm、20nm、25nm等)。绝缘层51上方也可沉积金属导电材料用作中间电极层52,增加一路输出信号,通过连接矫正电路提升PMUT信号接受灵敏度,厚度一般为30~100nm。生长过后,对绝缘层51及中间电极层52进行图形化处理,避免电学短路。
如果第一极性压电层41表面不制作绝缘层51或者绝缘层51和中间电极层52的叠层,则可以利用键合法将所述第二极性压电层42形成于所述第一极性压电层41表面。具体为:首先在一临时基底上生长第二极性压电层42,将生长有第二极性压电层42的临时基底翻转180度,使所述第二极性压电层42处于下方,以便于第二极性压电层42与第一极性压电层41键合,翻转后的第二极性压电层42的极性需要和第一极性压电层41的极性相反,键合后,进行机械减薄、化学腐蚀将临时基底去除,最终形成的结构中所述第一极性压电层41是直接接触键合的。
如果第一极性压电层41表面制作绝缘层51或者绝缘层51和中间电极层52的叠层,则可以利用外延法或者溅射法将所述第二极性压电层42形成于所述第一极性压电层41表面。如图2所示为第一极性压电层41表面制作有绝缘层51和中间电极层52的叠层的示意图,具体为:在所述第一极性压电层41和中间电极层52表面通过工艺控制,如控制气体流量(氧气、氮气、惰性气体等),沉积覆盖所述第一极性压电层41和中间电极层52的第二极性压电层42。
需要说明的是,形成第二极性压电层42后,实际上,第一极性压电层41和第二极性压电层42的界面是融为一体的,只是压电层4整体上上部和下部的极性相反而已,因此,本发明制作的压电层4可以称之为单层双极性压电膜,且压电膜内部无过渡区。
接着执行步骤3),如图3a所示,于所述第二极性压电层42表面依次沉积第一钝化层6和顶电极层7,并图形化所述顶电极层7。
作为示例,第一钝化层6通常为氧化硅等材料,但不限于此,厚度约0~30nm,所述顶电极层7可选用Pt、Mo、W、Al、Ti等金属材料,厚度一般为150~300nm。
需要说明的是,图3b也是本步骤获得的结构,即,图3a和图3b为相同结构在不同位置的纵剖面图。形成的顶电极层7包括中间电极层(可以为圆形)和边缘电极层(可以是条状结构),边缘电极层便于将中间电极层的电性引出。
接着执行步骤4),如图4a所示,刻蚀所述第一钝化层6、所述第二极性压电层42及所述第一极性压电层41,形成暴露所述底电极层2的第一通孔81,于所述第一钝化层6和所述顶电极层7表面及所述第一通孔81中沉积支撑层9。
所述支撑层9的生长厚度决定了空腔深度,厚度约为2~10um,例如,可以是3um、5um、8um、10um等等。
本实施例中,选用导电材料(如Pt、Mo、W、Al、Ti等)作为所述支撑层9的材料,导电的支撑层9可以提供与后续第二衬底10之间的电学连接。
具体的,形成支撑9的过程包括:首先生长较厚的支撑层9,然后平坦化支撑层9材料,平坦化包括机械减薄以及化学腐蚀。通常采用CMP加工方法进行平坦化。
作为示例,本步骤中,还可以包括刻蚀所述第一钝化层6和所述第二极性压电层42,形成暴露所述中间电极层52的第二通孔82的步骤,所述支撑层9还沉积填充进所述第二通孔82中。填充在所述第二通孔82中的支撑层9作为后续中间电极层52的电性引出,所述第一通孔81中的支撑层9则作为后续底电极层2的电性引出。
同样的,图4b也是本步骤获得的结构,即,图4a和图4b为相同结构在不同位置的纵剖面图。
再执行步骤5),如图5a所示,刻蚀所述支撑层9,形成暴露所述顶电极层7的第一开口91和暴露所述第一钝化层6的第二开口92。
同理,图5b也是本步骤获得的结构,即,图5a和图5b为相同结构在不同位置的纵剖面图,因此,图5b由于剖面图位置原因,无法展示第二开口92,但是应该知晓第二开口92的存在。
所述第一开口91可以在后续形成空腔,所述第二开口92可以隔开用于引出底电极层2电性的支撑层9和用于引出顶电极层7电性的支撑层9,避免短路。
最后执行步骤6),如图9a所示,提供第二衬底10,并将步骤5)获得的结构翻转,使所述第二衬底10与所述支撑层9键合,所述第一开口91形成空腔,去除所述第一衬底10。
作为示例,所述第二衬底10的材料一般为硅基材料、氧化铝等。
作为示例,可以通过机械减薄的方式去除所述第一衬底10,并通过化学腐蚀平坦化其表面,降低上表面粗糙度。作为优选的方式,去除所述第一衬底10后,暴露出来的是过渡层3,顶层过渡层3可用来保护所述底电极层2,过渡层3充当了钝化层作用。
作为优选的方案,本步骤中,如图6a所示,在将所述步骤5)获得的结构翻转之前,还包括在所述第一开口91和所述第二开口92中沉积牺牲层12的步骤,然后请参照图7a,将所述第二衬底10与所述支撑层9及所述牺牲层12键合,最后,如图8a所示,通过在所述第二衬底10中打孔(未予以图示)引入腐蚀液将所述牺牲层12腐蚀去除。通过在所述第一开口91和所述第二开口92中沉积所述牺牲层12,可以使得所述第二衬底10和所述支撑层9键合更加稳固。
其中,图6b和图6a为同一结构在不同位置的剖面图,图7b和图7a为同一结构在不同位置的剖面图,图8b和图8a为同一结构在不同位置的剖面图,图9b和图9a为同一结构在不同位置的剖面图。
还需要说明的是,所述过渡层、所述底电极层、所述第一极性压电层、所述第二极性压电层、所述绝缘层、所述中间电极层以及所述第一钝化层和所述顶电极层的厚度可以在一定范围内调节,但最终要使得工作过程中中性层的位置处于所述第一极性压电层和第二极性压电层之间的界面上,以免极性之间在相反激励下相互抵消。
由于本实施例采用的是导电材料作为的支撑层9的材料,因此,完成步骤6)后获得的PMUT器件可以直接通过所述支撑层9形成向下的电学连接,以分别引出所述底电极层2、所述中间电极层52及所述顶电极层7的电性。
实施例二
本实施例提供一种含有双极性压电结构的PMUT器件的制备方法,该方法与实施例一的制备方法区别在于,本实施例中的支撑层9材料采用的是非导电材料,在完成步骤6)之后还需要进行上表面的处理,以形成向上的电学连接。为了图示更清晰,将在图9b展示的结构基础上进行后续工艺的结构展示。所述制备方法包括如下步骤:
首先,执行实施例一中的步骤1)至步骤6),所述支撑层9由非导电材料构成。
然后,如图10所示,图形化所述底电极层2,如图11所示,于所述底电极层2和所述第一极性压电层41表面形成第二钝化层11。
作为优选的方案,底电极层2表面覆盖有过渡层3,图形化底电极层2的同时,将所述过渡层3图形化,请参照图10。
作为示例,第二钝化层11通常为氧化硅等材料,但不限于此,厚度一般不大于30nm。
接着,如图12所示,进行刻蚀,分别形成暴露所述底电极层2、中间电极层52和顶电极层7的通孔83。
最后,在所述通孔83中沉积电极材料,所述PMUT器件通过所述电极材料形成向上的电学连接,以分别引出所述底电极层2、所述中间电极层52及所述顶电极层7的电性。
为图示方便,所述电极材料没有展示出来。
实施例三
本实施例提供一种含有双极性压电结构的PMUT器件,如图9a所示,所述器件包括但不限于利用实施例一中的制备方法制备获得,所述器件包括如下:
第一钝化层6;
压电层4和底电极层2,依次位于所述第一钝化层6表面,所述压电层4包括依次位于所述第一钝化层6表面的第二极性压电层42和第一极性压电层41;
第一通孔81,贯穿所述所述第一钝化层6、所述第二极性压电层42及所述第一极性压电层41;
具有第一开口91和第二开口92的支撑层9,位于所述第一钝化层6和第二衬底10之间,且填充于所述第一通孔81中,所述第一开口91形成空腔;
顶电极层7,形成于所述第一钝化层6远离所述第二极性压电层42的表面且所述顶电极层7位于所述空腔中。
作为示例,所述器件还包括过渡层3,所述过渡层3形成于所述底电极层2远离所述第一极性压电层41的表面,所述过渡层3的厚度不大于30nm,所述过渡层3的材料包括压电材料或者氧化硅中的一种或两种的组合。
作为示例,所述底电极层2的材料包括Pt、Mo、W、Al及Ti中的一种或多种的组合,厚度介于150nm~300nm之间,所述顶电极层2的材料包括Pt、Mo、W、Al及Ti中的一种或多种的组合,厚度介于150nm~300nm之间。
作为示例,所述第一极性压电层41和第二极性压电层42的极性相反,所述第一极性压电层41的取向向上,则所述第二极性压电层42的极性取向向下;所述第一极性压电层41的取向向下,则所述第二极性压电层42的极性取向向上。
作为示例,所述第一极性压电层41的厚度介于0.5um~4um之间,第二极性压电层42的厚度介于0.5um~4um之间。
作为示例,所述器件还包括图形化的绝缘层51或者绝缘层51和中间电极层52的叠层,所述绝缘层51或者绝缘层51和中间电极层52的叠层形成于所述第一极性压电层41和所述第二极性压电层42之间,所述绝缘层51的厚度不大于30nm,所述中间电极层52的厚度介于30nm~100nm之间。
作为示例,所述器件还包括第二通孔82,所述第二通孔82贯穿所述第一钝化层6和所述第二极性压电层42,所述支撑层9还填充于所述第二通孔82中。
作为示例,所述支撑层9的厚度介于2um~10um之间。
本实施例中,所述支撑层9由导电材料构成,所述PMUT器件通过导电的所述支撑层9形成向下的电学连接,以分别引出所述底电极层2、所述中间电极层52及所述顶电极层7的电性。
本实施例也可参考附图9b,图9a和图9b为同一结构不同位置的剖面图。
对含有双极性压电结构的PMUT器件的其他介绍还请参考实施例一制备方法的描述,出于简洁的目的不再赘述。
实施例四
本实施例提供一种含有双极性压电结构的PMUT器件,如图12所示,所述器件包括但不限于利用实施例二中的制备方法制备获得。本实施例与实施例三的区别在于,本实施例中的支撑层9材料采用的是非导电材料,在实施例三的结构基础上还包括对上表面的处理后形成的结构层,形成向上的电学连接。为了图示更清晰,将在图9b展示的结构基础上进行上表面结构层的展示。
请参照附图12,所述底电极层2为图形化的底电极层2。当然,作为优选的方案,底电极层2表面具有过渡层3,则过渡层3也为图形化的过渡层3。
所述器件还包括:
第二钝化层11,形成于所述底电极层2和所述第一极性压电层41表面;
通孔83,分别贯穿停止至所述底电极层2、中间电极层52和顶电极层7表面;
电极材料,沉积于所述通孔83中,所述PMUT器件通过所述电极材料形成向上的电学连接,以分别引出所述底电极层2、所述中间电极层52及所述顶电极层7的电性。
为图示方便,通孔中的所述电极材料没有展示出来。
综上所述,本发明提供一种含有双极性压电结构的PMUT器件的制备方法,所述制备方法至少包括1)提供第一衬底,在衬底表面形成底电极层;2)形成压电层,所述压电层包括依次形成的第一极性压电层和第二极性压电层;3)依次沉积第一钝化层和顶电极层,并图形化所述顶电极层;4)形成第一通孔,沉积支撑层,5)刻蚀支撑层,形成第一开口和第二开口;6)提供第二衬底,并将结构翻转,使第二衬底与所述支撑层键合,第一开口形成空腔,去除第一衬底。本发明的制备方法采用两种电学连接方式,制备获得的PMUT器件中,其压电层为单层双极性膜,具有无过渡区的特点,可以最大化有效工作区域,另外,该制备工艺简单,开孔数量少,布线面积小,PMUT的阵列密度大幅提高。
所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (20)
1.一种含有双极性压电结构的PMUT器件的制备方法,其特征在于,所述制备方法至少包括:
1)提供第一衬底,在所述第一衬底表面形成底电极层;
2)在所述底电极层表面形成压电层,所述压电层包括依次形成于所述底电极层表面的第一极性压电层和第二极性压电层;
3)于所述第二极性压电层表面依次沉积第一钝化层和顶电极层,并图形化所述顶电极层;
4)刻蚀所述第一钝化层、所述第二极性压电层及所述第一极性压电层,形成暴露所述底电极层的第一通孔,于所述第一钝化层和所述顶电极层表面及所述第一通孔中沉积支撑层;
5)刻蚀所述支撑层,形成暴露所述顶电极层的第一开口和暴露所述第一钝化层的第二开口;
6)提供第二衬底,并将步骤5)获得的结构翻转,使所述第二衬底与所述支撑层键合,所述第一开口形成空腔,去除所述第一衬底。
2.根据权利要求1所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述步骤1)中,形成所述底电极层之前还包括在所述第一衬底表面形成过渡层的步骤,所述过渡层的材料包括压电材料或者氧化硅中的一种或两种的组合。
3.根据权利要求1所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述第一极性压电层和第二极性压电层的极性相反,所述第一极性压电层的取向向上,则所述第二极性压电层的极性取向向下;所述第一极性压电层的取向向下,则所述第二极性压电层的极性取向向上。
4.根据权利要求1所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述第一极性压电层的材料包括AlN、PZT、石英、PVDF、ZnO中的一种,所述第二极性压电层的材料包括AlN、PZT、石英、PVDF、ZnO中的一种。
5.根据权利要求1所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述步骤2)中,在制备所述第一极性压电层之后和制备所述第二极性压电层之前还包括在所述第一极性压电层表面形成图形化的绝缘层或者绝缘层和中间电极层的叠层的步骤。
6.根据权利要求1所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述步骤2)中,通过键合法、外延法或者溅射法将所述第二极性压电层形成于所述第一极性压电层表面。
7.根据权利要求5所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述步骤4)中还包括刻蚀所述第一钝化层和所述第二极性压电层,形成暴露所述中间电极层的第二通孔的步骤,所述第二通孔中沉积所述支撑层。
8.根据权利要求7所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述支撑层由导电材料构成,所述PMUT器件通过所述支撑层形成向下的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
9.根据权利要求7所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述支撑层由非导电材料构成,则完成所述步骤6)之后,还包括:
图形化所述底电极层,于所述底电极层和所述第一极性压电层表面形成第二钝化层;
刻蚀,分别形成暴露所述底电极层、中间电极层和顶电极层的通孔;
在所述通孔中沉积电极材料,所述PMUT器件通过所述电极材料形成向上的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
10.根据权利要求1所述的含有双极性压电结构的PMUT器件的制备方法,其特征在于:所述步骤6)中,在将所述步骤5)获得的结构翻转之前,还包括在所述第一开口和所述第二开口中沉积牺牲层的步骤,所述第二衬底与所述支撑层及所述牺牲层键合之后,将所述牺牲层腐蚀去除。
11.一种含有双极性压电结构的PMUT器件,其特征在于,所述器件至少包括:
第一钝化层;
压电层和底电极层,依次位于所述第一钝化层表面,所述压电层包括依次位于所述第一钝化层表面的第二极性压电层和第一极性压电层;
第一通孔,贯穿所述所述第一钝化层、所述第二极性压电层及所述第一极性压电层;
具有第一开口和第二开口的支撑层,位于所述第一钝化层和第二衬底之间,且填充于所述第一通孔中,所述第一开口形成空腔;
顶电极层,形成于所述第一钝化层远离所述第二极性压电层的表面且所述顶电极层位于空腔中。
12.根据权利要求11所述的含有双极性压电结构的PMUT器件,其特征在于:所述器件还包括过渡层,所述过渡层形成于所述底电极层远离所述第一极性压电层的表面,所述过渡层的厚度不大于30nm,所述过渡层的材料包括压电材料或者氧化硅中的一种或两种的组合。
13.根据权利要求11所述的含有双极性压电结构的PMUT器件,其特征在于:所述底电极层的材料包括Pt、Mo、W、Al及Ti中的一种或多种的组合,厚度介于150nm~300nm之间,所述顶电极层的材料包括Pt、Mo、W、Al及Ti中的一种或多种的组合,厚度介于150nm~300nm之间。
14.根据权利要求11所述的含有双极性压电结构的PMUT器件,其特征在于:所述第一极性压电层和第二极性压电层的极性相反,所述第一极性压电层的取向向上,则所述第二极性压电层的极性取向向下;所述第一极性压电层的取向向下,则所述第二极性压电层的极性取向向上。
15.根据权利要求11所述的含有双极性压电结构的PMUT器件,其特征在于:所述第一极性压电层的厚度介于0.5um~4um之间,第二极性压电层的厚度介于0.5um~4um之间。
16.根据权利要求11所述的含有双极性压电结构的PMUT器件,其特征在于:所述器件还包括图形化的绝缘层或者绝缘层和中间电极层的叠层,所述绝缘层或者绝缘层和中间电极层的叠层形成于所述第一极性压电层和所述第二极性压电层之间,所述绝缘层的厚度不大于30nm,所述中间电极层的厚度介于30nm~100nm之间。
17.根据权利要求16所述的含有双极性压电结构的PMUT器件,其特征在于:所述器件还包括第二通孔,所述第二通孔贯穿所述第一钝化层和所述第二极性压电层,所述支撑层还填充于所述第二通孔中。
18.根据权利要求17所述的含有双极性压电结构的PMUT器件,其特征在于:所述支撑层由导电材料构成,所述PMUT器件通过所述支撑层形成向下的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
19.根据权利要求17所述的含有双极性压电结构的PMUT器件,其特征在于:所述支撑层由非导电材料构成,所述底电极层为图形化的底电极层,所述器件还包括:
第二钝化层,形成于所述底电极层和所述第一极性压电层表面;
通孔,分别贯穿停止至所述底电极层、中间电极层和顶电极层表面;
电极材料,沉积于所述通孔中,所述PMUT器件通过所述电极材料形成向上的电学连接,以分别引出所述底电极层、所述中间电极层及所述顶电极层的电性。
20.根据权利要求11所述的含有双极性压电结构的PMUT器件,其特征在于:所述支撑层的厚度介于2um~10um之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210977055.2A CN115332435A (zh) | 2022-08-15 | 2022-08-15 | 一种含有双极性压电结构的pmut器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210977055.2A CN115332435A (zh) | 2022-08-15 | 2022-08-15 | 一种含有双极性压电结构的pmut器件及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115332435A true CN115332435A (zh) | 2022-11-11 |
Family
ID=83924442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210977055.2A Pending CN115332435A (zh) | 2022-08-15 | 2022-08-15 | 一种含有双极性压电结构的pmut器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115332435A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117750285A (zh) * | 2024-02-07 | 2024-03-22 | 山东博华电子科技发展有限公司 | 微型压电换能器的极简化制备方法及微型压电换能器 |
-
2022
- 2022-08-15 CN CN202210977055.2A patent/CN115332435A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117750285A (zh) * | 2024-02-07 | 2024-03-22 | 山东博华电子科技发展有限公司 | 微型压电换能器的极简化制备方法及微型压电换能器 |
CN117750285B (zh) * | 2024-02-07 | 2024-05-07 | 山东博华电子科技发展有限公司 | 微型压电换能器的制备方法及微型压电换能器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11711067B2 (en) | Micromachined ultrasound transducer using multiple piezoelectric materials | |
US9437802B2 (en) | Multi-layered thin film piezoelectric devices and methods of making the same | |
JP5836754B2 (ja) | 圧電体素子及びその製造方法 | |
WO2015064423A1 (ja) | 圧電体素子及び圧電体素子の製造方法 | |
CN111033774B (zh) | 压电器件以及压电器件的制造方法 | |
CN111146327A (zh) | 单晶压电结构及其制造方法、单晶压电层叠结构的电子设备 | |
JP2011136412A (ja) | 最適駆動式圧電メンブレンの製造方法 | |
CN103081339A (zh) | 振动发电元件以及具备该元件的振动发电装置 | |
JP6464049B2 (ja) | 積層構造体、圧電素子および圧電素子の製造方法 | |
CN115332435A (zh) | 一种含有双极性压电结构的pmut器件及其制备方法 | |
CN1649677A (zh) | 薄膜超声转换器阵列 | |
JP2017130701A (ja) | 圧電体素子の製造方法 | |
JP2007288504A (ja) | 圧電薄膜共振子 | |
CN110350079A (zh) | 一种压电元件及其制备方法和超声传感器 | |
CN115347113A (zh) | 一种含有双极性压电结构的pmut器件及其制备方法 | |
US11784629B2 (en) | Piezoelectric device | |
US20240235512A9 (en) | Micro-electro-mechanical system device and piezoelectric composite stack thereof | |
WO2024027727A1 (zh) | 支撑层为单晶薄膜层的pmut结构 | |
WO2024116761A1 (ja) | 圧電素子及びアクチュエータ | |
Tipsawat | Released Piezoelectric Thin Films for Piezoelectric Micromachined Ultrasound Transducers (PMUT) | |
TW202203480A (zh) | 壓電微機械超聲波換能器及其製作方法 | |
CN113896165A (zh) | 压电微机械超声波换能器及其制作方法 | |
CN117548318A (zh) | 具有支护层的pmut结构及其制造方法 | |
CN115483528A (zh) | 声波激励磁电天线的制备方法及其结构 | |
CN114301407A (zh) | 具有双面多层环形结构的高性能薄膜体声波器件制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |